KR100205438B1 - 메모리 셀 제조방법 - Google Patents

Abstract

본 발명은 공정을 단순화시킬 수 있고 토포러지를 양호하게 할 수 있으며 자연산화막 발명에 따른 문제점을 제거할 수 있는 메모리 셀 제조방법을 제공하기 위한 것으로 이를 위해 통사의 방법으로 기판 위에 필드산화막을 형성하고 액티브영역과 필드산화막상에 게이트 측벽 산화막을 포함하는 게이트를 형성한 다음 이온주입을 실시하여 소오스/드레인영역을 형성하는 단계, 전면에 캐패시터가 형성될 부위에 형성된 메몰 콘택트를 갖는 절연막을 형성하는 단계, 상기 메몰 콘택트를 포함한 절연막상에 두꺼운 스토리지 노드용 도전체를 형성하는 단계, 상기 절연막을 에치 스톱퍼로 상기 도전체를 습식과 건식순으로 선택 식각하여 상기 메몰 콘택트와 상기 메몰 콘택트에 인접한 절연막상에 단차를 갖는 다수개의 스토리지 노드를 형성하는 단계와, 상기 스토리지 노드 표면상에 유전체막과 플레이트 전극을 형성하는 단계가 차례로 포함된다.

Description

메모리 셀 제조방법

제1도는 종래의 제조 공정단면도.

제2도는 본 발명의 제조 공정단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : 필드 산화막

3 : 게이트 산화막 4 : 게이트 폴리실리콘막

5 : 게이트 캡 산화막 6 : 게이트 측벽산화막

7 : HTO막 8 : 스토리지 노드 폴리실리콘막

9 : 커패시터 유전체막 10 : 플레이트 폴리실리콘막

PR₁: 감광제

본 발명은 메모리 셀(Memory Cell) 제조방법에 관한 것으로, 특히 하이 그레이트(High Grade) 소자에 적합하도록 한 것으로 간단한 공정을 이용하여 커패시터의 면적을 증대시킬 수 있을 뿐만 아니라 스토리지 노즈(Storage Node) 폴리실리콘 영역의 토포러지(Topology)를 양호하게 하여 이후 진행되는 공정을 용이하게 실시할 수 있도록 한 것이다.

종래의 메모리 셀 제조공정을 첨부된 제1a도 내지 제1d도를 참조하여 상술하면 다음과 같다.

먼저 제1a도와 같이 통상의 방법으로 기판(20) 위에 필드산화막(21)을 형성하고 게이트 산화막(22)과 게이트 폴리실리콘막(23), 게이트 캡(Cap) 산화막(24)으로 이루어진 게이트를 액티브영역과 필드산화막(21)상에 형성한 다음 N^-형(또는 P^-형) 소오스/드레인용 이온주입을 실시하여 N^-형 소오스/드레인영역(S/D)을 형성한다.

그리고 HTO(High Temperature Oxide)막을 증착하고 이를 에치하여 게이트 측벽산화막(25)을 형성한 다음 N⁺형 (또는 P⁺형) 소오스/드레인용 이온주입을 실시하여 N⁺형 소오스/드레인영역(S₁/D₁)을 형성한다.

이어 제1b도와 같이 전체적으로 절연용 HTO막(26)을 증착시킨다.

그리고 커패시터 면적증대를 위해 스토리지 노드부분이 단차를 갖도록 스택용 폴리실리콘막(27)을 전체적으로 증착한 다음 포토/에치공정을 거쳐 액티브영역과 필드산화막(21)상의 게이트 사이에 메몰 콘택트를 형성하고 액티브영역상의 게이트 사이에 씌워진 스택용 폴리실리콘막(27)을 제거한다.

이어 제1c도와 같이 전체적으로 폴리실리콘막을 증착하고 포토/에치공정을 거쳐 액티브영역과 필드산화막(21)상의 게이트 사이로 스토리지 노드를 한정함으로써 스토리지 노드 폴리실리콘막(28)을 형성한다.

이어 제1d도와 같이 상기 소트리지 노드 폴리실리콘막(28)상에 커패시터 유전체막(29)을 형성한 다음 이 위에 폴리실리콘막을 증착하고 이 폴리실리콘막에 포토/에치공정을 실시하여 플레이트 폴리실리콘막(30)을 형성한다.

그러나 상기 종래 기술은 다음과 같은 문제점이 있었다.

첫째, 스택구조의 메모리 셀은 커패시터 증가를 위해 스택용 폴리릴리콘막과 스토리지 노드 폴리실리콘막을 두번에 걸쳐 증착하고 패터닝(Patterning)해야 하므로 공정이 복잡하다.

둘째, 스토리지 노드 폴리실리콘과 스택용 폴리실리콘 사이에 자연산화막이 발생되므로 인해 스토리지 노드 폴리실리콘의 필름질을 떨어뜨리게 되고, 경우에 따라서는 스토리지 노드 폴리실리콘과 격리시켜 일체로 되는 스택용 폴리실리콘과 스토리지 노드 폴리실리콘의 내부저항을 저하시키게 되는 문제점이 있었다.

셋째, 스토리지 노드 폴리실리콘 패터닝시 건식에치법만을 이용하므로써 두꺼운 스토리지 노드 폴리실리콘을 증착할 경우 게이트상에서의 토포러지가 더욱 나빠지므로 이후 진행되는 공정을 어렵게 하였다.

본 발명은 상기 단점을 제거키 위한 것으로 스토리지 노드 폴리실리콘의 증착 및 패터닝작업을 간단하게 하여 넓은 커패시터 면적을 확보할 수 있고 토포러지를 향상시킬 수 있는 메모리 셀 제조방법을 제공하는데 그 목적이 있다.

이를 첨부된 제2a도 내지 제2c도를 참조하여 설명하면 다음과 같다.

먼저 제2a도와 같이 통상의 방법으로 기판(1) 위에 필드산화막(2)을 형성하고 게이트 산화막(3)과 게이트 폴리실리콘막(4), 게이트 캡 산화막(5)으로 이루어진 게이트를 액티브영역과 필드산화막(2)상에 형성한 다음 N^-형(또는 P^-형) 소오스/드레인용 이온주입을 실시하여 N^-형 소오스/드레인영역(S/D)을 형성한다.

그리고 HTO(High Temperature Oxide)막을 증착하고 이를 에치하여 게이트 측벽산화막(6)을 형성한 다음 N⁺형 (또는 P⁺형) 소오스/드레인용 이온주입을 실시하여 N⁺형 소오스/드레인영역(S₁/D₁)을 형성한다.

이어 제2b도와 같이 전체적으로 절연용 HTO막(7)을 증착시킨다.

그리고 상기 HTO막(7)의 포토/에치공정을 실시하여 커패시터가 형성될 부위에 매몰 콘택트를 형성한 다음 전체적으로 약 200Å 이상의 두께를 갖는 폴리실리콘막을 형성한다.

이어 상기 메몰 콘택트 부위와 액티브영역상의 게이트 사이의 폴리실리콘막 부위가 오픈되도록 감광제(PR1)를 이용하여 스토리지 노드 마스크를 형성한 다음 상기 폴리실리콘막을 약 300Å 이상의 두께를 습식으로 에치하여 제거하고 이어 건식으로 에치하여 불필요한 부분을 제거함으로써 스토리지 노드 폴리실리콘막(8)을 형성한다.

이때 먼저 실시되는 습식에치는 스토리지 노드용 폴리실리콘막이 급격히 깍여 토포러지에 악영향을 주는 것을 방지하며 이어 실시되는 건식에치는 커패시터 면적이 증대되도록 메몰 콘택트상의 오픈된 영역이 단차를 갖는 형태가 되도록 한다.

또한, 상기 폴리실리콘막의 식각 공정시 상기 HTO막(7)을 에치 스톱퍼(Stopper)로 하기 때문에 상기 HTO막(7)의 존재 여부로 발생된 단차에 의해 상기 HTO막(7)상에 형성된 액티브영역의 게이트 사이의 폴리실리콘막은 제거되고 상기 HTO막(7)이 식각된 메몰 콘택트상의 폴리실리콘막은 잔존하여 단차를 갖는 스토리지 노드 폴리실리콘막(8)을 형성한다.

이어 제3c도와 같이 상기 스토리지 노드 폴리실리콘막(8) 위에 커패시터 유전체막(9)을 형성하고 이 위에 폴리실리콘막을 전체적으로 증착한 다음 포토/에치공정을 실시하여 플레이트 폴리실리콘막(10)을 형성함으로써 공정이 완료된다.

여기서 커패시터 유전체막(9)은 O-N-O(Oxide-Nitride-Oxide)막이나 N-O(Nitride-Oxide)막 또는 Ta₂o₅막을 사용할 수 있다.

이상과 같이 본 발명에 의하면 다음과 같은 효과가 있다.

첫째, 스택 폴리실리콘과 스토리지 노드 폴리실리콘을 두번 증착하고 패터닝해야 하는 공정을 두꺼운 스토리지 노드 폴리실리콘을 한번 증착하고 이를 패터닝함으로써 공정을 간략화시킬 수 있게 된다.

둘째, 시간 지연을 갖고 성장되는 스택용 폴리실리콘과 스토리지 노드 폴리실리콘 사이에 형성되는 자연산화막을 한번의 노드 폴리실리콘을 사용함으로써 제거할 수 있어서 자연산화막에 의한 스토리지 노드 폴리실리콘의 필름질의 저하를 방지할 수 있다.

셋째, 스토리지 노드용 폴리실리콘 패턴시 습식+건식으로 에치하여 게이트상에 패터닝되는 스토리지 노드 폴리실리콘의 형성을 직각에서 예각 형태로 형성되게 함으로써 게이트상에서의 폴리실리콘의 토포러지를 양호하게 하여 이후 실시되는 공정을 용이하게 진행할 수 있게 된다.

Claims (2)

1. 통상의 방법으로 기판 위에 필드산화막을 형성하고 액티브영역과 필드산화막에 게이트 측벽 산화막을 포함하는 게이트를 형성한 다음 이온주입을 설치하여 소오스/드레인영역을 형성하는 단계; 전면에 커패시터가 형성될 부위에 형성된 메몰 콘택트를 갖는 절연막을 형성하는 단계, 상기 메몰 콘택트를 포함한 절연막상에 두꺼운 스토리지 노드용 도전체를 형성하는 단계; 상기 절연막을 에치 스톱퍼가 상기 도전체를 습식과 건식순으로 선택 식각하여 상기 메몰 콘택트와 상기 메몰 콘택트에 인접한 절연막상에 단차를 갖는 다수개의 스토리지 노드를 형성하는 단계, 상기 스토리지 노드 표면상에 유전체막과 플레이트 전극을 형성하는 단계가 차례로 포함됨을 특징으로 하는 메모리 셀 제조방법.
2. 제1항에 있어서, 스토리지 노드용 폴리실리콘막을 약 2000Å 이상의 두께로 형성하고 먼저 300Å 이상의 두께를 습식으로 에치한 다음 건식으로 수직에치하는 것을 특징으로 하는 메모리 셀 제조방법.