KR100203146B1 - 소비전력 감소형 디-램 - Google Patents

Abstract

본 발명은 소비전력 감소형 디-램에 관한 것으로, 종래 동일 컬럼어드레스에 대한 페이지 모드에서 라이트일 경우에도 동작하는 리드 경로의 각 앰프들로 인해 불필요한 전력을 소비하게 되는 점을 감안하여, 라이트 때의 데이터를 리드 경로의 래치에 저장시켜 리드시 상기 래치에 저장된 데이터를 출력할 수 있도록 하므로서, 각 앰프들의 동작을 오프시켜 소비전력을 감소시키도록 한 것이다.

Description

소비전력 감소형 디-램

제1도는 종래의 라이트/리드시 데이터 경로를 나타내는 블럭도.

제2도는 페이지 모드에서 라이트/리드 동작을 나타내는 타이밍도.

제3도는 본 발명에 의한 소비전력 감소형 디-램의 데이터 경로를 나타내는 블럭도.

제4도는 제3도의 래치 제어부의 상세도.

* 도면의 주요부분에 대한 부호의 설명

1 : 비트라인 센스앰프 2 : 데이터 버스라인 센스앰프

3 : 리드 데이터 센스앰프 4 : 래치

5 : 데이터 출력 버퍼 6 : 데이터 입력 버퍼

7 : 라이트 드라이버 8 : 어드레스 천이 검출부

9 : 클럭 생성기 10 : 래치 제어부

11 : 드라이버 12 : 스위칭부

INT1 - INT3 : 인버터 NAND1 : 낸드 게이트

MPI, MN1 / MP2,MN2 : 전달 게이트

/WE : 라이트 인에이블 신호 ('로우'값일 때 액티브됨)

DQ : 출력 단

본 발명은 소비전력 감소형 디-램에 관한 것으로, 특히 페이지 모드 동작시 동일 컬럼 어드레스에 대한 라이트/리드 동작 기능을 갖는 디램의 소비 전력을 감소시키는 소비전력 감소형 디-램에 관한 것이다.

일반적으로 디-램에서는 라스 신호(/RAS)가 인에이블된 후에 'X' 어드레스를 받아들이고, 일정시간 후에는 'Y' 어드레스를 받아들이기 시작하여 카스 신호(/CAS)가 인에이블 된 후에 그때의 'Y' 어드레스를 래치하여 지정된 메모리 셀의 데이터를 쓰거나 읽는 바, 이러한 동작을 위한 데이터 입/출력 경로를 보면 제1도에 도시된 바와 같이, 메모리 셀에서 비트라인에 실린 데이터를 증폭하는 비트라인 센스앰프(1)와; 상기 비트라인에서 데이터 버스라인으로 전달된 데이터를 증폭하는 데이터 버스라인 센스앰프(2)와; 상기 데이터 버스라인 센스앰프(2)를 거쳐 리드 데이터 버스라인에 전달된 데이터를 증폭하는 데이타 버스라인 센스앰프(3)와; 상기 데이타 버스라인 센스앰프(3)에서 출력된 데이터를 저장하는 래치(4)와; 래치(4)에 저장된 데이터를 최종 출력단(DQ)으로 출력하기 위해 저장하는 데이터 출력 버퍼(5)와; 상기 출력단(DQ)로부터 입력되는 데이터를 받아들여 라이트 데이터 버스로 출력하는 데이터 입력버퍼(6)와; 라이트 동작시 상기 입력 데이터를 메모리 셀에 라이트 할 수 있도록 비트라인 센스앰프(1) 보다 큰 구동력을 갖는 라이트 드라이버(7)와; 컬럼 어드레스 신호의 천이를 검출(address transition detector : 이하 ATD라 칭한다)하는 어드레스 천이검출부(7); 및 상기 어드레스 천이 검출부(7)에서 검출된 신호를 통해 클럭을 생성하며 상기 데이터 버스라인 센스앰프(2)와 리드 데이터 센스앰프(3)의 인에이블 동작을 제어하는 클럭 생성기(9)를 포함한다.

상기와 같이 구성된 디-엠의 데이터 라이트/리드를 위한 각 블록의 동작 과정을 설명하면, 먼저 라이트 동작일 경우 출력단(DQ)을 통해 입력 데이터가 입력되면 이 데이터는 상기 데이터 입력버퍼(6)를 거쳐 라이트 데이터 버스에 실리게 된다.

이 데이터는 비트라인 센스앰프(1) 보다 큰 구동력을 갖는 라이트 데이터 드라이버(7)에 의해 셀에 라이트 된다.

그리고 리드 동작일 경우에는 지정된 메모리 셀에 저장되어 있던 데이터가 비트라인에 실리게 되며 이 데이터는 상기 비트라인 센스엠프(1)에 의해 증폭되어 데이터 버스라인에 전달되고 데이터 버스라인 센스앰프(2)가 이 데이터를 증폭하여 리드 데이터 버스에 전달하면 리드데이타 센스앰프(3)에 의해 증폭되어 래치(4)와, 데이터 출력버퍼(5)를 통해 출력단(DQ)에 실리게 된다.

상기와 같은 과정에서 데이터 버스라인 센스앰프(2)와 리드 데이터 센스앰프(3)들의 인에이블 동작을 제어하는 상기 클럭 생성기(9)에서 출력되는 내부 신호 즉, 라이트 인에이블 신호(/WE)는 ATD 신호에 의해 생성되는데, 일반적으로 디-램에는 어드레스 천이 검출회로가 있어 컬럼 어드레스가 변하는 것을 감지해 이로써 펄스를 생성(ATD 신호)하여 각종 데이터 제어신호를 발생시킨다.

만약 같은 어드레스의 셀을 연속적으로 리드할 경우 두번째 리드 동작에서 부터는 ATD 신호가 발생되지 않기 때문에 리드 경로의 각 센스앰프들의 동작은 이루어지지않으며, 단지 리드 경로의 래치에 저장된 이전 데이터가 출력단으로 출력되는 것이다.

이 경우 래치에 저장된 데이터는 메모리 셀에 저장된 데이터와 동일하므로 아무런 문제가 없다.

그러나 동일 어드레스에 대한 페이지 모드에서의 라이트/리드 동작이 일어날 경우에는 라이트 직후 리드시에 래치에 저장되어 있던 데이터와 메모리 셀에 라이트된 데이터가 일치하지 않기 때문에 문제가 발생된다.

상기와 같은 과정을 제2도에 도시된 타이밍도를 참조하여 설명하면, 라스 신호(/RAS, 제2도 (a))가 '로우'로 액티브된 상태에서 어드레스(제2 도 (c))가 입력되고, 이어 카스 신호(/CAS, 제2도 (b))가 '로우'로 액티브된 상태에서 어드레스(제2도(c))가 입력될 때, 라이트 인에이블(/WE, 제2도(d)) 신호가 역시 '로우'로 액티브 되면, 현재 데이터 입력버퍼(6)에 입력된 데이터를 셀에 저장하게 된다.

그 다음 라스신호(제2도(a))와 카스신호(제2 도(b))가 각각 '로우'로 액티브된 상태에서 각각의 어드레스(제2 도(c))가 입력되고, 이때 라이트 인에이블 신호(제2도 (d))가 '하이' 상태이면 이는 데이터 리딩을 나타내므로 데이터를 셀에서 읽어내 데이터 출력버퍼(5)를 통해 출력하는 바, 여기서 상기 어드레스가 데이터를 라이트 할때 설정했던 어드레스와 동일 어드레스로 입력되었다면 상기 리드된 데이터는 바로 앞 과정에서 라이트 했던 데이터와 동일한 데이터가 된다.

즉, 라이트 했던 데이터를 그 다음 동작에서 곧바로 다시 읽어내는 것이다.

그러나 상기에서 언급한 바와 같이 어드레스가 변하지 않을 경우에는 어드레스 천이 검출부(8)와, 클럭 생성기(9)의 동작이 이루어지지 않게되어 ATD 신호가 발생하지 않아, 리드 동작시 리드 경로의 각 센스앰프 동작이 이루어지지 않고 단지 이전 래치에 저장되어 있던 데이터를 출력하게 되므로, 메모리 셀에 라이트 동작시 저장된 데이터와 일치하지 않을 경우 잘못된 데이터를 출력하게 되는 것이다.

이와 같은 경우에 대비하여 종래에는 라이트 동작시에도 데이터 출력버퍼(5) 이전 래치(4) 까지의 리드 데이터 경로를 그대로 동작시켜 동일 어드레스에 대한 다음 리드 동작시 ATD 신호가 발생하지 않더라도 이전 라이트 동작시 리드 경로 래치에 저장해둔 데이터가 출력되도록 하였는데, 이러한 종래 방식은 정상(normal) 라이트 동작시에도 항상 리드 데이터 경로가 동작하게 되어 불필요한 전력을 소모하게 되는 문제가 있다.

따라서 본 발명에서는 상술한 바와 같은 종래 문제점을 감안하여, 동일한 컬럼 어드레스에 대한 페이지 라이트/리드 동작을 정상적으로 수행하면서 라이트 동작시 리드 데이터 경로의 동작을 차단하므로서 소비전력을 감소시키는 소비전력 감소형 디-램을 구현하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위해 본 발명에서는 데이터를 라이트 할 경우 라이트를 함과 동시에 래치 이전 리드경로를 거치지 않고 상기 데이터를 리드 경로에 위치하는 래치 부분에 저장되도록 하여, 동일한 컬럼 어드레스 상에서의 페이지 라이트/리드시에도 상기 라이트 동작 다음 클럭에서 리드 동작을 행할시 상기 래치에 저장되어 있던 데이터가 출력되도록 하므로서, 데이터 버스라인 센스 앰프 및 리드데이타 센스앰프의 동작을 오프시켜 전력 소모를 감소시키는 것이다.

상기와 같이 동작되도록 하는 본 발명의 디-램 회로의 구성은 데이터 입력 버퍼 및 라이트 드라이버를 통한 데이터 입력경로와, 복수개의 증폭기와 데이터 출력 버퍼를 통한 데이터 출력경로를 포함하는 디-램에 있어서, 데이터 입력(라이트)시 데이터 출력(리드) 경로를 오프시켜 디-램의 소비전력을 감소시킴과 동시에 입력 데이터를 출력 경로상의 래치에 저장시키도록 제어하는 래치 제어 수단과, 상기 래치 제어 수단을 통해 입력된 데이터를 저장하는 래치를 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 특징, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며, 종래와 같은 구성은 동일부호를 부여하여 설명한다.

제3도는 본 발명에 의한 디-램 회로로, 메모리 셀에서 비트라안에 실린 데이터를 증폭하는 비트라인 센스앰프(1)와; 상기 비트라인에서 데이터 버스라인으로 전달된 데이터를 증폭하는 데이터 버스라인 센스앰프(2)와;상기 데이터 버스라인 센스앰프(2)를 거쳐 리드 데이터 버스라인에 전달된 데이터를 증폭하는 리드 데이터 센스앰프(3)와; 상기 데이터 버스라인 센스앰프(3)와 데이터 입력버퍼(6)에서 입력되는 데이터를 선택적으로 래치(4)에 출력하도록 제어하는 래치 제어부(10)와; 상기 래치 제어부(10)의 제어신호에 따라 출력된 데이터를 저장하는 래치(4)와; 상기 래치(4)에서 출력되는 데이터를 최종 출력단(DQ)으로 출력하는 데이터 출력 버퍼(5)와; 상기 출력단(DQ)로부터 외부 입력 데이터를 받아들여 라이드 데이터 버스로 출력하는 데이터 입력버퍼(6)와; 라이트 동작시 상기 입력 데이터를 메모리 셀에 라이트 할 수 있도록 비트라인 센스앰프(1) 보다 큰 구동력을 갖는 라이트 드라이버(7)와; 컬럼 어드레스 신호의 천이를 검출하는 어드레스 천이검출부(7)와; 상기 어드레스 천이 검출부(7)에서 출력되는 신호와 라이트 인에이블 신호(/WE)를 낸드 연산하는 낸드 게이트(NAND1); 및 상기 낸드 게이트(NAND1)에서 출력되는 신호의 상태에 따라 클럭을 생성하여 상기 데이터 버스라인 센스앰프(2)와 리드 데이터 센스앰프(3)의 인에이블 동작을 제어하는 클럭 생성기(9)를 포함한다.

상기 래치 제어부(10)는 복수개의 인버터(INT1, INT2)로 이루어져, 상기 데이터 입력버퍼(6)에서 출력된 데이터를 래치(4)로 출력할 수 있도록 드라이빙 하는 드라이버(11)와; 상기 라이트 인에이블 신호(/WE)에 따라 상기 데이터 입력버퍼(6)와 리드데이타 센스앰프(3)에서 각각 출력되는 데이터를 래치(4)에 선택적으로 스위치 역할을 하는 스위칭부(12)를 포함한다.

상기 스위칭부(12)는 상기 라이트 인에이블 신호(/WE)와, 인버터(INT3)를 통한 라이트 인에이블 신호를 각 게이트 입력으로 하여, 라이트 동작일 때의 데이터가 래치(4)로 출력되도록 하는 제1 전달 트랜지스터(MP1, MN1)와; 상기 인버터(INT3)를 통한 라이트 인에이블 신호와, 라이트 인에이블 신호(/WE)를 각 게이트 입력으로 하여, 리드 동작일때의 데이터가 래치(4)에 출력되도록 하는 제2 전달 트랜지스터(MP2, MN2); 및 상기 라이트 인에이블 신호(/WE)를 반전시키는 인버터(INT3)를 포함한다.

상기와 같이 구성된 본 발명의 라이트/리드 동작 입/출력 과정을 제2도의 동일한 컬럼 어드레스에서 실행되는 페이지 모드 과정을 나타내는 타이밍도를 참조하여 설명한다.

데이터 입력버퍼(6)에 라이트 할 데이터가 입력됨과 동시에 제1전달 게이트(MP1, MN1)에 입력되는 라이트 인에이블 신호(/WE)가 액티브 되면서 상기 제1 전달 트랜지스터(MP1, MN1)는 도통되고, 제2 전달 트랜지스터(MP2, MN2)는 차단되어 래치(4)에는 상기 라이트할 데이터가 라이트 드라이버(7)로 출력될 때 동시에 상기 래치(4)에도 저장된다.

이러한 상태에서 어드레스에 의해 선택된 셀(도면에는 도시하지 않음)에 데이터가 라이트되고 난 후, 다시 동일한 컬럼 어드레스에 대한 리드 동작이 시작되면, 상기 라이트 인에이블 신호(/WE)는 디스에이블(하이 상태) 되므로서, 라이트 데이터 경로를 액티브시키는 제1 전달 트랜지스터(MP1, MN1)가 차단되어 리드 동작일 경우에는 라이트 데이터가 래치(4)에 입력되지 못하도록 한다.

그리고 상기 동작과 동시에 제2 전달 트랜지스터(MP2, MN2)가 도통되어 리드 데이터 경로가 액티브되기는 하지만 이때에는 상기 라이트 동작시 상기 낸드 게이트(NAND1)에서 출력되는 로우 값으로 인해 클럭 생성기(9)가 동작하지 않아 리드데이타 센스앰프(3)가 동작하지 않은 상태이기 때문에 상기 리드데이타 센스앰프(3)에서 출력되는 데이터는 없는 상태이다.

그러나 상기 래치(4)에는 라이트시 저장된 데이터가 그대로 저장되어 있는 상태이므로, 데이터 출력버퍼(5)를 통해 상기 래치(4)에 저장되어 있던 데이터가 출력단(DQ)으로 출력된다.

이상에서 상세히 설명한 바와 같이 본 발명은 종래 동일 컬럼 어드레스 상에서의 페이지 모드에서 라이트/리드 동작에 대비하여 라이트 동작일 때에도 리드 경로상에 있는 각 앰프들이 동작하므로 인해 전력 소모가 컸던 문제점을, 데이터 입/출력 경로의 제어로써 라이트때 동작했던 상기 앰프들의 동작을 오프시키므로, 디-램의 전체적인 전력 소모를 감소시키는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

1. 데이터 입력 버퍼 및 라이트 드라이버를 통한 데이터 입력경로와, 복수개의 증폭기와 데이터 출력 버퍼를 통한 데이터 출력경로를 포함하는 디-램에 있어서, 데이터 입력(라이트)시 데이터 출력(리드) 경로를 오프시켜 디-램의 소비전력을 감소시킴과 동시에 입력 데이터를 출력 경로 상의 래치에 저장시키도록 제어하는 래치 제어 수단과, 상기 래치 제어 수단을 통해 입력된 데이터를 저장하는 래치를 포함하는 것을 특징으로 하는 소비전력 감소형 디-램.
2. 제1항에 있어서, 상기 래치 제어 수단은 복수개의 인버터로 이루어져, 상기 데이터 입력버퍼에서 출력된 데이터를 래치로 출력할 수 있도록 하는 드라이버와; 디-램에서 라이트 동작을 행할시 인에이블 되는 라이트 인에이블 신호에 따라 라이트 데이터의 래치로의 출력 경로와 리드 데이터의 래치로의 출력 경로를 선택적으로 인에이블 시키는 스위칭부를 포함하는 것을 특징으로 하는 소비전력 감소형 디-램.
3. 제2항에 있어서, 상기 스위칭부는 상기 라이트 인에이블 신호에 따라 턴-온, 턴-오프 되는 복수개의 전달 트랜지스터로 이루어진 것을 특징으로 하는 소비전력 감소형 디-램.