KR100201884B1 - 저저항 탄탈박막 구조 및 그 형성방법 - Google Patents

저저항 탄탈박막 구조 및 그 형성방법 Download PDF

Info

Publication number
KR100201884B1
KR100201884B1 KR1019960019290A KR19960019290A KR100201884B1 KR 100201884 B1 KR100201884 B1 KR 100201884B1 KR 1019960019290 A KR1019960019290 A KR 1019960019290A KR 19960019290 A KR19960019290 A KR 19960019290A KR 100201884 B1 KR100201884 B1 KR 100201884B1
Authority
KR
South Korea
Prior art keywords
nitride film
tantalum nitride
tantalum
film
crystal
Prior art date
Application number
KR1019960019290A
Other languages
English (en)
Inventor
아끼또시 마에다
히데오 무라따
에이지 히라까와
Original Assignee
에다 데쓰야
히다치 긴조쿠 가부시키가이샤
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에다 데쓰야, 히다치 긴조쿠 가부시키가이샤, 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 에다 데쓰야
Application granted granted Critical
Publication of KR100201884B1 publication Critical patent/KR100201884B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Abstract

스퍼터링에 의해 감소된 저항률을 갖는 질화 탄탈막과 이 질화 탄탈막을 중첩하는 탄탈박막의 적층구조를 형성하는 방법으로서, 질화 탄탈막을 성장시키기 위한 스퍼터링시 기체압력이 약 0.5pa보다 높지 않은 소정치에 제한되어 질화 탄탈막이 육방 결정 구조의 결정을 갖는 방법.

Description

저저항 탄탈박막 구조 및 그 형성방법
제1a도 내지 제1c도는 본 발명에 따른 제1실시예의 제조방법과 관련된 순서적인 공정으로 탄탈박막을 갖는 금속-절연체-금속 장치를 도시하는 부분 단면 평면도.
제2a-2b도 및 제3a-3b도는 본 발명에 따른 제2실시예의 제조방법과 관련된 순서적인 공정으로 탄탈박막을 갖는 박막 트랜지스터를 도시하는 부분 단면 평면도.
제4도는 본 발명에 따른 제3실시예에 있어서의 탄탈막을 갖는 개폐시터를 도시하는 부분 단면 평면도.
제5a도는 질화 탄탈막과 이 질화 탄탈막을 중첩하는 탄탈 박막의 적층 구조를 형성하는 스퍼터링에 있어서의 기체 압력에 대해에 의해 표시한 질화 탄탈막과 ○에 의해 표시한 탄탈박막의 저항률의 변화를 도시하는 선도.
제5b도는 기체 압력에 대해에 의해 표시한 질화 탄탈막과 질소성분의 변화를 도시하는 선도.
제6a도는 질화 탄탈막을 성장시키는 스퍼터링에 있어서의 기체 압력에 대한 질화 탄탈막의 X선 회절 패턴을 도시하는 선도.
제6b도는 질화 탄탈막을 성장시키는 스퍼터링에 있어서 기체 압력에 대한 적층된 질화 탄탈막과 탄탈박막의 X선 회절 패턴을 도시하는 선도.
제7a도는 질화 탄탈막을 성장시키는 스퍼터링에 있어서 변화하는 질소 기체 유동물에서의 질소성분에 대한 질화 탄탈막의 X선 회절 패턴을 도시하는 선도.
제7b도는 질화 탄탈막을 성장시키는 스퍼터링에 있어서 변화하는 질소 기체 유동물에서의 질소 성분에 대한 적층된 질화 탄탈막과 탄탈박막의 X선 회절 패턴을 도시하는 선도.
제8도는 본 발명에 따른 후술하는 실시예들에 사용되는 배치형(batch) 스퍼터링 장치를 도시하는 도면.
제9도는 본 발명에 따른 후술하는 실시예들에 사용되는 단일 웨이퍼형 스퍼터링 장치를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 질화 탄탈막
13 : 탄탈막 14 : 상호접속부
15 : 탄탈 산화막 16 : 화소 전극
22 : 질화실리콘막 23 : 진성 반도체층
24 : n형 반도체층 25 : 소오스전극
26 : 드레인 전극 61 : 게이트 벨브
62 : 로드록실 63 : 공정실
64 : 진공펌프 65 : 가열부
66 : 히터 66a, 66b. 66c : 직류 전원 공급부
67a, 67b, 67c : 탄탈 타킷 68a, 68b : 스퍼터실
69 : 전송실
본 발명은 액정 표시 장치 및 전자 장치의 상호접속부 및 전극으로서 사용 가능한 탄탈박막에 관한 것으로, 특히 저저항 탄탈박막 구조 및 그 형성방법에 관한 것이다.
근년에, 탄탈(Ta)은 액티브 매트릭스 액정표시 장치에서 스위치 장치로서 역할을 하는 금속-절연체-금속 장치에 및 박막 트랜지스터 혹은 전극을 구동하는 상호접속부에 광범위하게 사용되고 있는데 이는 탄탈이 다음의 이점을 갖기 때문이다. 첫째, 탄탈은 양극화 가능하여 매우 우수한 절연 특성을 갖는 산화 탄탈(Ta2O5)로 양극화하는 것에 형성될 수도 있다. 둘재, 탄탈은충분한 내화학성과 충분한 내부식성을 갖는다. 셋째, 탄탈은 제조공정에 대한 고조정성을 갖는다.
탄탈을 통상의 스퍼터링에 의해 절연기판에 적층하여 탄탈막을 형성하는 경우, 이 탄탈막의 저항률은 비교적 높고, 예를 들어 170μΩ㎝ 내지 220μΩ㎝ 범위에 있다. 질소와 같은 불순물 기체가 방전기체와 혼합되는 경우, 이 탄탈막의 저항률을 통상 약 60μΩ㎝이다.
특히 액정표시장치의 스크린을 확대하고 교화질을 개선하는 것이 요구될 때, 가장 중요한 문제중 하나는 액정 표시 장치를 구동하기 위해 사용된 상호 접속용 재료를 어떻게 감소시키느냐 하는 것이다. 이러한 환경에서, 탄탈저향률의 가능한 추가적인 감소에 대한 요구가 증가하고 있다.
종래 기술에서, 질화 탄탈박막 및 이 질화 탄탈박막상에 형성된 탄탈박막의 적층 구조를 제공하는 것이 제안되었다. 그런 기술은 예를 들어 일본국 특허 출원 공개 공보 3-293329 호, 5-48097 호 및 5-289091 호에 개시되어 있다. 질화 탄탈박막의 두께와 질소는 저저항 탄탈박막을 얻기 위한 중요한 요소이다. 일본국 특허 출원 공개 공보 5-289091 호에는, 전극이 절연기판상에 구비되고, 이 전극은 질화 탄탈막과 이 질화 탄탈박막을 중첩하는 체심일방 결정구조의 탄탈막의 적층구조를 구비하는 것이 기재되어 있다. 질화 탄탈막은 10 옹스트롬 내지 1000 옹스트롬 밤위의 두께를 갖고 질화 탄탈막이 7atm% 내지 13atm% 혹은 33atm% 이상 범위의 질소 농도를 가져 질화 탄탈막을 중접하는 탄탈막의 저항률이 25μΩ㎝인 것이 적합하다.
일본국 특허출원 공개공보 3-293329 호에는 다음이 개시되어 있다. 질화 탄탈막의 두께가 대략 300 옹스트롬 이하인 것이 이용가능하다. 특히 스퍼터링 조건이 최적화된 경우, 질화 탄탈막의 두께가 50 옹스트롬 이상일 수도 있다. 질화 탄탈막의 질소농도가 40% 이상이면, 질화 탄탈막을 중첩하는 탄탈박막의 저항률은 30μΩ㎝이다. 질소농도는 스퍼터링 장치와 스퍼터링 조건에 의존하므로, 질소농도는 반드시 상기 범위에 제한되지는 않는다.
일본국 특허출원 공개공부 5-48097 호에는, 질화 탄탈막의 두께가 수천 옹스트롬 내지 수백 옹스트롬의 범위인 경우, 질화 탄탈막을 중첩하는 탄탈박막의 저항률이 대략 20μΩ㎝인 것이 개시되어 있다.
일본국 특허출원 공개공보 5-48097 호는 질화 탄탈막을 중첩하는 탄탈박막의 저항률이 다음과 같이 감소되는 이유를 기재하고 있다. 탄탈박막이 체심입방 결정구조를 갖는 질화 탄탈막상에 에피탁시얼적으로 성장되는 경우, 탄탈박막도 α-페이즈, 예를 들어 체심입방 결정조를 갖고 또한 어떠한 불순물도 없다.
일본국 측허출원 공개공보 3-52264 호 및 6-194677 호에는, 질화 탄탈막과 탄탈박막이 적층되어 기판에 대한 접착을 개선하는 것이 개시되어 있다.
일본국 특허출원 공개공보 3-52264 호는 다음을 기재하고 있다. 탄탈전극의 절연기판으로의 접착력을 증가시키기 위해, 질화 탄탈막의 두께는 100 옹스트롬 내지 2000 옹스트롬의 범위에 있고 그 질소농도가 0.5% 내지 10%의 범위 에있다.
반면, 일본국 특허출원 공개공보 6-194677 호는 질화탄탈의 질소농도가 10atm% 이상이고, 질화 탄탈막과 탄탈박막을 성장시키기 위한 스퍼터 전력이 단위 타킷 면적당 4.0W/㎠ 에 제한되어 어떠한 기판온도의 상승도 억제하는 것을 기재하고 있다.
일본국 특허출원 공개공보 5-289091 호 및 6-194677 호는 질화 탄탈막 형성방법, 예를 들어, 질화탄탈합금 타킷을 사용하는 스퍼터링 및 아르곤과 질소의 혼합기체를 사용하는 반응성 스퍼터링을 기재하고 있다.
상기의 다른 출원들도 스퍼터링에 의한 질화 탄탈막의 성장에 후속하여 질화 탄탈막을 중첩하는 탄탈박막이 스퍼터링에 의해 또한 성장될 수도 있음을 기재한다.
일본국 즉허출원 공개공보 3-293329 호는 또한 스퍼터링 대신 탄탈막을 플라즈마 질화 혹은 열질화시켜 질화 탄탈막을 형성하는 것이 가능함을 기재하고 있다.
또한, 일본국 특허출원 공개공보 59-55016 호에는, 내열 질화금속막을 형성하는 종래방법이 다음과 같이 개시되어 있다. 내화금속을 고주파전력을 사용하여 반도체 기판상에 스퍼터하여 그 위에 배리어 금속으로 유용한 질화 금속막을 형성한다. 스퍼터링을 위해 고주파 방전이 사용되는 경우, 직류 방전 스퍼터링이 사용될대 보다 내열질화 금속막의 저항률을 더 크게 감소시킬 수 있다. 스퍼터링 기체의 압력감소는 내열 질화금속막의 저항률을 감소시킬 수 있다. 스퍼터링 기체 압력의 바람직한 범위는 5mTorr 내지 10mTorr범위에 있다.
그러나, 질화 탄탈막이 반응성 스퍼터링에 의해 성장되는 경우, 질화 탄탈막을 중첩하는 탄탈박막의 저항률의 충분한 감소를 얻기 어렵다는 것이 본 출원의 발명자들에 의해 확인되었다. 탄탈박막의 저항률의 추가적이 감소를 얻기 위해 상술한 종래 방법에 따라 질화 탄탈막의 두께 및 질소농도를 제어하는 것이 불충분하다는 것을 또한 발견하였다.
질화탄탈 합금 타킷을 사용하는 직접 스퍼터링에 의한 질화 탄탈박막 성장방법은 타킷과 많은 입자발생을 만들기 어렵다는 문제점을 갖고 있다. 또한, 타킷중의 질소성분은 막형성중에 증발되거나 질소원소의 산란효과는 질화탄탈합금 타킷인 경우 확대된다. 이러한 이유에서, 막 성장중 질소농도가 스퍼터링 조건 및 타킷사용의 조건에 따라 변할 수 있으므로 질화 탄탈막을 중첩하는 탄탈막의 저항률이 불안정하다.
탄탈박막을 플라즈마 질화시키는 것 혹은 열 질화에 의한 질화 탄탈막 형성방법이 사용될 때, 공정단계수가 증가되어야 한다. 열질화가 행해질 때, 기판은 열손상을 입는다. 탄탈은 β-페이즈, 예를 들어, 고저항률을 제공하는 입방격자구조를 갖는다. 그런 탄탈을 플라즈마 질화 혹은 열질화시키는 경우에도, 바람직하지 않는 입방격자 구조는 변화되지 않고 여전히 고저항률을 갖는다. 즉, 질화 탄탈막을 중첩하는 탄탈박막의 저항률을 충분히 감소시키는 것이 어렵다.
상술한 상황에서, 본 발명자들에 의한 본 발명이 행해질때까지는 감소된 저항률을 갖는 질화 탄탈막과 탄탈박막의 신규한 적층구조를 제공하고, 저저항 탄탈 상호접속부 및 저저항 탄탈전극을 제공하는 것이 필요하였다.
따라서, 본 발명의 목적은 상술한 문제점이 없고 감소된 저항률을 갖는 질화 탄탈막과 탄탈박막의 적층구조를 형성하는 신규한 방법을 제공하는 것이다.
본 발명의 다른 목적은 상술한 문제점이 없고 감소된 저항률을 갖는 질화 탄탈막과 탄탈박막의 신규한 적층구조를 구비하는 상호접속부를 제공하는 것이다.
본 발명의 또 다른 목적은 상술한 문제점이 없고 감소된 저항률을 갖는 질화 탄탈막과 탄탈박막의 신규한 적층구조를 구비하는 전극을 제공하는 것이다.
본 발명의 상기 및 기타 목적, 특징 및 이점을 다음에서 상술한다.
본 발명은 스퍼터링에 의해 감소된 저항률을 갖는 질화 탄탈막과 이 질화 탄탈막을 중첩하는 탄탈박막의 적층구조를 형성하는 방법으로서, 질화 탄탈막을 성장시키는 스퍼터링의 기체 압력이 약 0.5pa보다 높지 않은 소정치에 제한되는 방법을 제공한다.
본 발명은 질화 탄탈막과 이 질화 탄탈막을 중첩하는 탄탈박막의 적층 구조로서, 질화 탄탈막은 육방 결정 구조를 갖는 적층구조를 제공한다.
본 발명의 바람직한 실시예를 첨부도면을 참조하여 상술한다.
본 발명은 스퍼터링에 의해 감소된 저항을 갖는 질화 탄탈막과 이 질화 탄탈막을 중첩하는 탄탈박막의 적층구조를 형성하는 방법으로서, 질화 탄탈막을 성장시키는 스퍼터링에 있어서의 기체압력이 약 0.5pa 보다 높지 않은 소정치에 제한되어 질화 탄탈막이 육방 결정 구조의 결정을 갖는 방법을 제공한다.
질화 탄탈막이 반응성 스퍼터링에 의해 성장되는 것이 바람직하다.
질화 탄탈막과 탄탈박막이 반응성 스퍼터링에 의해 절연 기판상에 순서적으로 성장되고, 이 반응성 스퍼터링의 기체 압력은 제어되어 질화 탄탈막이 육방 결정 구조의 결정을 포함하고 질화 탄탈막의 육방 결정 구조의 결정의 격자 평면의 간격이 탄탈박막의 체심 입방 결정 구조의 격자 평면의 간격에 가까운 것이 또한 바람직하다. 예를 들어, 질화 탄탈막의 육방 결정 구조의 결정의 격자 평면의 간격은 22nm 내지 26nm의 범위이다.
본 발명은 질화 탄탈막과 이 질화 탄탈막을 중첩하는 탄탈박막의 적층구조로서, 질화 탄탈막이 육방 결정 구조를 갖는 적층 구조를 또한 제공한다.
질화 탄탈막이 TaNx(x=1)을 구비하고, X선 회절에서 (110)의 결정 배향을 갖는 결정을 포함하는 것이 바람직하다.
질화 탄탈막이 TaNx(x=0.8)을 구비하고, X선 회절에서 (100)의 결정 배향을 갖는 결정을 포함하는 것도 바람직하다.
질화 탄탈막이 TaNx(x=0.5)을 구비하고, X선 회절에서 (101)의 결정 배향을 갖는 결정을 포함하는 것도 바람직하다.
질화 탄탈막이 TaNx(x=0.43)을 구비하고, X선 회절에서 (111)의 결정 배향을 갖는 결정을 포함하는 것도 바람직하다.
질화 탄탈막이 TaNx(x=1)을 구비하고, X선 회절에서 (110)의 결정 배향을 갖는 제1결정, TaNx(x=0.8)을 구비하고, X선 회절에서 (100)의 결정 배향을 갖는 제2결정, TaNx(x=0.5)을 구비하고, X선 회절에서 (101)의 결정 배향을 갖는 제3결정, TaNx(x=0.43)을 구비하고, X선 회절에서 (111)의 결정 배향을 갖는 제4결정으로 이루어진 군으로부터 선택된 적어도 2개의 상이한 결정을 포함하는 것도 바람직하다.
상술한 본 발명에 따르면, 질화 탄탈막과 탄탈박막이 절연 기판상에 순서적으로 성장되고, 질화 탄탈막을 성장시키기 위한 반응성 스퍼터링에 있어서의 기체 압력은 약 0.5pa보다 높지 않은 소정치에 제한되어 질화 탄탈막이 구조적으로 안정된 육방 결정 구조의 결정을 포함한다. 질화 탄탈막의 육방 결정 구조의 결정의 격자 평면의 간격은 탄탈박막의 저저항률 제공하는 체심 입방 결정 구조의 격자 평면의 간격에 가깝다. 예를 들어, 질화 탄탈막의 육방 결정 구조의 결정의 격자 평면의 간격은 22nm 내지 26nm의 범위이다.
그러므로, 질화 탄탈막상에 에피탁시얼적으로 성장된 탄탈박막은 저저항률을 제공하는 체심입방결정구조를 갖는다. 이것은 상호접속부와 전극용으로 사용될 수도 있는 저저항 질화 탄탈막/탄탈박막 적층을 형성하는 것이 가능하다는 것을 의미한다.
본 발명에 따른 저저항 질화 탄탈막/탄탈박막 적층은 액정표시장치의 스위치 소자에 작용가능할 수도 있어 산화 탄탈막이 전극사이에 구비될 수도 있고, 이는 거의 결정 결함이 없는 균일한 결정을 갖는다.
이것은 산화 탄탈막이 고저항률을 갖는다는 것을 의미한다.
상술한 저저항 질화 탄탈막/탄탈박막 적층이 액정 표시 장치를 구동하기 위한 전극 사이에 상호접속부 표시 사용된 경우, 상호접속부상에서의 신호 전송 시간에 거이 차이가 없어 균일하고 안정적인 표시를 행한다. 이것에 의해 소자 혹은 장치의 질 혹은 성능을 개선시킨다.
[실시예]
개선된 질화 탄탈막/탄탈박막 적층 구조를 금속-절연체-금속 장치에 적용한 본 발명에 따른 제1실시예를 제1a도 내지 제1c도를 참조하여 상술한다.
제1a도를 참조하여 설명하면, 300옹스트롬의 두께를 갖는 질화 탄탈막(12)을 반응성 스퍼터링에 의해 합성 수지와 같은 투명 절연재로 이루어진 투명 절연기판(11)상에 형성한다. 이어서, 3000옹스트롬의 두께를 갖는 탄탈막(13)을 통상의 스퍼터링에 의해 질화 탄탈막(12)상에 형성한다.
제8도는 벽부에 의해 분리되고 게이트 밸브(61)에 의해 서로 연결된 로드록실(load lock chamber)(62)와 공정실을 갖는 건조형(bath type)스퍼터링 장치를 도시한다. 이 로드록실(62) 및 고정실(63)은 각각 로드실(62)과 공정실(63)로 부터 기체를 배출하기 위한 진공 펌프(64)를 구비한다.
공정실(63)의 압력은 기체가 공정실(63)로 도입하기 전에 5×10-4pa이하에 설정된다. 3개의 음극이 구비되고 대응하는 3개의 탄탈 타킷(67a, 67b, 67c)로 제공된다.
로드록실(62)에 있는 기판(11)을 공정실(63)로 반송하여 가열부(65)에 놓고 기판을 약 100℃까지 가열한다.
아르곤 기체와 질소 기체를 동일한 유동률, 예를 들어, 80sccm로 공정실 도입한다. 진공 펌프(64)의 아르곤 기체 및 질소 기체 밸브의 도입용 유량을 공정실(63)의 기체 압력이 0.5pa이하로 제한되도록 조정한다.
3개의 음극을 각각 3개의 직류 전원 공급부(66a, 66b, 66c)에 접속하여 3개의 음극에 3개 직류 전원 공급부(66a, 66b, 66c)로 부터의 소정이 전압을 인가하고, 따라서 3개 탄탈 타킷에 3개의 직류 전원 공급부(66a, 66b, 66c)로 부터 소정의 전압을 인가한다.
탄탈 타킷(67a)의 직류 전원 공급부(66a)에 의해 소정 전압을 인가하여 아르곤 및 질소 기체에 전계 방전을 야기한다. 그러면, 탄탈 타킷(67a)의 표면에서 타킷 표면이 질화되어 질화 탄탈이 스퍼터되어 반송된 기판(11)의 표면에 부착하는 이온 기체를 발생한다. 그러한 방법으로, 제1a도에 도시한 바와 같이 300옹스트롬의 두께를 갖는 질화 탄탈막을 절연기판(11)상에 형성한다.
공정 기체, 예를 들어, 아르곤 기체 혹은 질소 기체는 공정실(63)로 부터 배출된다. 기후, 아르곤 기체만을 기체 압력이 약 0.5pa로 설정되도록 유동률이 제어된 공정실(63)에 도입한다. 한편, 기판(11)을 타킷(66a, 66b)사이의 중간 위치에 배치하나, 탄탈 타킷(66b, 66c)에 소정전압을 인가함과 동시에 아르곤 기체를 방전시켜 아르곤 기체를 이온화시킨다. 그러면, 탄탈 타킷상의 탄탈이 이온화된 아르곤 기체에 의해 스퍼터되어 반송된 기판(11)의 표면에 부착한다. 탄탈 타킷(66b, 66c)을 사용하는 2스퍼터링 단계에 의해 탄탈막을 형성하는 것도 가능하다.
결과로서, 3000옹스트롬의 두께를 갖는 탄탈막(13)은 질화 탄탈막(12)에 형성된다.
질화 탄탈막(12)의 형성을 위한 스퍼터링에서 기체 압력이 0.5pa이하에 설정되는 것에 의해 질화 탄탈막의 육방 결정 구조의 격자 평면의 간격이 체심 입방 결정 구조의 격자 평면의 간격에 가까워져, 질화 탄탈막상에 에피탁시얼적으로 성장된 탄탈막은 저저항률을 제공하는 체심 입방 결정 구조를 갖는다. 결과로서, 저저항 탄탈박막(13)이 질화 탄탈막(12)상에 형성되어, 탄탈박막(13)과 질화 탄탈막(12)의 적층은 저저항률을 갖는다.
제8도에 도시한 건조형 스퍼터링 장치 대신에, 제9도에 도시한 단일 웨이퍼 스퍼터링 장치도 사용할 수 있다. 이 단일 웨이퍼 스퍼터링장치는 중앙부에 5개의 측벽부에 의해 정의된 5각 형상을 갖는 전송실(69)을 갖는다. 전송실(69)의 제1측벽부는 전송실(69)로부터 공정 기체를 배출하기 위한 진공펌프(64)를 구비한다. 전송실(69)의 제2측벽부는 로드록실(62)를 구비하고 로드록실(62)은 또한 로드록실(62)로부터 공정 기체를 배출하기 위한 진공펌프(64)를 구비한다.
전송실(69)의 제3측벽부는 가열실(65)을 구비하고, 가열실(65)은 또한 기판(11)을 가열시키기 위한 히터(66)와 로드록실(62)로부터 공정 기체를 배출하기 위한 진공펌프(64)를 구비한다. 전송실(69)의 제4측벽부는 제1스퍼터실(68a)를 구비하고, 이 제1스퍼터실은 또한 음극, 탄탈 타킷(67a), 소정 전압을 탄탈 타킷(67a)에 공급하기 위한 전원 공급부(66a)를 구비한다. 제1스퍼터실(68a)은 제1스퍼터실(68a)로부터 공정 기체를 배출하기 위한 진공펌프(64)를 또한 구비한다. 제1스퍼터실은 아르곤 기체 도입포트와 질소 가스 도입포트를 또한 구비한다. 전송실(69)의 제5측벽부는 제2스퍼터실(68b)를 구비하고, 제2스퍼터실(68b)은 음극, 탄탈 타킷(67b), 및 소정 전압을 탄탈 타킷(67b)에 공급하기 위한 전원 공급부(66b)를 또한 구비한다. 제2스퍼터실(68b)은 제2스퍼터실(68b)로 부터 공정 기체를 배출하기 위한 진공 펌프(64)를 또한 구비한다. 제2스퍼터실(68a)은 아르곤 기체 도입포트를 또한 구비한다.
가열실(65), 및 제1 및 제2스퍼터실(68a, 68b)를 1×10-4pa이하로 진공화한다. 전송실(69)은 게이트 밸브(66)를 통하여 로드록실(62), 가열실(5) 및 제1 및 제2스퍼터실(68a, 68b)에 연결된다.
기판(11)은 로드록실(62)로부터 전송실(69)을 통해 기판(11)을 약 100℃까지 가열하는 가열실(65)로 반송한다.
그런 다음 기판(11)은 전송실(69)을 통하여 아르곤 기체와 질소 기체와 이미 도입되어 있는 제1스퍼터실(68a)로 반송된다. 도입 아르곤 및 질소 기체의 유동률과 진공펌프의 밸브위치는 질소농도가 12.5%이도록, 예를 들어, 아르곤 기체 및 질소 기체의 유동률이 160sccm 및 20sccm에 설정되고, 기체압력이 0.5pa이하에 설정되도록 조정된다.
직류 전원 공급부(66a)로 소정 전압을 탄탈 타킷(67a)에 인가하여 소정시간 동안 아르곤 기체와 질소 기체를 방전시켜 제1도에 도시한 바와 같이 기판(11)상에 300옹스트롬의 두께를 갖는 질소 탄탈막을 형성한다.
다음에 기판(11)이 전송실(69)을 통해 아르곤 기체만이 도입되어있는 제2스퍼터실(68b)로 반송된다.
직류전원 공급부(66b)로 소정 전압을 탄탈 타킷(67b)에 인가하여 소정시간 동안 아르곤 기체를 방전시켜 제1도에 도시한 바와 같이 기판(11)상에 3000옹스트롬의 두께를 갖는 탄탈막을 형성한다.
변형으로서, 제2스퍼터실(68b)에 탄탈 타킷 이외의 다른 타킷을 배치하는 것이 필요하다면, 다음과 같이 제1스퍼터실(68a)에 탄탈 타킷(67a)만을 사용하므로서 질화 탄탈막과 이 질화 탄탈막을 중첩하는 탄탈막을 형성하는 것이 가능하다.
기판(11)은 전송실(69)을 통하여 아르곤 기체와 질소 기체와 이미 도입되어 있는 제1스퍼터실(68a)로 반송된다. 도입 아르곤 및 질소 기체의 유동률 및 진공 펌프의 밸브 위치는 질소 농도가 12.5%이도록, 예를 들어, 아르곤 기체 및 질소 기체의 유동률이 60sccm 및 20sccm에 설정되고, 기체 압력이 0.5pa이하에 설정되도록 조정된다.
직류 전원 공급부(66a)로 소정 전압을 탄탈 타킷(67a)에 인가하여 소정시간 동안 아르곤 기체 및 질소 기체를 방전시켜, 제1도에 도시한 바와 같이, 기판(11)상에 300옹스트롬의 두께를 갖는 질화 탄탈막을 형성한다.
그런다음 기판(11)을 전송실(69)에 반송한다. 한편 로드록실(62)은 진공으로 유지된다.
공정 기체는 아르곤 기체만을 제1스퍼터실(68a)로 도입하기전에 제1스퍼터실(68a)로부터 배출된다. 직류 전원 공급부(66a)로 소정 전압을 탄탈 타킷에 인가하여 더미 스퍼터링에 의해 탄탈 타킷(67a)의 질화면의 세정을 행한다.
기판(11)을 다시 가열실(65)로 반송하여 약 100℃롤 가열한다음 제1스퍼터실(68a)로 반송한다.
직류 전원 공급부(66a)로 소정 전압을 탄탈 타킷(67a)에 인가하여 소정시간 동안 아르곤 기체를 방전시켜 제1도에 도시한 바와같이 기판(11)상에 질화 탄탈막상에 3000옹스트롬의 두께를 갖는 탄탈막을 형성한다.
질화 탄탈막의 스퍼터링에서 기체압력이 0.5pa이하에 설정하는 것에 의해 질화 탄탈막을 중첩하는 저저항 탄탈막을 형성한다. 탄탈막이 저저항률을 갖는 이유는 0.5pa이하에서의 저기체 압력은 질화 탄탈막이 체심 입방 결정 구조의 격자 평면의 간격에 가깝게 바람직하게 22나노미터 내지 26나노미터의 범위에 격자 평면의 간격을 갖도록 하여, 저저항률을 제공하는 체심 입방 결정 구조를 갖는 탄탈막이 질화 탄탈막상에 에피탁시얼적으로 성장되기 때문이다. 이러한 이유에서, 질화 탄탈막과 탄탈막의 적층도 저저항률을 갖는다.
상기 설명에서, 직류 전원 공급부가 사용되었지만, 고주파 전원 공급장치의 사용에 의한 고주파 스퍼터링 또한 이용 가능하고, 이 경우에 질화 탄탈막을 중첩하는 탄탈막은 고저항률을 갖는다. 이 또한 질화 탄탈막과 탄탈막의 적층의 저항률을 감소시킨다.
질화 탄탈막의 두께가 300옹스트롬 이상이고 질소 농도가 약5atm%이상이며, 질화 탄탈막상에 에피탁시얼적으로 탄탈막의 저항률이 약 20 내지 30μΩ㎝범위에 있음이 실험적으로 확인되었다.
상술한 바와 같이, 저저항 질화 탄탈막/탄탈막 적층이 가판상에 형성된다.
다시 제1a도를 참조하여 설명하면, 질화 탄탈막과 탄탈막을 패턴화하여 질화 탄탈막과 탄탈막의 적층을 구비하는 신호전송용 상호접속부(14)를 형성한다.
제1b도를 참조하여 설명하면, 상호 접솝부(14)의 표면을 양극산화하여 그 표면상에 Ta2O5로 이루어지는 산화 탄탈막(15)을 형성한다. 산화 탄탈막(15)은 1000옹스트로의 두께를 갖고 상화 접속부(14)의 두께는 약 2500옹스트롬으로 감소된다.
인듐 주석 산화물로서 투명 및 도전재로 이루어진 투명 도전막을 기판(11)의 전표면상에 연장하도록 형성한다. 이 투명 도전막은 800옹스트롬의 두께를 갖는다. 그런다음 투명 도전막을 포토리소그래피에 의해 패터닝하여 화소 전극(16)을 형성한다. 산화 탄탈막(15)은 충분한 절연 성능을 제공하는 절연체로 된다.
제1c도를 참조하여 설명하면, 1500옹스트롬의 두께를 갖는 탄탈막(17)을 기판(11)의 전표면상에 형성한 다음 패터닝하여 상부 전극(17)을 형성한다.
상술한 방법으로 형성된 금속-절연체-금속장치는 액정표시장치용 스위치 장치로서 이용가능하므로 신호전송 상호접속부 전극의 대향 단부 사이에서의 신호 전송 시간의 차이가 없어 균일한 표시를 할 수 있다.
본 발명의 제2실시예를 제2a-2b도 및 박막 트랜지스터가 질화 탄탈막과 이 질화 탄탈막을 중첩하는 탄탈막의 저저항 적층을 갖는 제3a-3b도를 참조하여 설명한다.
제2a도에서, 공정전에 기판(11)의 온도를 약 200℃까지 가열시킨 것을 제외하고는 위의 스퍼터링 조건은 제1실시예와 동일하다.
질화 탄탈막(12)과 탄탈막(13)은 포토리소그래피에 의하여 패턴닝되어 질화 탄탈막(12)과 탄탈막(13)의 적층으로 이루어지는 게이트 전극(21)을 형성한다.
게이트 전극(21)의 표면은 양극 산화되어 두께가 1000옹스트롬인 산화 탄탈막(15)이 형성되며, 따라서 게이트 전극(21)의 두께는 약 2500옹스트롬으로 감소된다. 산화 탄탈막(15)은 제1게이트 절연막으로서의 역할을 한다.
제2b도에서, 플라스마 화학 증기 증착법에 의하여 두께가 3000옹스트롬인 질화 실리콘막(22)이 기판(11)의 전체 표면상에 증착된다. 질화 실리콘막(22)은 제2게이트 절연막으로서의 역할을 한다. 다음에, 두께가 2700옹스트롬인 진성 반도체층(23)이 질화 실리콘막(22)상에 형성된다. 두께가 300옹스트롬이며 포스포러스가 도핑된 n형 반도체층이 진성 반도체층(23)상에 형성된다. 진성 반도체층(23)과 n형 반도체층(24)을 패터닝한다.
제3a도에서, 반응성 스퍼터링에 의하여 기판의 정체 표면상에 두께가 300옹스트롬인 질화 탄탈막(12)을 형성한다. 질화 탄탈막(12)상에 두께가 1500옹스트롬인 탄탈막(13)을 추가로 형성한다.
기판의 온도를 약 200℃까지 가열시킨 것을 제외하고는 위의 스퍼터링 조건은 제1실시예와 동일하다.
다음에, 질화 탄탈막(12)과 탄탈막(13)을 패터닝하여 저항이 낮은 질화 탄탈막(12)과 탄탈막(13)의 적층으로 각각 이루어지는 소오스 전극(25)과 드레인 전극(26)을 형성한다.
제3b도에서, ITO막과 같은 투명 도전막이 기판의 전체 표면상에 형성된다. 투명 도전막의 두께는 500옹스트롬이다. 다음에, 포토리소그래피에 의하여 투명 도전막을 패터닝하여 픽셀 전극(16)을 형성한다.
소오스 및 드레인 전극(25, 26)을 마스크로 사용하여 n형 반도체층(23)을 선택적으로 에칭함으로써, n형 반도체층(23)의 상부 영역에 리세스를 형성한다. 이 리세스는 채널 영역(27)으로서의 역할을 한다.
전술한 박막 프랜지스터는 LCD의 스위칭 장치로 유용하다. 게이트 라인은 저항이 낮은 질화 탄탈막과 그위의 탄탈막으로 이루어지는 구조를 갖는다. 이로인하여 신호 전송시에 거의 차이가 발생하지 않기에, 균일한 디스플레이가 얻어진다.
저저항의 탄탈막을 갖는 커패시터가 제공된 제4도에서 본 발명의 제 실시예를 기술한다.
제4도에서, 반응성 스퍼터링에 의하여 알루미늄 기판(31)상에 두께가 1000옹스트롬인 질화 탄탈막(12)을 형성한 후, 통상의 스퍼터링에 의하여 질화 탄탈륨막(12)상에 두께가 2000옹스트롬인 탄탈막(13)을 형성한다. 스퍼터링 조건은 제1실시예와 동일하다.
다음에, 질화 탄탈막(12)과 탄탈막(13)을 패터닝하여 질화 탄탈막(12)과 탄탈막(13)의 적층으로 이루어지는 저부 전극을 형성한다. 탄탈막(13)의 상부 영역의 소정 부분을 양극 산화하여 두께가 5000옹스트롬인 산화 탄탈막(15)을 형성한다.
스퍼터링에 의하여 두께가 200옹스트롬인 니켈-크롬 합금막(33)을 산화 탄탈막(15)상에 형성한 후, 포토리소그래피로 패터닝하여 니켈-크롬 합금막(33)을 선택적으로 남긴다.
두께가 4000옹스트롬인 골드층(34)을 도금 형성한후, 포토리소그래피에 의하여 니켈-크롬 합금막(33)상에 골드층(34)을 형성하여 니켈-크롬 합금막(33)과 골드층(34)의 적층으로 각각 이루어지는 상부 전극(35)과 저부 전극 플러그층(37)을 형성한다.
전술한 것처럼, 커패시터의 절연막은 저저항의 탄탈막을 양극 산화 하여 얻은 산화 탄탈막으로 이루어지며, 결정 결함없는 체심 입방 격자 구조의 상기 산화 탄탈막은 에피태셜식으로 균일하게 성장된다.
이러한 산화 탄탈막은 누설 전류를 억제시킨다. 그 결과, 커패시터는 고내전압성을 가진다.
다음은 본 발명의 효과를 설명하기위한 실험 결과에 관한 것이다.
제5a도는 질화 탄탈막 형성용 스퍼터링시의 가스 압력에 대한, 단일 질화 탄탈막과, 질화 탄탈막과 탄탈막의 적층으로 이루어져 막의 저항율의 변화를 나타낸다. 제5b도는 질화 탄탈막 형성용 스퍼터링시의 가스 압력에 대한, 질화 탄탈막의 질소 농도 변화를 나타낸다. 스퍼터링시에, 아르곤 가스와 질소 가스의 유속은 상호 동일하며, 반응성 스퍼터링은 직류 전원 공급부에 의하여 행해진다.
단일 질화 탄탈막의 두게는 4000옹스트롬이며, 질화 탄탈막과 탄탈막의 적층막의 두께는 각각 300옹스트롬과 3000옹스트롬이다. 탄탈막 형성용 스퍼터링 조건은 일정하다.
제5도에서, 가스 압력에 대한 질화 탄탈막의 질소 농도는 약 500 atm%로 거의 일정하다. 탄탈막의 저항율은 가스 압력에 따라서 크게 변한다. 가스 압력이 0.5pa이하이면, 질화 탄탈막상의 탄탈막의 저항율은 25μΩ㎝ 내지 30μΩ㎝이다. 반면에, 가스 압력이 0.7pa이상이면, 질화 탄탈막상의 탄탈막의 저항율은 단일 질화 탄탈막과 비슷한 130μΩ㎝ 내지 150 μΩ㎝이다.
질화 탄탈막과 탄탈막의 저항율은 공정 가스의 압력이 증가함에 따라서 급격히 그리고 천천히 증가한다. 공정 가스의 압력이 증가로 인한 질화 탄탈막 저항율의 급격한 증가는 공정 가스의 압력이 증가함에 따라 결정이 비정질화되기 때문이다. 반면에, 질화 탄탈막 저항율이 천천히 증가하는 것은 공정 가스의 압력이 증가함에 따라 결정 그래인의 치수가 작아지기 때문이며, 여기서 결정 그레인의 치수 증가는 대기중의 산소가 결정 그래인내에 결합되는 것을 방지한다.
제6a도는 질화 탄탈막의 형성을 위한 스퍼터링시에 다양한 가스압력하에서 성장한 질화 탄탈막의 X레이 회절 결과를 나타내며, Co-K α레이가 사용되었다.
0.3pa의 가스압의 스퍼터링으로 질화 탄탈막을 성장시키면, 약 40도에서 육방 격자 구조의 (110)에서 두드러진 피크치가 나타난다. 반면에, 0.7pa 또는 1.3pa의 가스압의 스퍼터링으로 질화 탄탈막을 성장시키면, 육방 격자 구조의 (110)에서 두드러진 피크치가 나타나지 않는다.
제6b도는 탄탈막 아래의 질화 탄탈막의 형성을 위한 스퍼터링시에 다양한 가스압력하에서 성장한 질화 탄탈막의 X레이 회절 결과를 나타내며, Co-K α레이가 사용되었다.
0.3pa의 가스압의 스퍼터링으로 질화 탄탈막을 성장시키면, 약 40도에서 육방 격자 구조의 (110)에서 두드러진 피크치가 나타난다. 반면에, 0.7pa 또는 1.3pa의 가스압의 스퍼터링으로 질화 탄탈막을 성장시키면, 육방 격자 구조의 (110)에서 두드러진 피크치가 나타나지 않는다.
제6b도는 탄탈막 아래의 질화 탄탈막의 형성을 위한 스퍼터링시에 다양한 가스압력하에서 성장한 질화 탄탈막의 X 레이 회절 결과를 나타내며, Co-K α 레이가 사용되었다.
0.3 pa의 가스압의 스퍼터링으로 질화 탄탈막을 성장시키면, 약 45도에서 육방 격자 구조의 (110)에서 두드러진 피크치가 나타난다. 반면에, 0.7 pa 또는 1.3 pa의 가스압의 스퍼터링으로 질화 탄탈막을 성장시키면, 45도에서는 육방 격자 구조의 (110)에서 두드러진 피크치가 나타나지 않고, 40도 부근에서 사방 격자 구조의 (200)에서 두드러진 피크가 나타난다.
제7a도는 질소 농도에 대하여 성장된 질화 탄탈막의 X레이 회절 결과를 나타내며, 질화 탄탈막의 형성시의 스퍼터링에서 아르곤 가스와 질소 가스의 전체 압력은 0.3pa로 일정하며, Co-K α레이가 사용되었다.
질소 농도가 1%정도이면, 45도에서는 육방 격자 구조인 (110)에서 두드러진 피크치가 나타나지 않고, 40도 부근에서 사방 격자 구조인 (200)에서 두드러진 피크가 나타난다. 반면에, 질소 농도가 5% 또는 10% 정도이면, 약 45도에서 육방 격자 구조의 (101) 및 (111)에서 두드러진 피크치가 나타난다. (101) 피크와 (111) 피크간의 격자 평면의 간격에는 차이가 없다. 이 때문에, 동일한 각도에서 두 개의 피크가 나타나며, 이들 상호간의 구별이 어렵게 된다.
제7b도는 질화 탄탈막의 형성시키는 스퍼터링에 의해 아르곤 기체와 질소 기체의 총 일정 전압이 0.3pa인 하에서 질화 탄탈막의 다양한 질소 농도에 걸쳐서 3000옹스트롬의 두께를 가지며 탄탈 질화막의 다양한 300옹스트롬의 두께를 갖는 질화 탄탈막에 걸쳐 적층된 탄탈막을 X선 회절의 결과를 나타내는 것으로, 여기서는 Co-K α선을 사용한다.
탄탈질화막의 질소 농도가 약 1%이면, 체심 입방 격자 구조의 현저한 (110) 피이크 뿐만 아니라 사방 격자 구조의 현저한 (200) 피이크가 각각 거의 45도와 40도에서 나타난다. 대조적으로, 질화 탄탈막의 질소 농도가 약 5% 또는 10%이면, 체심 입방 격자 구조의 현저한 (110) 피이크만이 거의 45도에 나타난다.
상기 실험 결과는 다음과 같다. 제6a도로부터, 질화 탄탈막의 성장에 사용되는 처리 기체의 압력의 감소는 현저하지 않은 X선 회절 피이크가 나타나는 비정질로부터 현저한 X선 회절 피이크가 나타나는 결정으로 변화하는 것을 알 수 있다.
이것은 질화티탄막의 성장에 사용되는 처리 기체의 압력의 감소는 제5a도에 도시한 바와 같이 질화 탄탈막의 저항률의 급속한 감소를 발생시키는 것을 의미한다.
제6b도로부터, 탄탈막에 의해 피복될 질환탄탈막의 성장에 사용되는 처리 기체의 압력의 감소는 고저항-페이즈, 예를 들어, β-페이즈를 제공하는 사방 격자 구조로부터 저저항-페이즈, 예를 들어, α-페이즈를 제공하는 체심 입방 격자 구조로의 탄탈막의 변화를 발생시키는 것을 알 수 있다. 제5a도와 제6a도로부터, 사방 격자 구조로부터 체심 입방 격자 구조로의 탄탈막의 변화는 비정질로부터 결정으로의 질하 탄탈막의 변화에 의해 발생되는 것을 알 수 있다.
제6a, 6b, 7a 및 7b도로부터, 체심 입방 격자 구조를 갖는 탄탈막을 얻기 위하여, X선 회절에서 탄탈막을 내제하는 질화 탄탈막이 육방 격자 구조의 (110)평면, (101)평면 및 (111)평면의 어느 하나에 배향되어야 한다.
이것은 다음과 같이 설명될 수 있다. 질화 탄탈막이 육방 격자 구조를 가지며 육방 격자 구조의 배향은 질화 탄탈막을 갖는 육방 격자 구조의 겨자 평면의 공간이 체심 입방 격자 구조의 (110)평면의 격자 평면의 공간에 근접하도록 하면, 질화 탄탈막상에 에피텍시얼 성장한 탄탈막은 저저항-페이즈, 예를 들어, α-페이즈를 제공하는 체심 입방 격자 구조를 갖는다.
질화 탄탈막은 TaN, TaN0.8, Ta2N, Ta6N2.57으로 분류되며, 각각의 결정 구조와 탄탈을 갖는 체심 입방 격자 구조의 (110)평면의 격자 평면의 공간에 근접한 격자 평면의 공간을 갖는 격자 평면은 다음의 표 1에 나타낸다.
질화 탄탈막이 반응성 스퍼터링에 의해 형성되면, 질화 탄탈막은 TaN, TaN, TaN, 및 TaN중의 하나 또는 그 조합이다.
제6a도에 있어서, 질화 탄탈막은 TaN이다. 제7a도에 있어서, 질화 탄탈막은 TaN 와 TaN, 또는 그 조합이다.
탄탈막을 내재한 질화 탄탈막(TaN)은 육방 격자 구조를 갖는다. 질소 농도와 X선 회절의 배향은 (110)결정은 x=1에 존재하고, (100)결정은 x=0.8에 존재하고, (101)결정은 x=0.5에 존재하고, (111)결정은 x=0.43에 존재하고, 다수의 상이한 결정이 공존하여 저저항률을 제공하는 체심 입방 격자 구조를 갖는 탄탈막을 얻도록 선택된다. 대조적으로, 상기한 조건이 만족하지 않으며, 탄탈막은 고저항률을 갖는 사방 격자 구조를 갖는다.
질화 탄탈막을 갖는 육방 격자 구조의 격자 평면의 공간이 체심 입방 격자 구조의 (110)평면의 격자 평면의 공간과 근접하면, 질화 탄탈막상에 에피텍시얼 성장한 탄탈막은 저저항-페이즈, 예를 들어, α-페이즈를 제공하는 체심 입방 격자 구조를 가질 수 있다. 이 목적으로, 질화탄탈의 두께와 질소 농도는 300옹스트롬 이상, 10atm%으로 제한되지 않지만, 질화 탄탈막을 형성하는 반응성 스퍼터링이 0.5pa이하의 기체 압력에서 수행된다. 결과적으로, 20μΩ㎝ 내지 30μΩ㎝ 의 저항률을 갖는 저저항 탄탈막을 얻을 수 있다.
질화 탄탈막의 성장시에 기압이 낮으면, 이온화된 방전 기체 분자는 긴 평균 자유 행정을 가질 수 있으며, 스퍼터링된 질화탄탈 분자가 이온화된 기체에 의해 분산되지 않아 질화탄탈 분자는 고에너지에서 기판상에 부착된다. 그러므로, 질화탄탈 분자는 고이동도를 갖는 기판상에 부착된다. 그러므로, 결정화되면서 원자 재배열이 발생한다. 대조적으로, 기체 압력이 높으면, 이온화된반전 기체 분자는 짧은 평균 자유 행정을 가질 수 있고 스퍼터링된 질화탄탈 분자가 이온화된 기체에 의해 분산되어 질화탄탈 분자가 저에너지에서 기판상에 부착된다. 그러므로, 기판상에 부착된 질화탄탈 분자는 저이동도를 갖는다. 그러므로, 결정화되지 않으면서 원자 재배열이 발생하지 않는다.
상술한 본 발명에 의하면, 질화 탄탈막과 탄탈박막은 절연 기판상에 순차적으로 성장하고, 질화 탄탈막을 성장시키는 반응성 스퍼터링내의 기체 압력은 약 0.5pa이하의 소정 값으로 제한되어 질화탄탈막은 구조적으로 안정한 육방 결정 구조의 결정을 포함한다. 질화 탄탈막의 육방 결정 구조의 결정의 격자 평면의 공간은 저저항률을 제공하면서 탄탈박막의 체심 입방 결정 구조의 격자 평면의 공간에 가깝다. 예를 들어, 질화 탄탈막의 육방 결정 구조의 결정의 격자 평면의 공간은 22nm 내지 26nm이다. 그러므로, 질화 탄탈막상에 에피텍시얼 성장한 탄탈박막은 저저항률을 제공하는 체심 입방 결정 구조를 갖는다.
본 발명에 의한 저저항 질화탄탈/탄탈막 적층체는 액정 디스플레이의 스위칭 장치에 적용될 수 있어 산화탄탈막은 전극 사이에 설치될 수 있으며, 결정 결함이 거의 없는 균일한 결정을 갖는다. 이것은 산화탄탈막이 고저항률을 갖는 것을 의미한다.
상술한 저저항 질화탄탈/탄탈막 적층체가 액정 디스플레이를 구동하는 전극 사이의 연결로 사용되면, 연결상의 신호의 전송 시간의 차가 거의 없어 균일하고 안정한 디스플레이를 얻을 수 있다. 이것은 소자 또는 장치의 품질 또는 성능을 개선시킨다.
본 발명의 변경은 본 기술에 대한 숙련자에게 명백한 것이며, 상술한 실시예에 한정되는 것은 아니다. 본 발명의 사상과 범위를 벗어나지 않는 한도내에서 다양한 변경이 가능하다.

Claims (20)

  1. 절연기판상에 스퍼터링에 의해 질화 탄탈막과 이 질화탄탈막을 중첩하는 탄탈박막의 적층 구조를 형성하는 방법에 있어서, 질화 탄탈막의 성장을 위한 스퍼터링시에 기체 압력이 약 0.5pa보다 높지 않은 소정치에 제한되는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 질화 탄탈막은 반응성 스퍼터링에 의해 성장되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 질화 탄탈막은 결정을 갖는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 질화 탄탈막과 사익 탄탈박막이 반응성 스퍼터링에 의해 절연기판상에 순서적으로 성장되고, 상기 반응성 스퍼터링의 기체 압력은 제어되어 상기 질화탄탈막은 육방 결정 구조의 결정을 포함하고 상기 질화 탄탈막의 육방 결정 구조의 결정 격자 평면의 간격은 상기 탄탈 박막의 체심 입방 결정 구조의 격자 평면의 간격에 가까운 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 질화 탄탈막의 육방 결정 구조의 결정 격자 평면의 간격은 22nm 내지 26nm의 범위에 있는 것을 특징으로 하는 방법.
  6. 제4항에 있어서, 상기 질화 탄탈막은 TaNx(x=1)을 구비하고, X선 회절에서 (110)의 결정 배향을 갖는 것을 특징으로 하는 방법.
  7. 제4항에 있어서, 상기 질화 탄탈막은 TaNx(x=0.8)을 구비하고, X선 회절에서 (100)의 결정 배향을 갖는 것을 특징으로 하는 방법.
  8. 제4항에 있어서, 상기 질화 탄탈막은 TaNx(x=0.5)을 구비하고, X선 회절에서 (101)의 결정 배향을 갖는 것을 특징으로 하는 방법.
  9. 제4항에 있어서, 상기 질화 탄탈막은 TaNx(x=0.43)을 구비하고, X선 회절에서 (111)의 결정 배향을 갖는 것을 특징으로 하는 방법.
  10. 제4항에 있어서, 상기 질화 탄탈막은 TaNx(x=1)을 구비하고, X선 회절에서 (110)의 결정 배향을 갖는 제1결정, TaNx(x=0.8)을 구비하고, X선 회절에서 (100)의 결정 배향을 갖는 제2결정, TaNx(x=0.5)을 구비하고, X선 회절에서 (101)의 결정 배향을 갖는 제3결정, TaNx(x=0.43)을 구비하고, X선 회절에서 (111)의 결정 배향을 갖는 제4결정으로 이루어진 군으로부터 선택된 적어도 2개 상이한 결정을 포함하는 것을 특징으로 하는 방법.
  11. 절연기판상에 스퍼터링에 의해 질화 탄탈막과 이 질화탄탈막을 중첩하는 탄탈박막의 적층 구조에 있어서, 질화 탄탈막의 성장을 위한 스퍼터링시에 기체 압력이 약 0.5pa 보다 높지 않은 소정치에 제한되는 것을 특징으로 하는 적층구조.
  12. 제11항에 있어서, 상기 질화 탄탈막은 반응성 스퍼터링에 의해 성장되는 것을 특징으로 하는 적층구조.
  13. 제11항에 있어서, 상기 질화 탄탈막은 결정을 갖는 것을 특징으로 하는 적층구조.
  14. 제11항에 있어서, 상기 질화 탄탈막과 상기 탄탈박막이 반응성 스퍼터링에 의해 절연기판상에 순서적으로 성장되고, 상기 반응성 스퍼터링의 기체 압력은 제어되어 상기 질화탄탈막은 육방 결정 구조의 결정을 포함하고 상기 질화 탄탈막의 육방 결정 구조의 결정 격자 평면의 간격은 상기 탄탈 박막의 체심 입방 결정 구조의 격자 평면의 간격에 가까운 것을 특징으로 하는 적층구조.
  15. 제14항에 있어서, 상기 질화 탄탈막의 육방 결정 구조의 결정 격자 평면의 간격은 22nm 내지 26nm의 범위에 있는 것을 특징으로 하는 적층구조.
  16. 제14항에 있어서, 상기 질화 탄탈막은 TaNx(x=1)을 구비하고, X선 회절에서 (110)의 결정 배향을 갖는 것을 특징으로 하는 적층구조.
  17. 제14항에 있어서, 상기 질화 탄탈막은 TaNx(x=0.8)을 구비하고, X선 회절에서 (100)의 결정 배향을 갖는 것을 특징으로 하는 적층구조.
  18. 제14항에 있어서, 상기 질화 탄탈막은 TaNx(x=0.5)을 구비하고, X선 회절에서 (101)의 결정 배향을 갖는 것을 특징으로 하는 적층구조.
  19. 제14항에 있어서, 상기 질화 탄탈막은 TaNx(x=0.43)을 구비하고, X선 회절에서 (111)의 결정 배향을 갖는 것을 특징으로 하는 적층구조.
  20. 제14항에 있어서, 상기 질화 탄탈막은 TaNx(x=1)을 구비하고, X선 회절에서 (110)의 결정 배향을 갖는 제1결정, TaNx(x=0.8)을 구비하고, X선 회절에서 (100)의 결정 배향을 갖는 제2결정, TaNx(x=0.5)을 구비하고, X선 회절에서 (101)의 결정 배향을 갖는 제3결정, TaNx(x=0.43)을 구비하고, X선 회절에서 (111)의 결정 배향을 갖는 제4결정으로 이루어진 군으로부터 선택된 적어도 2개 상이한 결정을 포함하는 것을 특징으로 하는 적층구조.
KR1019960019290A 1995-05-31 1996-05-31 저저항 탄탈박막 구조 및 그 형성방법 KR100201884B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15841195A JP2919306B2 (ja) 1995-05-31 1995-05-31 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極
JP95-158411 1995-05-31

Publications (1)

Publication Number Publication Date
KR100201884B1 true KR100201884B1 (ko) 1999-06-15

Family

ID=15671174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019290A KR100201884B1 (ko) 1995-05-31 1996-05-31 저저항 탄탈박막 구조 및 그 형성방법

Country Status (4)

Country Link
US (1) US6110598A (ko)
JP (1) JP2919306B2 (ko)
KR (1) KR100201884B1 (ko)
TW (1) TW399161B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482734B1 (en) * 1998-01-20 2002-11-19 Lg Semicon Co., Ltd. Diffusion barrier layer for semiconductor device and fabrication method thereof
US6362027B1 (en) * 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6339258B1 (en) * 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
JP2001335919A (ja) * 2000-03-21 2001-12-07 Murata Mfg Co Ltd αタンタル膜の製造方法、αタンタル膜及びそれを用いた素子
WO2003009372A2 (en) * 2001-07-20 2003-01-30 Applied Materials, Inc. Low resistivity tantalum nitride/tantalum bilayer stack
WO2005071135A2 (en) * 2004-01-08 2005-08-04 Cabot Corporation Tantalum and other metals with (110) orientation
CN1984839A (zh) 2004-03-24 2007-06-20 H.C.施塔克公司 形成具有可控和新型微观结构的α和β钽薄膜的方法
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
US20060008749A1 (en) * 2004-07-08 2006-01-12 Frank Sobel Method for manufacturing of a mask blank for EUV photolithography and mask blank
TWI284421B (en) * 2005-06-21 2007-07-21 Uni Light Technology Inc LED structure for flip-chip package and method thereof
KR100611782B1 (ko) * 2005-06-30 2006-08-10 주식회사 하이닉스반도체 단결정의 탄탈륨산화막을 구비한 캐패시터 및 그의 제조방법
JP4966526B2 (ja) * 2005-09-07 2012-07-04 日立オートモティブシステムズ株式会社 流量センサ
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
JP2009228058A (ja) * 2008-03-21 2009-10-08 Meiji Univ 電子デバイス用基板及びその製造方法
TW201114936A (en) * 2009-07-21 2011-05-01 Ulvac Inc Method of forming film including alpha tantalum and deposition film
JP5184592B2 (ja) * 2010-08-05 2013-04-17 日立オートモティブシステムズ株式会社 流量センサ
JP5572757B2 (ja) * 2011-02-28 2014-08-13 シャープ株式会社 電極基板並びにそれを備えた表示装置及びタッチパネル
WO2013001621A1 (ja) * 2011-06-29 2013-01-03 ヤマハ株式会社 オーディオＬＳＩ用のＴａＮ抵抗体及びその製造方法
CN105555997B (zh) * 2014-03-27 2017-09-26 吉坤日矿日石金属株式会社 钽溅射靶及其制造方法
JP6640391B2 (ja) * 2019-01-22 2020-02-05 ルネサスエレクトロニクス株式会社 半導体装置
FR3097237B1 (fr) * 2019-06-11 2021-05-28 Safran Procédé de revêtement d'un substrat par du nitrure de tantale
TW202136550A (zh) * 2020-03-25 2021-10-01 光頡科技股份有限公司 薄膜電阻層製備方法
CN115427232A (zh) * 2020-04-10 2022-12-02 罗姆股份有限公司 热敏打印头及其制造方法以及热敏打印机
CN115020052A (zh) * 2022-05-16 2022-09-06 桂林电子科技大学 一种高效氮化钽薄膜电阻及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663408A (en) * 1969-07-22 1972-05-16 Oki Electric Ind Co Ltd Method of producing tantalum nitride film resistors
FR2112667A5 (ko) * 1970-11-05 1972-06-23 Lignes Telegraph Telephon
JPS5835591B2 (ja) * 1979-01-23 1983-08-03 株式会社富士通ゼネラル スパツタリング装置
DE3063506D1 (en) * 1979-08-31 1983-07-07 Fujitsu Ltd A tantalum thin film capacitor and process for producing the same
JPH0819516B2 (ja) * 1990-10-26 1996-02-28 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 薄膜状のアルファＴａを形成するための方法および構造
US5221449A (en) * 1990-10-26 1993-06-22 International Business Machines Corporation Method of making Alpha-Ta thin films
US5281554A (en) * 1991-02-08 1994-01-25 Sharp Kabushiki Kaisha Method for producing a semiconductor device having a tantalum thin film

Also Published As

Publication number Publication date
TW399161B (en) 2000-07-21
JP2919306B2 (ja) 1999-07-12
JPH08325721A (ja) 1996-12-10
US6110598A (en) 2000-08-29

Similar Documents

Publication Publication Date Title
KR100201884B1 (ko) 저저항 탄탈박막 구조 및 그 형성방법
JP2974006B2 (ja) 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子
JP4228560B2 (ja) キャパシタ素子及びその製造方法
TWI421950B (zh) 具有多個摻雜矽層之薄膜電晶體
KR100359756B1 (ko) 박막캐퍼시터의제조방법
EP0680079A2 (en) Thin-film structure tapered feature
US7893471B2 (en) Semiconductor apparatus with a crystalline dielectric film and method of manufacturing said semiconductor apparatus
US6107688A (en) Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
US6222271B1 (en) Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US6057238A (en) Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
JP4044383B2 (ja) 半導体デバイス電極／配線の製造方法
EP0498663B1 (en) Method for producing a semi conductor device using sputtering
EP0680088B1 (en) Thin-film structure with conductive molybdenum-chromium line
JP2006313231A (ja) アレイ基板およびその製造方法
EP1380665B1 (en) Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
JPH09331034A (ja) 酸化物電極膜の形成方法
JP2594384B2 (ja) 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置
JPH0456136A (ja) 配線用薄膜形成法
JP2003253437A (ja) 半導体デバイス電極／配線及び半導体デバイス電極用膜／配線用膜並びにＡｌ合金薄膜形成用スパッタリングターゲット
KR100358176B1 (ko) 캐패시터의상부전극형성방법
JPH11112059A (ja) アクティブマトリクス基板およびその製造方法ならびに液晶表示パネル
JPH0367225A (ja) 薄膜二端子素子
Bernstein et al. Properties of Reactively Sputter Deposited SrTiO3 Films for IR Detector Readout Electronics
JPH06204455A (ja) チタン電極および薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110223

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee