KR100190845B1 - Atm 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법 및 그 장치 - Google Patents

Atm 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법 및 그 장치 Download PDF

Info

Publication number
KR100190845B1
KR100190845B1 KR1019960051679A KR19960051679A KR100190845B1 KR 100190845 B1 KR100190845 B1 KR 100190845B1 KR 1019960051679 A KR1019960051679 A KR 1019960051679A KR 19960051679 A KR19960051679 A KR 19960051679A KR 100190845 B1 KR100190845 B1 KR 100190845B1
Authority
KR
South Korea
Prior art keywords
switch
network block
scan
unit
switch network
Prior art date
Application number
KR1019960051679A
Other languages
English (en)
Other versions
KR19980033870A (ko
Inventor
문상준
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960051679A priority Critical patent/KR100190845B1/ko
Publication of KR19980033870A publication Critical patent/KR19980033870A/ko
Application granted granted Critical
Publication of KR100190845B1 publication Critical patent/KR100190845B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5628—Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM 스위치의 멀티캐스트 스위치 네트워크 블록이 베니얀 단위 스위치로 구성된 경우에 이 스위치 네트워크 블록을 테스트하는 방법 및 장치에 관한 것으로서, 베니얀 단위 스위치의 제어신호를 조절함으로써 스위치 네트워크 블록 내부에서 충돌이 발생되지 않도록 스캔체인을 형성하는 제 1 단계, 제 1 단계에서 형성된 스캔체인을 구성하는 베니얀 단위 스위치의 수 만큼의 크기를 갖는 스캔데이터를 데이터 입력단을 통해 스위치 네트워크 블록에 입력시키는 제 2 단계, 제 1 단계에서 형성된 스캔체인을 디스에이블시킨 후 스위치 네트워크 블록을 정상 모드로 동작시키는 제 3 단계, 및 제 2 단계에서 입력된 스캔데이타에 대하여 제 3 단계 수행 후의 각 베니얀 단위 스위치의 값을 검출하는 제 4 단계를 회로 구성에 따라 결정되는 소정 횟수만큼 반복하므로써 수행되며, 추가적인 영역의 증가와 타이밍의 문제없이 테스트할 수 있다.

Description

ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법 및 그 장치(Test Methods for Multicast Switch Network Block of Asynchronous Transfer Mode Switch and Apparatus Thereof)
본 발명은 비동기 전송모드(asynchronous transfer mode : 이하, ATM 이라고 칭함) 스위치의 밀티캐스트 스위치 네트워크 블록의 테스트 방법 및 장치에 관한 것으로, 특히 ATM 스위치의 멀티캐스트 스위치 네트워크 블록이 베니얀(banyan) 단위 스위치로 구성된 경우에 이 스위치 네트워크 블록을 테스트하는 방법 및 그 장치에 관한 것이다.
점차로 칩(chip)의 기능이 고도화되고 그 동작속도가 빨라짐에 따라 칩들은 고 부가가치를 가지게 되었다.
이에 따라 최종 테스트를 통과했으나 공정 오차(error)를 가지고 있는 칩들에 의한 문제나, 또한 이것을 막기 위한 복잡한 테스트로 인한 원가 상승 등은 무시할 수 없는 정도가 되었다.
따라서 좀더 효율적이고 가격 경쟁적인 테스트 방법이 필요하게 되었으며, 이에 제안된 것이 스캔 디자인 방법(scan design method)이다.
이것은 일반적인 기능 테스트(function test)에서 검출하기 어려운 공정상의 오차(process error : 이하, fault)를 좀더 효율적으로 검출하기 위한 방법이다.
회로의 테스트 성능을 높이기 위해서는 회로의 폴트 카버리지(fault coverage)를 높여야 한다.
폴트 카버리지란 회로의 특정한 곳에 폴트(fault)가 있을 경우 주어진 테스트 벡터(test vector)로 주어진 전체 회로에서 그 폴트를 얼마나 검출할 수 있는지를 나타내는 값이다.
즉, 폴트 카버리지 = (검출할 수 있는 폴트 수) / ( 발생 가능한 총 폴트 수) 이다.
회로의 특정한 곳의 폴트를 검출하기 위해서는 그 곳에 폴트를 구별할 수 있는 값을 줄 수 있어야 하고, 또한 이것을 회로 외부에서 검출할 수 있어야 한다.
결합 논리 회로(combinational logic circuit)의 경우에는 폴트를 찾아낼 수 있는 테스트 패턴(test pattern)을 만들기가 용이하므로 폴트 카버리지도 높아지게 된다.
그러나 순차 논리 회로(sequential logic circuit)의 경우에는 폴트 검출을 원하는 곳의 값들이 시간에 따라 계속적으로 변하기 때문에 테스트 패턴을 만들기가 용이하지 않으므로 폴트 카버리지도 낮아지게 된다.
따라서, 순차 논리 회로의 테스트 성능을 향상시키기 위해서 도입된 것이 스캔 디자인 방법이다.
이하, 도 5와 도 6를 참조하여 스캔 디자인 방법을 설명하겠다.
도 5는 종래의 스캔 디자인 방법(scan design method)을 설명하는 회로도이며, 도 6은 스캔 디자인 방법을 설명하는 타이밍도이다.
도 5에 도시된 바와 같이, 스캔 디자인 방법이란 순차 논리 회로(500)를 구성하고 있는 각각의 플립플롭(520,530,540)에 먹스(550,560,570)를 첨가하여 테스트 모드(test mode)에서 스캔 인에이블(enable)이 되면 플립플롭(520,530,540)이 중간에 순차 논리 회로와 상관없이 하나의 경로를 형성하여 각각의 플립플롭(520,530,540)의 값들을 외부에서 조절할 수 있도록 한 것이다.
따라서 스캔 인에이블이 되면 플립플롭들은 하나의 체인(chain)을 형성하게 되는데 이것을 스캔 체인(scan chain)이라고 한다.
스캔 체인이 형성되면 순차 논리 회로는 결합 논리 회로의 경우와 같게 되므로 회로의 시헙성(testability)을 높일 수가 있다.
즉, 회로를 구성하는 각각의 플립플롭들의 값을 원하는 값으로 만들 수가 있고, 회로가 일정 시간 동작한 후에 회로 외부에서 검출할 수 있다.
도 6와 관련하여, 먼저 스캔 체인에 포함된 플립플롭의 수(이하, 체인의 길이)만큼 클락을 넣어 주면서 원하는 스캔데이터를 직렬로 입력시킨다.
다음에는 스캔체인을 디스에이블(disable)시킨 후, 회로를 정상 동작시킨다.
이러한 정상 동작 후에 체인의 길이 만큼의 클락을 넣어 주면서 플립플롭에 래치된 값을 외부에서 읽는다.
이 값을 사용하여 회로의 폴트를 판정하는 것이다.
그러나 이러한 스캔 디자인 방법에는 영역(area)과 타이밍(timing)에 관련하여 문제점이 있다.
즉, 회로 내의 각 플립플롭에 본래의 회로 동작과는 상관이 없는 먹스를 첨가하므로써 생기는 영역 오버헤드(area overhead)가 대체로 전체 영역의 20％를 차지한다.
그리고 플립플롭을 많이 사용하는 순차 논리 회로의 경우 한 스캔 체인에 포함되는 플립플롭의 수가 지나치게 많아져서 스캔 모드 시에 소요되는 클락의 수가 너무 많아지며, 이에 의해 클락 스큐(clock skew) 문제도 발생할 수 있다.
ATM 스위치의 멀티캐스트 블록의 스위치 네트워크 부분에서는 많은 수의 플립플롭이 사용되기 때문에 이러한 문제는 더욱 커진다.
따라서, 본 발명은 ATM 스위치의 멀티캐스트 스위치 네트워크 블록이 스캔 디자인을 고려하지 않고 베니얀(banyan) 단위 스위치로 구성된 경우, 베니얀 특성을 이용하여 플립플롭에 대해 먹스(mux)를 사용하지 않고 제어신호의 조절에 의해 용이하게 스캔체인을 구성하여 공정상의 오차를 테스트하는 방법 및 그 장치를 제공하는데 그 목적이 있다.
도 1은 본 발명의 일 실시예에 따른 스위치 네트워크 블록의 테스트 방법을 설명하는 흐름도;
도 2는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 구성도;
도 3은 스위치 네트워크 블록을 구성하는 베니얀(banyan) 단위 스위치의 구성도;
도 4는 베니얀 단위 스위치의 제어 신호에 따른 동작을 설명하는 도면;
도 5는 종래의 스캔 디자인 방법(scan design method)을 설명하는 회로도;
도 6은 스캔 디자인 방법을 설명하는 타이밍도; 및
도 7은 본 발명의 다른 실시예에 따른 멀티캐스트 스위치 네트워크 블록이 베니얀 단위 스위치로 구성된 경우 이를 테스트하는 장치의 구성도.
* 도면의 주요 부분에 대한 부호의 설명
200,210,220,230 : 제어신호 출력부240 : 데이터 입력부
290 : 데이터 출력부300 : 베니얀 단위 스위치
510 : 결합논리회로(combinational logic circuit)
520,530,540 : 플립플롭(flipflop)550,560,570 : 먹스(multiplexer)
580 : 스캔 체인(scan chain)700 : ATM 스위치
710 : 테스트 장치711 : 테스트 제어부
712,713 : 먹스714 : 스캔 제어신호 발생부
715 : 스캔 데이터 발생부716 : 판정부
717 : 출력수단
상기한 바와 목적을 달성하기 위한 본 발명의 특징에 의하면, ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법은 스위치 네트워크 블록을 구성하는 베니얀 단위 스위치의 제어신호를 조절함으로써 스위치 네트워크 블록 내부에서 충돌(blocking)이 발생되지 않도록 데이터 입력부와 데이터 출력부를 연결하여 스캔체인을 형성하는 제 1 단계, 제 1 단계에서 형성된 스캔체인을 구성하는 베니얀 단위 스위치의 수(이하, 체인의 길이) 만큼의 크기를 갖는 스캔데이터를 데이터 입력부를 통해 스위치 네트워크 블록에 입력시키는 제 2 단계, 제 1 단계에서 형성된 스캔체인을 디스에이블(disable)시킨 후 스위치 네트워크 블록을 정상 모드로 동작시키는 제 3 단계, 및 제 2 단계에서 입력된 스캔데이타에 대하여 제 3 단계 수행 후의 각 베니얀 단위 스위치의 값을 검출하는 제 4 단계를 회로 구성에 따라 결정되는 소정 횟수만큼 반복하는 것을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제 1 단계는 상기 베니얀 단위 스위치가 패스 경로(pass path)를 갖도록 제어하는 것을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제 1 단계는 상기 베니얀 단위 스위치가 크로스 경로(cross path)를 갖도록 제어하는 것을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제 2 단계는 상기 체인의 길이 만큼 클락을 넣으면서 소정의 스캔데이터를 직렬로 입력하는 것을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제 4 단계는 상기 체인의 길이 만큼 클락을 넣으면서 상기 베니얀 단위 스위치에 래치되어 있는 값을 검출하는 것을 포함한다.
본 발명의 다른 특징에 의하면, ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 장치는 스캔 디자인 방법에 따라서 인에이블 신호를 발생시키는 테스트 제어부, 테스트 제어부로부터 스캔 제어신호 발생부 인에이블 신호가 입력될 때 스위치 네트워크 블록 내에 스캔체인을 형성하기 위하여 베니얀 단위 스위치를 제어하는 스캔 제어신호를 발생시켜서 상기 스위치 네트워크 블록의 제어신호 입력단으로 제공하는 스캔 제어신호 발생부, 테스트 제어부로부터 스캔 데이터 발생부 인에이블 신호가 입력될 때 체인의 길이를 갖는 스캔데이터를 발생시켜서 스위치 네트워크 블록의 데이터 입력단으로 제공하는 스캔 데이터 발생부, 및 테스트 제어부로부터 판정부 인에이블 신호가 입력될 때 스위치 네트워크 블록의 데이터 출력단으로부터 데이터를 검출하여 스캔 데이터 발생부로부터 발생되는 해당 스캔 데이터와 비교하여 상기 스위치 네트워크 블록 내의 공정 오차를 판정하는 판정부를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 판정부에는 판정 결과를 출력하는 출력 수단이 부가된다.
이 특징의 바람직한 실시예에 있어서, 상기 스캔 제어신호 발생부와 정상 모드에서 제어신호를 발생하는 수단이 두 입력단에 연결되고, 그 출럭단은 상기 스위치 네트워크 블록의 제어신호 입력단에 연결되며, 상기 테스트 제어부에 의해 제어되는 제어신호 다중화 수단이 부가된다.
이 특징의 바람직한 실시예에 있어서, 상기 스캔데이터 발생부와 정상 모드에서 데이터를 발생하는 수단이 두 입력단에 연결되고, 그 출럭단은 상기 스위치 네트워크 블록의 데이터 입력단에 연결되며, 상기 테스트 제어부에 의해 제어되는 데이터 다중화 수단이 부가된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1는 본 발명에 따른 스위치 네트워크 블록의 테스트 방법을 설명하는 흐름도이다.
도 1에 도시된 바와 같이, 제어신호 조절에 의한 스캔체인 형성 단계(S110), 스캔데이터 입력 단계(S120), 정상동작 단계(S130), 및 정상출력 검출 단계(S140)를 회로 구성에 따라 결정되는 소정 횟수만큼 반복함으로써 수행된다.
도 6와 관련하여 상술한 바와 거의 동일하나, 스캔체인을 형성하는 방법에 차이가 있다. 이에 대해서는 도 2 내지 도 4를 참조하여 상술하겠다.
도 2는 본 발명이 적용되는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 구성도이다.
도 2와 관련하여, 스위치 네트워크 블록은 4개 스테이지(stage) (250,260,270,280)으로 구성되며, 각 스테이지는 8개의 베니얀 단위 스위치로 구성된다.
4개의 제어신호 출력부(200,210,220,230)에서 출력되는 제어신호는 각 스테이지를 구성하는 단위 스위치의 동작 모드를 제어하므로써 데이터 입력부(240)를 통해 입력되는 데이터의 경로를 결정한다.
각 단위 스위치는 역 베니얀 네트워크(reverse banyan network)를 구성하고 있다.
여기서 역 베니얀 네트워크라는 것은 내부적으로 스위칭될 때 충돌(blocking)이 발생되지 않게 되있는 비충돌 네트워크(nonblocking network)를 말한다.
이하, 도 3와 도 4를 참조하여 스위치 네트워크 블록을 구성하는 베니얀 단위 스위치에 대해 설명하겠다.
도 3는 스위치 네트워크 블록을 구성하는 베니얀(banyan) 단위 스위치의 구성도이며, 도 4는 베니얀 단위 스위치의 제어신호에 따른 동작을 설명하는 도면이다.
도 4와 관련하여, 베니얀 단위 스위치는 멀티캐스트(multicast)를 위해 4개의 모드(mode)가 존재한다.
즉, 제어신호 (CTL1, CTL0)이 (0, 0)이면 입력단(IN0)을 통해 입력되는 데이터가 출력단(O0, O1)을 통해 출력된다.
제어신호 (CTL1, CTL0)이 (0, 1)이면 입력단(IN0)을 통해 입력되는 데이터는 출력단(O0)을 통해 출력되며, 입력단(IN1)을 통해 입력되는 데이터는 출력단(O1)을 통해 출력되므로, 소위 패스 경로(pass path)가 설정된다. 제어신호 (CTL1, CTL0)이 (1, 0)이면 입력단(IN0)을 통해 입력되는 데이터는 출력단(O1)을 통해 출력되며, 입력단(IN1)을 통해 입력되는 데이터는 출력단(O0)을 통해 출력되므로, 소위 크로스 경로(cross path)가 설정된다.
제어신호 (CTL1, CTL0)이 (1, 1)이면 입력단(IN1)을 통해 입력되는 데이터가 출력단(O0, O1)을 통해 출력된다.
도 2 및 도 4를 통해 알 수 있는 바와 같이, 네트워크 스위치 블록을 구성하는 4개의 스테이지에 대한 제어신호 (CTL1, CTL0)이 모두 (0, 1)이면 베니얀 네트워크 블록 내부에서 충돌(blocking)이 발생하지 않으면서 모두 16개의 스캔체인을 형성하게 된다.
따라서 정상 모드에서는 단위 스위치가 정상 동작되나, 스캔 모드에서는 제어신호 (CTL1, CTL0)을 (0, 1)로 설정하므로써 단위 스위치가 스캔체인을 형성하게 된다.
ATM 스위치에서는 플립플롭이 많이 쓰이기 때문에 스캔체인을 한 개만 만들면 스캔체인의 길이가 너무 길어져 타이밍 상의 문제가 발생하게 된다.
따라서 다중 스캔체인(multiple scan chains)을 구성해야 하는데, 이 회로에서 생기는 16개의 스캔체인은 ATM 스위치가 16개의 다중 스캔체인을 구성할 수 있도록 해준다.
도 7는 본 발명에 의하여 ATM 스위치의 멀티캐스트 스위치 네트워크 블록이 베니얀 단위 스위치로 구성된 경우 상기 스위치 네트워크 블록을 테스트하는 장치에 관한 구성도이다.
도 7에서 700은 본 발명에 따른 테스트 장치이며, 711은 테스트 제어부, 712와 713은 먹스, 714는 스캔 제어신호 발생기, 715는 스캔데이터 발생기, 716은 공정 오차 판정기, 717은 출력장치를 각각 나타낸다.
한편, 700은 기존의 ATM 스위치이며, 702는 정상 모드에서 제어신호를 발생시키는 제어신호 발생부, 704는 정상 모드에서 데이터 신호를 발생시키는 데이터 발생부, 706은 베니얀 단위 스위치로 구성되는 스위치 네트워크 블록을 각각 나타낸다.
도 7와 관련하여 테스트 장치의 동작에 대해 설명하겠다. 테스트 제어부는 상술한 스캔 디자인 방법의 각 단계에 따라서 테스트 장치의 다른 수단을 인에이블(enable)시키는 제어신호를 발생하여 그 수단에 제공한다.
테스트 제어부는 먼저 먹스(711, 712)를 제어하는 제어신호(ME)를 발생시켜서 스캔 제어신호와 스캔데이터가 스위치 네트워크 블록에 제공되도록 한다.
다음에는 스캔 제어신호 발생기(714)를 인에이블 시키는 제어신호(SCE)를 발생시켜서 스캔 제어신호 발생기를 인에이블 시킨다.
인에이블된 스캔 제어신호 발생기는 상술한 바와 같이 제어신호를 발생하여 스위치 네트워크 블록을 구성하는 베니얀 단위 스위치가 패스 경로(pass path) 또는 크로스 경로(cross path)를 갖도록 한다.
그후에 테스트 제어부(711)는 스캔데이터 발생기(715)를 인에이블 시키는 제어신호(SDE)를 스캔데이터 발생기(715)에 제공하여 그 스캔데이터 발생기를 인에이블 시킨다.
인에이블된 스캔데이터 발생기는 스캔체인을 형성하는 단위 스위치의 개수에 해당하는 길이의 스캔데이터를 형성하여 스위치 네트워크 블록의 데이터 입력단에 제공한다.
이 때 스위치 네트워크 블록에는 스캔데이터의 길이에 해당하는 클락이 제공된다. 다음으로 테스트 제어부는 먹스(712, 713)를 제어하여 정상 모드(normal mode)시의 제어신호와 데이터 신호가 스위치 네트워크 블록에 입력되도록 하여 스위치 네트워크 블록이 정상 모드에서 동작하도록 한다.
이러한 정상 모드에서의 동작 후에 테스트 제어부(711)는 판정부(715)를 인에이블 시켜서 그 판정부(715)가 스위치 네트워크 블록의 데이터 출력단으로부터 데이터를 검출하고 해당 스캔데이터와 비교하여 공정 오차를 판단하도록 한다.
테스트 제어부(711)는 회로 구성의 복잡성에 따라 충분히 폴트 카버리지(fault coverage)가 되도록 다른 스캔데이터를 사용하여 공정 오차를 검출하는 과정을 반복한다.
상술한 바와 같은 본 발명은 종래 스캔 디자인 방법의 영역(area) 오버헤드에 관한 문제점과 타이밍(timing)에 관한 문제점을 해결한 것으로서;
ATM 스위치의 멀티캐스트 스위치 네트워크 블록이 베니얀 단위 스위치로 구성된 경우, 베니얀 특성을 이용하여 플립플롭에 대해 먹스(mux)를 사용하지 않고 제어신호의 조절에 의해 용이하게 스캔체인을 구성하므로써 영역 오버헤드와 타이밍에 대한 문제없이 스위치 네트워크 블록의 공정상의 오차를 테스트할 수 있는 효과가 있다.

Claims (9)

  1. ATM 스위치의 멀티캐스트 스위치 네트워크 블록이 베니얀(banyan) 단위 스위치로 구성된 경우 상기 스위치 네트워크 블록을 테스트하는 방법에 있어서,
    상기 베니얀 단위 스위치의 제어신호를 조절함으로써 상기 스위치 네트워크 블록 내부에서 충돌(blocking)이 발생되지 않도록 데이터 입력부와 데이터 출력부를 연결하여 스캔체인을 형성하는 제 1 단계와;
    상기 제 1 단계에서 형성된 스캔체인을 구성하는 베니얀 단위 스위치의 수(이하, 체인의 길이) 만큼의 크기를 갖는 스캔데이터를 상기 데이터 입력부를 통해 상기 스위치 네트워크 블록에 입력시키는 제 2 단계와;
    상기 제 1 단계에서 형성된 스캔체인을 디스에이블(disable)시킨 후, 상기 스위치 네트워크 블록을 정상 모드로 동작시키는 제 3 단계; 및
    상기 제 2 단계에서 입력된 스캔데이타에 대하여 상기 제 3 단계 수행 후의 각 베니얀 단위 스위치의 값을 검출하는 제 4 단계를
    회로 구성에 따라 결정되는 소정 횟수만큼 반복하므로써 수행되는 것을 특징으로 하는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계는 상기 베니얀 단위 스위치가 패스 경로(pass path)를 갖도록 제어되므로써 수행되는 것을 특징으로 하는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법.
  3. 제 1 항에 있어서,
    상기 제 1 단계는 상기 베니얀 단위 스위치가 크로스 경로(cross path)를 갖도록 제어되므로써 수행되는 것을 특징으로 하는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법.
  4. 제 1 항에 있어서,
    상기 제 2 단계는 상기 체인의 길이 만큼 클락을 넣으면서 소정의 스캔데이터를 직렬로 입력하므로써 수행되는 것을 특징으로 하는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법.
  5. 제 1 항에 있어서,
    상기 제 4 단계는 상기 체인의 길이 만큼 클락을 넣으면서 상기 베니얀 단위 스위치에 래치되어 있는 값을 검출하므로써 수행되는 것을 특징으로 하는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법.
  6. ATM 스위치의 멀티캐스트 스위치 네트워크 블록이 베니얀 단위 스위치로 구성된 경우 상기 스위치 네트워크 블록을 테스트하는 장치에 있어서,
    스캔 디자인 방법에 따라서 스캔 제어신호 발생부 인에이블 신호, 스캔데이터 발생부 인에이블 신호, 판정부 인에이블 신호를 발생시키는 테스트 제어부와;
    상기 테스트 제어부로부터 상기 스캔 제어신호 발생부 인에이블 신호가 입력될 때, 상기 스위치 네트워크 블록 내에 스캔체인을 형성하기 위하여 상기 베니얀 단위 스위치를 제어하는 스캔 제어신호를 발생시켜서 상기 스위치 네트워크 블록의 제어신호 입력단으로 제공하는 스캔 제어신호 발생부와;
    상기 테스트 제어부로부터 상기 스캔데이터 발생부 인에이블 신호가 입력될 때, 체인의 길이를 갖는 스캔데이터를 발생시켜서 상기 스위치 네트워크 블록의 데이터 입력단으로 제공하는 스캔데이터 발생부; 및
    상기 테스트 제어부로부터 판정부 인에이블 신호가 입력될 때, 상기 스위치 네트워크 블록의 데이터 출력단으로부터 데이터를 검출하여, 상기 스캔데이터 발생부로부터 발생되는 해당 스캔데이터와 비교하여 상기 스위치 네트워크 블록 내의 공정 오차를 판정하는 판정부로 구성된 것을 특징으로 하는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 장치.
  7. 제 6 항에 있어서,
    상기 판정부에는 판정 결과를 출력하는 출력 수단이 부가된 것을 특징으로 하는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 장치.
  8. 제 6 항에 있어서,
    상기 스캔 제어신호 발생부에는, 정상 모드에서 제어신호를 발생하는 수단에 일 입력단이 연결되고, 상기 스캔 제어신호 발생부에 다른 입력단이 연결되며, 상기 스위치 네트워크 블록의 제어신호 입력단에 출력단이 연결되고, 상기 테스트 제어부에 의해 제어되는 제어신호 다중화 수단이 부가된 것을 특징으로 하는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 장치.
  9. 제 6 항에 있어서,
    상기 스캔데이터 발생부에는, 정상 모드에서 데이터를 발생하는 수단에 일 입력단이 연결되고, 상기 스캔 데이터 발생부에 다른 입력단이 연결되며, 상기 스위치 네트워크 블록의 데이터 입력단에 출력단이 연결되고, 상기 테스트 제어부에 의해 제어되는 데이터 다중화 수단이 부가된 것을 특징으로 하는 ATM 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 장치.
KR1019960051679A 1996-11-02 1996-11-02 Atm 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법 및 그 장치 KR100190845B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960051679A KR100190845B1 (ko) 1996-11-02 1996-11-02 Atm 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960051679A KR100190845B1 (ko) 1996-11-02 1996-11-02 Atm 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR19980033870A KR19980033870A (ko) 1998-08-05
KR100190845B1 true KR100190845B1 (ko) 1999-06-01

Family

ID=19480623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051679A KR100190845B1 (ko) 1996-11-02 1996-11-02 Atm 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR100190845B1 (ko)

Also Published As

Publication number Publication date
KR19980033870A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US7941720B2 (en) Scan test circuit and scan test control method
US7398442B2 (en) Electronic circuit with asynchronously operating components
EP1927004B1 (en) Scan testing methods
KR20000005251A (ko) 프로그램가능한 딜레이를 제공하는 장치 및 방법
JP4405255B2 (ja) チップサイズを縮小させるスキャンテスト回路を備えた半導体装置及びそのテスト方法
JP2009270832A (ja) 論理回路
JPH0850574A (ja) クロック発生器を含むマイクロプロセッサおよび遅延チェーンをテストするための方法
CA2253968C (en) Large-scale integrated circuit and method for testing a board of same
JP2002289776A (ja) 半導体装置
US6073260A (en) Integrated circuit
KR100190845B1 (ko) Atm 스위치의 멀티캐스트 스위치 네트워크 블록의 테스트 방법 및 그 장치
EP0151694A2 (en) Logic circuit with built-in self-test function
JPH06186299A (ja) 回路の遅延障害検知方法とその装置
KR20060019565A (ko) 지연 결함 테스트 방법, 지연 결함 테스트 시스템 및 지연결함 회로 테스터에 사용되는 회로 칩
KR100267782B1 (ko) 타이밍체크가 가능한 칩(chip)
CN117420412A (zh) 集成电路扫描测试系统及设备
JPH1010200A (ja) 半導体装置の試験方法及び半導体試験装置
CN117783820A (zh) 芯片检测装置、系统及方法
KR100333640B1 (ko) 메모리바운더리용의사스캔셀
JP3540247B2 (ja) 半導体装置のテスト回路および同テスト回路を用いたテスト方法
JPH04361179A (ja) 半導体集積回路装置
KR20020087308A (ko) 아이디디큐 테스트 모드에서 버스 충돌이 발생되지 않는반도체 집적 회로
JPH04240580A (ja) 半導体集積回路のテスト方法
JPH07294606A (ja) 半導体集積回路の自己検査回路
JP2005031037A (ja) 半導体装置の入出力端子制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee