KR0181334B1 - 수지 버어를 감소시킨 반도체 장치 밀봉용 몰딩 다이 - Google Patents

수지 버어를 감소시킨 반도체 장치 밀봉용 몰딩 다이 Download PDF

Info

Publication number
KR0181334B1
KR0181334B1 KR1019950031452A KR19950031452A KR0181334B1 KR 0181334 B1 KR0181334 B1 KR 0181334B1 KR 1019950031452 A KR1019950031452 A KR 1019950031452A KR 19950031452 A KR19950031452 A KR 19950031452A KR 0181334 B1 KR0181334 B1 KR 0181334B1
Authority
KR
South Korea
Prior art keywords
resin
gate
cavity
molding die
mold type
Prior art date
Application number
KR1019950031452A
Other languages
English (en)
Inventor
아쯔히꼬 이즈미
다께히또 이나바
고우스께 아즈마
Original Assignee
가네꼬 하사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 하사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 하사시
Application granted granted Critical
Publication of KR0181334B1 publication Critical patent/KR0181334B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S425/00—Plastic article or earthenware shaping or treating: apparatus
    • Y10S425/228—Injection plunger or ram: transfer molding type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

수지로 반도체 소자를 밀봉하는 몰딩 다이는 상형 및 하형을 포함한다. 수지 경로 어퍼쳐를 갖는 리드프레임은 상형 및 하형사이에 샌드위치된다.
하형은 하부 탕도 공간, 하부 공동 및, 하부 탕도 공간 및 하부 공동사이에 제공된 하부 게이트를 가진다. 상형은 상부 수지 웰, 상부 공동 및, 수지 웰 및 상부 공동사이에 제공된 상부 게이트를 가진다. 수지의 흐름의 방향에서의 상부 수지의 길이는 하부 게이트로부터 하부 탕도 상승 경사부의 전방부 단부까지의 거리 보다 크거나 같아서, 상부 수지 웰에서 형성된 수지 버어로부터 자유로운 최종 생산품을 얻게 된다.

Description

수지 버어를 감소시킨 반도체 장치 밀봉용 몰딩 다이
제1도는 반도체 장치를 밀봉하는 단계에서의 수지 밀봉용의 종래의 몰딩 다이를 나타내는 단면도.
제2a - 2g 도는 본 발명의 실시예에 따른 방법의 연속적인 단계를 나타내는 단면도.
제3도는 본 발명의 실시예에 따른 방법을 사용하여 반도체 장치를 밀봉하는 단계에서 반도체 장치의 리드플레임을 나타내는 평면도.
제4도는 제2d도의 단계에서 본 발명의 실시예에 따른 수지 밀봉용 몰딩 다이를 나타내는 단면도.
제5도는 제4도의 몰딩 다이의 상형 및 하형(upper and lower mold half)에서 수지의 흐름을 나타내는 단면도.
제6도는 본 발명의 실시예에 따른 몰딩 다이에서의 크기 및 각을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
100, 200 : 몰딩 다이 101, 201 : 하형
102, 202 : 상형 106, 206 : 하부 케이트
107, 207 : 상부 게이트
본 발명은 수지 몰딩을 위한 몰딩 다이에 관한 것이다. 좀 더 상세하게는, 본 발명은 리드프레임의 상부 및 하부 측부에서, 케이트가 상부 몰드형 및 하부 몰드형에 제공되는 수지 밀봉용 이-게이트 몰딩 다이( two-gate molding die) 및, 이를 사용하여 반도체 장치를 제조하는 방법에 관한 것이다.
수지 밀봉용 종래의 몰딩 다이는 게이트가 리드프레임 하부에 제공되는 하부-게이트 유형 또는, 게이트가 리드프레임의 상부에 제공되는 상부-게이트 유형과 같은 일-게이트 유형이었다. 하지만, 일 - 케이트 유형의 몰딩 다이는, 칩 및 패키지가 좀더 커지게 됨에 따라 수지가 충진되지 않은 단점을 갖는 것으로 판명되었다. 따라서, 일-게이트 몰딩 다이 대신에, 이-게이트 몰딩 다이가 널리 사용되게 되었다.
두 개의 게이트를 갖는 몰드는 몇몇 문서에 설명 되어있다. 일본국 특허 공보 제 JP-A-63-228631 호에, 상부 및 하부 게이트에서의 개구 영역이 실질적으로 동일하게 만들어진 두 개의 게이트를 갖는 몰딩 다이가 공지되어있다. 실용신안 공보 제 JU-A-64-47040 호에, 공기 배출구가 공동의 일 단부에 제공되는 두 개의 게이트를 갖는 몰딩 다이가 공지되어 있다. 일본국 특허 공보 제 JP-A-9142 호에, 상부 및 하부 게이트를 서로 연결하기 위한 컷 어웨이(cut-away) 부분을 갖는 리드프레임이 공지되어 있다. 실용신안 공보 제 JP-A-2-186647 호에 또한, 상부 및 하부 게이트를 갖는 몰딩 다이가 공지되어 있다.
두 개의 게이트를 갖는 종래의 몰딩 다이가, 수지로 밀봉된 반도체 칩과 함께 몰딩 다이를 도시한 제 1도를 참조하여 설명될 것이다. 수지 밀봉용 몰딩 다이(200)는 상형(또는 코프)(200) 및 하형(또는 드레그)(201) 로 구성된다. 상형(202)은, 하부 탕도 공간을 형성하기 위하여 수평적으로 신장한 하부 탕도(204), 몰딩을 위한 하부 공동(208) 및, 하부 탕도 공간 및 그것들은 분리하기위한 하부 공동(208)을, 수지 경로 또는 그사이에 남겨진 게이트 공간과 함께 가진다. 풋(pot)(203)은 하부 탕도(204)의 전방 단부에 형성되고, 하부 탕도 상승 경사부(213)는 하부 탕도(204) 및 하부 게이트(206) 사이에 형성되며, 상승 경사부(213)는 수지 흐름 방향으로 상승한다.
상형(202)는 수지를 유입하기 위한 상부 수지 웰(215), 몰딩을 위한 상부 공동(209) 및, 그것들을 분리하기 위하여 상부 수지 웰(215) 및 상부 공동(209)사이에 제공된 상부 게이트(207)를, 그사이에 남겨지는 수지경로 또는 상부 게이트 공간과 함께 갖는다. 상부 수지 웰(215)는 상부 탕도(205), 상부 탕도(205)의 전방단부에 형성된 상부 탕도 하강 경사부 및, 상부탕도(205)의 후방단부에 형성된 상부 탕도 상승 경사부(212)에 의해서 형성된 오목부(recess)으로서 형성된다.
하형(201) 및 상형(202)를 갖는 몰딩 다이(200)는 수지를 받아들이기 전에 소망의 온도로 가열된다. 밀봉 수지(211)는 몰딩 다이의 고온으로 인해서, 하형(201)의 폿(203)에서 용융상태로 유지된다. 반도체 소자(309)가 장착되고 와이어-본드된 리드프레임이 하형(201)상에 위치한 후에, 상형(202)은 하형(201)과의 사이에 리드프레임(301)을 고정하기 위하여 낮아진다. 그 이후에, 수지(211) 및에 제공된 플런저(도시되지 않음) 가 상승하여서, 용융수지(211)가 화살표(1A, 2A, ····, 6A)에 의해서 지정된 방향으로 흐를 수 있도록 한다.
상세하게는, 수지 밑에 제공된 도시되지 않은 플런저의 상방으로의운동의 결과로서, 폿(203)에서의 수지(211)는 하형(201)에서 형성된 하부 탕도(204)를 따라 화살표(1A)에 의해서 지시된 방향으로 흐른다. 그런 다음, 용융 수지(211)는, 수지(211)가 상부 게이트(207)를 향하는 상부 흐름과 하부 게이트(206)를 향하는 하부 흐름으로 나누어지는 화살표(2A)에 의해서 지시된 방향으로 흐른다. 수지(211)의 상부 흐름은 리드프레임(301)에 형성된 수지 경로 어퍼쳐(308)를 통과하게 된다.
상부 탕도 하강 경사부(214), 상부 탕도(205) 및 상부 탕도 상승 경사부(212) 에 의해서 형성된 상부 수지 웰(215)은 일반적으로 ,제1도에 도시된 바와 같이, 상부 게이트(207)로부터 상부 탕도 하강 경사부(214)의 전방 단부까지의 거리가 하부 게이트(206)로부터 하부 탕도 상승 경사부(213)의 전방 단부까지의 거리보다 더 작도록 설계되어 있다.
화살표(2A)에 의해서 지시된 방향으로 흐르는 수지는 하부 게이트(206) 및 리드프레임(301)의 표면사이에 형성된 하부 게이트 공간과, 상부 게이트(207) 및 리드프레임(301)의 표면사이에 형성된 상부 게이트 공간을 각각 통과하여, 화살표(3A 및 4A)에 의해서 지시된 바와 같이, 하부 공동(208) 및 상부 공동(209)에 들어가게 된다. 공동(208, 209)안으로 흐르는 수지는 화살표(5A, 6A)에 의해서 지시된 방향으로, 몰드의 외부측에 밀봉되기전에 상부 및 하부 공동(208, 209)에 존재하는 공기를 배출하도록 형성된 공기 배출구(210)을 향하여 흐른다. 그 결과로서, 공동(208, 209)은 반도체 소자를 몰딩하기위하여 수지로 채워지게 된다.
수지 밀봉 공정을 행한 반도체 소자는 몰딩 공정의 완성후에 몰딩 다이로부터 꺼내진다. 이 시기에, 상부 수지 웰(215)에서 굳어진 수지는 버어(burr) 또는 플라쉬(flash)로서 반도체 소자에 부착된다. 버어는 디게이팅(degating)이라 불리우는 연속적인 비어 제거 공정으로 제거 되어야한다. 하지만, 몇몇 경우에 있어서, 반도체 소자에 남아있는 버어는 연속적인 타이-바아(tie-bar) 절단 공정에 자주 공급된다. 그런 경우에 있어서, 버어는 떨어지게 되고, 타이-바아 절단 공정에서 타이-바아 절단 다이에 의해서 맞물리게되는데, 이는, 상기 타이-바아 절단 다이에 손상을 발생시켜서 상기 공정을 중단하게 된다.
더욱이, 종래의 이-게이트 몰딩 다이에 있어서, 종래의 몰딩 다이에서, 리드프레임의 표면으로부터 게이트까지의 거리인 게이트 공간의 높이에 실제 적으로 특별한 주의를 가져왔다. 그러므로, 상부 및 하부 공동안으로 번지는 수지의 동등한 흐름 비율을 얻기는 어렵고, 수지의 충진 비율에 차이가 생긴다. 공동들사이의 충진 비율의 차이는 수지가 섬(island) 또는 본딩 와이어를 이동 또는 일탈시키게 하며, 그로 인해서, 섬 또는 본딩 와이어는 결과적인 페키지의 표면에 노출될 수 도있다.
전술한 관점에서 보면, 본 발명의 목적은 , 섬 또는 리드프레임의 리드가 패키지의 외부측에 노출되도록 이동하는 것을 방지하는 동안, 리드프레임으로부터 용이하게, 상부 주시 웰에서의 나머지 수지로 인하여 형성되는 버어를 제거할 수 있는 수지 밀봉용 이-게이트 몰딩 다이를 제공하는데 있다.
본 발명은 제 1몰드형 및 제 2몰드형을 포함하는 수지 밀봉용 몰딩 다이를 제공한다. 제 1 몰드형은 수지 입구와 교통하는 제 1탕도 공간, 제 1공동, 그사이에 남겨진 수지 경로를 분리하기위한 제 1 탕도 공간 및 제 1 공동사이에 제공된 1 게이트 및, 제 1 게이트 및 제 1 탕도사이에 형성된 제 1 탕도 상승 경사부를 가진다. 제 2몰드형은 제 1 공동에 대향인 제 2공동, 수지 웰 및, 그것들을 분리하기위한 제 2공동 및 수지 웰사이에 형성되고 제 1 게이트에 대향인 제 2게이트를 , 그사이에 남겨진 수지 경로와 함께 갖는다. 수지 웰에서 수지를 위한 흐름 경로의 길이는 제 1탕도 상승 경사부에서의 수지를 위한 흐름 경로의 길이보다 더 길거나 같으며, 상기 흐름 경로는 전방 측부로부터 몰딩 다이의 후방측부까지의 방향으로에서 보여 진다.
본 발명은 또한, 반도체 장치를 제조하는 방법을 제공한다. 상기 방법은 다음의 단계들 수지 경로 어퍼쳐를 갖는 리드프레임상에 반도체 소자를 장착하는 단계; 전방 측부에서 수지 입구와 교통하는 제 1 탕도 공간과, 상기 제 1탕도 공간의 후방측부에서 형성된 제 1탕도 상승 경사부와, 제 1공동과, 제 1 탕도 공간 및 제 1 공동사이에 형성된 제 1 게이트를 갖는 제 1 몰드형과, 제 1공동에 대향인 제 2 공동, 수지 웰, 제 2공동 및 수지 웰사이에 형성되고 제 1 게이트에 대향인 제 2 게이트를 갖는 제 2 몰드형을 제공하는 단계; 수지 경로 어퍼쳐가 제 1 탕도 공간 및 제 2 수지 웰사이에 위치 하도록 제 1 몰드형 및 제 2몰드형사이에 리드프레임을 위치시키는 단계; 및 , 제 1 및 제 2 게이트를 경유하여 제 1 및 제 2 공동안으로 용융 수지를 주입하는 단계 및, 반도체 소자를 밀봉하기 위하여 수지를 경화시키는 단계들을 포함하고, 하기의 관계식 :
L X ≥ Y
(여기에서, X, Y 및 L은 수지 웰의 길이, 제 1탕도 상승 경사부 및, 수지 경로 어퍼쳐이며, 모든 길이들은 수지의 흐름 방향에서 측정되었음)을 만족시킨다.
본 발명에 있어서, 수지 웰에서 수지를 위한 흐름 경로의 길이가 몰딩 다이의 전방측부 후방측부 까지의 방향으로 볼 수 있는 제1탕도 상승 경사부에서 수지를 위한 흐름 경로의 길이 보다 더 길거나 동일 하도록 설계된 구성을 하용함으로써, 종래의 몰딩 다이의 디게이팅 공정에서는 제거하기 어려운, 상부 수지 웰에서의 잔여 수지에 의해서 형성된 버어가 실질적으로 완전하게 제거될 수 있다. 따라서, 본 발명은 수지 버어가 떨어지므로써, 절단 다이에 대한 손상을 피할 수 있도록 하는, 디게이팅 공정에 연으은 타이-바아 절단 공정에서 타이-바아 절단 다이에 의해서 맞물리는 것을 방지한다.
본 발명의 상기 또는 타 목적들, 특징들 및, 이점들은 첨부한 도면들을 고려하여, 하기의 설명으로부터 좀 더 분명하게 될 것이다.
제2a-2g도를 참조하여, 본 발명의 실시예에 따라서, 몰딩 다이를 사용하여 수지로 반도체 장치를 밀봉하는 방법에 대한 설명이 주어질 것이다.
제2a도에 도시된 바와 같이, 섬(304)을 갖는 리드프레임(301), 내부 리드(302a) 등이 첫 번째로 준비된다. 다음에, 제2b도에 도시된 바와 같이, 반도체 소자(309) 가 Ag 페스트(310)를 사용하여 리드프레임(301)의 섬(304) 상에 장착된다. 그 결과로서, 제2c도에 도시된 바와 같이, 반도체 소자(309) 의 본딩 패드 및 리드프레임의 내부 리드(302a)는 본딩 와이어(311)를 통하여 서로 연결된다. 제3도는 이 단계에서의 반도체 소자 및 리드프레임을 평면도로 보여준다.
제3도에 도시된 바와 같이, 42-합금, 동 또는 유사한 재료로 만들어지고, 에칭 또는 프레싱에 의해서 형성된 리드프레임(301)은, 리드프레임(301)의 중심 영역에서 서스팬션 핀(307)에 의해서 지지된 섬(304) 및, 그 섬(304)을 둘러싸기 위하여 배치된 리드(302)를 가진다. 리드(302)는 와이어가 본딩된 내부 리드(302a) 및, 외부 리드(302b)를 포함한다. 리드(302)는 수지의 흐름을 중지시키는 기능을 갖는 타이-바아(303)에 의해서 함께 조여진다. 얼라이먼트 구멍(305, 306)은 리드프레임(301)에서 형성되고, 수지 경로 어퍼쳐(308)도 또한, 리드프레임(301)에서 형성되어 용융 수지가 수지 밀봉의 단계동안에 그곳을 통하여 흐르게 한다.
제2d도에 있어서, 반도체 소자(309)가 장착된 리드프레임(301)은 수지 밀봉 단계에 공급되고, 반도체 소자(309) 및 본딩 와이어(311)는 밀봉 수지(312)에 의해서 밀봉된다. 상기 밀봉 단계는, 본 발명의 실시예에 따라서, 본딩 다이(100)와 함께 반도체 소자(309) 및 리드프레임(301)를 보여주는 제4도를 참조하여 상세하게 설명될 것이다. 제4도는 제3도 의 선 A-A'를 상응하는 단면도이다. 리드프레임(310)은, 리드프레임(301)이 하형(101)상에 위치한 후에, 몰딩 다이(100)의 상형(코프)(102) 및 하형(드레그)(101)사이에 샌드위치가된다.
제4도에서, 수지 밀봉을 위한 몰딩 다이(100)는 상형(102) 및 하형(101)을 포함한다. 하형(101)은, 하부 탕도 공간을 형성하기 위하여 수평적으로 신장한 하부 탕도(104), 수지를 받아들이기 위한 하부 공동(108), 하부 공동(108) 및 하부 탕도 공간 사이에 그들을 분리하기 위하여 형성된 하부 게이트(105)를 그사이에 남겨진 수지 경로와 함께 가진다. 폿(103)은 하부 탕도(104)의 전방 단부에 형성되고, 하부 탕도 상승 경사부(113)는 하부 탕도(104) 및 하부 게이트(106) 사이에 형성된다. 다른 한편으로는, 하형(102)은 상부 수지 웰(115), 상부 공동(109) 및, 상부 공동(109) 및 수지 웰(115)사이에 그것들을 분리하기위하여 제공된 상부 게이트(107)를 그사이에 남겨진 수지 경로와 함께 갖는다. 상부 수지 웰(115)은 수지를 유입하기위하여 형성되고, 상부 탕도(105)에 의해서 형성된 오목부이고, 상부 탕도 하강 경사부(114) 및 상부 탕도 상승 경사부(112)는 상부 탕도(105)의 양쪽 단부에 형성된다.
상형에서 형성된 상부 게이트(107)는 상형(102)에서 형성된 하부 게이트(106)에 대향한다. 공기 배출구(110)는, 상부 및 하부 게이트(107, 106)에 대향인 상부 및 하부 공동(109, 108)의 단부에 상부 및 하부 공동(109, 108)을 위하여 형성되어, 수지 밀봉 공정 동안에 공동에서 공기를 배출시킨다. 본 실시예에서는, 수지 흐름의 방향에서의 상부 수지 웰(115)의 길이가 하부 탕도 상승 경사부(113)의 전방 단부부터 하부 게이트(106)까지의 거리보다 더 길다. 즉, 상부 탕도 하강 경사부(114)의 전방 단부는, 몰딩 다이(100)의 후방 측부로의 전방 측부의 방향 또는 수지 흐름의 방향에서 볼수 있듯이 하부 탕도(104)의 중심부에 대향하게 위치된다. 더욱이, 수지 경로 어퍼쳐(308)는 수지 흐름의 방향으로 상부 수지 웰(115)의 길이 보다 더 크다. 도면에서, 수지 경로 어퍼쳐(308)의 전방 단부는 상부 탕도 하강 경사부(114)의 전방 단부의 왼편 측부에 위치한다.
이들 몰드형(101, 102)들은 밀봉 단계전에 소정의 온도로 가열되고, 하형(101)에 의해서 가열된 밀봉 수지(111)는 하형(101)에서 형성된 폿(103)에서 붙들여진다. 리드프레임(301)이 하형(101)상에 위치된 후에, 상형(102)은 하형(101)과의 사이에 낮아져서 리드프레임(301)을 조인다.
그 결과로서, 소지(111) 밑에 제공된 플런저(도시되지 않음)가 상승하고, 그로인해서, 용융 수지(111)가 게이트(106, 107)를 통과하고 공동(108, 109)를 향하여 밀쳐진다.
몰딩 다이에서의 수지의 흐름을 보여주는 제5도에 있어서, 플런저에 의해서 밀쳐진 수지(111)는 첫 번째로, 하형(101)에서 형성된 하부 탕도 공간을 통과하여 화살표(1A)에 의해서 지시된 방향으로 흐른다. 그 다음에, 수지(111)는 상부 게이트(107) 및 하부 게이트(106)를 향하여 화살표(2A)에 의해서 지시된 방향으로 흐른다.
수지(111)의 흐름은 상부 게이트(107)를 향한 흐름과 하부 게이트(106)를 향한 흐름으로 나누어지고, 상부 게이트(107)를 향한 수지의 흐름은 리드프레임(301)에 형성된 수지 경로 어퍼쳐(308)를 통과한다.
화살표(2A)에 의해서 지시된 방향으로 흐르는 수지(111)는, 화살표(3A 및, 4A)에 의해서 표시된 바와 같이, 하부 및 상부 공동(108, 109)안으로 흐르기 위하여, 하부 게이트(106) 및 리드프레임(301)사이의 하부 게이트 공간 또는 간극 및, 상부 게이트(107) 및 리드프레임(301) 사이의 상부 게이트 공간 또는 간극을 각각 통과한다. 화살표(3A 및, 4A)에 의해서 지시된 방향으로 흐르는 수지(111)는 공기 배출구(110)를 향하여 화살표(5A, 6A)에 의해서 지시된 방향으로 흐르고, 그 결과로서, 공동(108, 109)의 내부가 수지(111)로 채워진다. 그 이후에, 수지(111)가 경화 되고, 밀봉 작업이 완료된다.
제2e도에서 있어서, 상기와 같이, 수지로 밀봉된 반도체 장치는 몰딩 다이로부터 꺼내져서 패키지상에 형성된 버어가 제거되는 디게이팅 공정을 받게 된다. 그 이후에, 리드프레임의 타이-바아는 타이-바아 절단 공정에서 절단되고, 리드는 플레이트(313)로 코팅된다.
결과적으로 상기 리드는 리드프레임(301)의 프레임으로부터 트리밍 공정에 의하여 제2f도에 도시된 바와 같이 분리되고, 리드는 제2g도에 도시된 바와 같이 성형장치로써 알맞은 형상으로 성형되고, 그럼으로써, 소망의 반도체 장치가 얻어진다.
본 발명에 따라서, 몰딩 다이는 반도체 장치에 부착된 버어에 관하여 검사된다. 종래의 몰딩 다이를 사용하는 종래의 공정에 의해서 형성된 반도체 장치에서는, 상부 수지 웰에 형성된 버어가 디게이팅후에 패키지의 표면상에 부착되는 것이 확인되었다.
표 1은 종래의 몰드를 사용한 200 IC 들에 대해서 수지 밀봉이 수행된 후에, 상부 수지 웰에서 잔여의 수지로 인하여 리드프레임에 남겨진 버어를 갖는 IC 들의 수를 보여준다.
상부 수지 웰에 의해서 형성된 비어들은, 수지 웰의 길이가 변화하는 동안, 본 발명에 따른 몰딩 다이로부터 얻어진 그리고, 종래의 몰딩으로부터 얻어진 반도체 장치에 대해서 검사된다.
표 2는 리드 프레임(301)상에 부착된 버어로서 상부 수지 웰(115)에 남겨진 각각의 수지에 있어서 IC의 수 및 비율을 나타낸다. 표 2에서, X 및 Y는 상부 게이트(107)부터 상부 탕도 하강 경사부(114)의 전방 단부까지의 거리 및, 하부 게이트(106)로부터 하부 탕도 상승 경사부(113)의 전방 단부까지의 거리를 각각 제6도에 도시된 바와 같이 수지 흐름의 방향에서 표시한다.
표 2에서 나타낸 바와 같이, X Y 일 경우, 상부 수지 웰(115)에서의 잔여 수지로 인한 버어들이 리드 프레임의 거의 전부분에서 관찰된다. 반면에, X ≥ Y 일 경우에는, 버어가 리드 프레임(301) 상에 남아있지 않는다. 결과들은 리드 프레임(301)상에 부착된 잔여 버어들을 피하기 위하여는 관계식 X ≥ Y 이 만족되어야함을 보여준다.
수지 밀봉은 상이한 굽힘 탄성율을 갖는 상이한 수지를 사용하여 수행된다. 본 실험의 결과치는 밀봉하는 수지가 경화된 후에 약 1200kgf/㎠ 이상의 굽힘 탄성율을 가져야함으로 보여준다.
상부 수지 웰(115) 및 수지 경로 어퍼쳐(308)의 크기를 변화시키는 동한 행해진다. 본 실험의 결과치들은 상부 수지 웰(115)이 수지 경로 어퍼쳐(308)보다 더 크면, 하부 탕도(104)에 대한 수지 버어가 제거될 경우, 하부 게이트(106)에 형성된 수지 버어와 함께 상부수지 웰(115) 에 형성된 수지 버어를 제거하는데 어려움이 있게됨을 보여준다. 즉, 상부 수지 웰(115) 에 대한 수지 버어는 리드 프레임(301) 상에 남는다. 그러므로, 상부 수지 웰(115)을 수지 경로 어퍼쳐보다 더 작게 만들어서, 하강 경사부의 전방 단부가 흐름의 역방향으로 적어도 0.5mm 이상으로 수지 경로 어퍼쳐(308) 의 전방 단부로부터 분리되도록 하는 것이 바람직하며, 이때, 함께 조일 경우 상형(102) 및 하형(101) 사이의 불일치 가능성을 고려하여야 한다.
제6도에 도시된 바와 같이, 리드 프레임(301) 및 상부 게이트(107) 사이의 상부 게이트 공간 또는 간극이 Z1 이고, 리드 프레임(301) 및 하부 게이트(106) 사이의 간극이 Z2 이라고 가정한다. 표 4에 나타낸 바와 같이, 섬의 이동 및 기울어짐의 양이 Z1과 Z2의 비율이 1.00에 근접하는 것과 같이 더 작아지게 된다. 이 실험에서, Z1 과 Z2 의 비율을 0.75부터 1.25 까지의 범위의 비율로 설정하는 것이 바람직하며, 이때, 수지 밀봉된 반도체 장치용 수지 밀봉에서 허락되는 섬 이동 및 기울어짐의 양을 고려해야 한다.
더욱이, 리드 프레임 및 게이트부의 경사부사이의 각 θ(제6도에 도시됨)을 변경하는 동안 수지 밀봉은 수행된다. 본 실험의 결과치는, 섬 이동의 양을 고려하여, 각 θ이 60°보다 작거나 동일해야함으로 보여주는 표 5 에 작성되어 있다.
밀봉 수지에 함유된 충진제의 최대 그레인(gain) 크기는 0.15mm이고, 상부 게이트 및 하부 게이트 사이의 높이와, 수지 경로 어퍼쳐의 최소 너비가 0.2mm 이상으로 설정된다.
상기 실시예가 단지 예를 들어 설명하고자 하였으므로, 본 발명은 그 실시에에 제한되지 않으며, 통상의 기술인이 본 발명의 범위 내에서 상기 실시예에 기초하여 다양한 변조물 또는 변형물을 쉽게 만들어질 수 있다는 점은 명백하다.

Claims (8)

  1. 제1몰드형 및 제2몰드형사이에 리드 프레임을 샌드위치시키고, 몰딩 다이의 전방 측부부터 후방 측부 까지의 방향으로 흐르는 수지를 받아들이도록 함께 조여지는 제 1 몰드형 및 제 2 몰드형을 포함하는 몰딩 다이에 있어서, 상기 제1몰드형이, 수지 입구, 제1탕도의 전방 측부에 상기 수지 입구와 교통하는 제1탕도 공간을 형성하기 위한 제1탕도, 상기 제1탕도의 후방 측부에 형성된 제1상승 경사부, 리드 프레임과의 사이에 제1게이트 공간을 형성하기위하여 상기 상승 경사부의 후방 단부에 형성된 제1게이트 및, 상기 제1게이트 공간을 통과하여 상기 제1탕도 공간과 교통하는 제1공동으로 이루어지며, 상기 제2몰드형이, 수지 웰, 상기 수지 웰의 후방 측부에 형성된 제2상승 경사부, 리드프레임과의 사이에 제2게이트 공간을 형성하기 위하여 상기 제2상승 경사부의 후방 단부에 형성된 제2게이트 및, 상기 제2게이트 공간을 통과하여 상기 수지 웰과 교통하는 제2공동으로 이루어지고, 상기 제1몰드형 및 제2몰드형이 함께 조여질 때, 상기 제1게이트 및 상기 제1공동이 상기 제2게이트 및 상기 제2공동과 각각 대향하여 위치하며, 상기 수지 웰의 길이가 상기 몰딩 다이의 전방 측부로부터 후방 측부 까지의 방향에서 볼 때에 상기 제1상승 경사부의 길이 보다 더 긴 것을 특징으로 하는 몰딩 다이.
  2. 제1항에 있어서, 상기 제1게이트 및 리드프레임사이의 간극에 대한 상기 제2게이트 및 리드프레임사이의 간극의 비율이 0.75 와 1.25 사이인 것을 특징으로 하는 몰딩 다이.
  3. 제1항에 있어서, 상기 제1게이트 및 제2게이트 사이의 간극이 0.2mm 이상인 것을 특징으로 하는 몰딩 다이.
  4. 제1항에 있어서, 상기 수지 웰이 리드프레임에 평행으로 신장하는 제2탕도에 의해서 형성된 오목부이고, 하강 경사부 및 상기 제2상승 경사부5가 상기 제2탕도의 전방 측부 및 후방 측부에 각각 형성되는 것을 특징으로 하는 몰딩 다이.
  5. 제4항에 있어서, 상기 제1탕도 및 상기 제1상승 경사부 사이의 각 및, 상기 제2탕도 및 제2상승 경사부 사이의 각 둘다 60°이하인 것을 특징으로 하는 몰딩 다이.
  6. 수지 경로 어퍼쳐를 갖는 리드프레임상에 반도체 소자를 장착하는 단계; 전방 측부에서 수지 입구와 교통하는 제1탕도 공간과, 상기 제1탕도 공간의 후방측부에서 형성된 제1탕도 상승 경사부와, 제1공동과, 제1탕도 공간 및 제1공동사이에 형성된 제 1 게이트를 갖는 제1몰드형과, 제1공동에 대향인 제2공동, 수지 웰, 제2공동 및 수지 웰사이에 형성되고 제1게이트에 대향인 제2게이트를 갖는 제2몰드형을 제공하는 단계; 수지 경로 어퍼쳐가 제1탕도 공간 및 제2수지 웰사이에 위치하도록 제1몰드형 및 제 2 몰드형사이에 리드프레임을 위치시키는 단계; 및, 제1및 제2게이트를 경유하여 제1및 제2공동안으로 용융 수지를 주입하는 단계 및, 반도체 소자를 밀봉하기 위하여 수지를 경화시키는 단게를 포함하고, 하기의 관계식 :
    L X ≥ Y
    (여기에서, X, Y 및 L 은 수지 웰의 길이, 제 1 탕도 상승 경사부 및, 수지 경로 어퍼쳐이며, 모든 길이들은 수지의 흐름 방향에서 측정되었음)을 만족시키는 것을 특징으로 하는 반도체 소자 몰딩 방법.
  7. 제6항에 있어서, 제1게이트 및 제2게이트 사이의 간극이 0.2mm 이상인 것을 특징으로 하는 반도체 소자 몰딩 방법.
  8. 제6항에 있어서, 경화된 이후의 수지의 굽힘 탄성율이 1200kgf/㎠이상인 것을 특징으로 하는 반도체 소자 몰딩 방법.
KR1019950031452A 1994-09-22 1995-09-22 수지 버어를 감소시킨 반도체 장치 밀봉용 몰딩 다이 KR0181334B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6252740A JP2586831B2 (ja) 1994-09-22 1994-09-22 樹脂封止用金型および半導体装置の製造方法
JP94-252740 1994-09-22

Publications (1)

Publication Number Publication Date
KR0181334B1 true KR0181334B1 (ko) 1999-04-15

Family

ID=17241617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031452A KR0181334B1 (ko) 1994-09-22 1995-09-22 수지 버어를 감소시킨 반도체 장치 밀봉용 몰딩 다이

Country Status (3)

Country Link
US (1) US5635220A (ko)
JP (1) JP2586831B2 (ko)
KR (1) KR0181334B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151828B1 (ko) * 1995-07-25 1998-12-01 김광호 패키지 성형장치
JP3483994B2 (ja) * 1995-08-31 2004-01-06 ローム株式会社 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法
JP2787907B2 (ja) * 1995-12-15 1998-08-20 日本電気株式会社 半導体装置用樹脂封止金型
NL1008488C2 (nl) * 1998-03-05 1999-09-07 Fico Bv Maldeel, mal en werkwijze voor het omhullen van op een drager bevestigde elektronische componenten.
US6537853B1 (en) 1999-02-22 2003-03-25 Micron Technology, Inc. Overmolding encapsulation process
US6143581A (en) * 1999-02-22 2000-11-07 Micron Technology, Inc. Asymmetric transfer molding method and an asymmetric encapsulation made therefrom
JP2000313034A (ja) * 1999-04-28 2000-11-14 Shin Etsu Chem Co Ltd フッ素ゴム成型品用金型及びフッ素ゴム成型品の製造方法
EP1075022A1 (en) * 1999-08-04 2001-02-07 STMicroelectronics S.r.l. Offset edges mold for plastic packaging of integrated semiconductor devices
JP3552613B2 (ja) * 1999-10-28 2004-08-11 インターナショナル・ビジネス・マシーンズ・コーポレーション モールド装置及びモールディング方法
JP4106844B2 (ja) * 2000-02-22 2008-06-25 沖電気工業株式会社 樹脂封止半導体装置のリード部のゲートブレーク方法
US6911719B1 (en) 2000-02-22 2005-06-28 Oki Electric Industry Co., Ltd. Lead frame for resin sealed semiconductor device
US6589820B1 (en) * 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
IT1318257B1 (it) * 2000-07-27 2003-07-28 St Microelectronics Srl Lead-frame per dispositivi a semiconduttore.
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US20020043389A1 (en) * 2000-09-29 2002-04-18 Selvarajan Murugan Virtual gate design for thin packages
US7396500B2 (en) * 2002-07-29 2008-07-08 Dow Technologies Inc. Molded parts with metal or wood surface areas and processes for their production
DE10254648A1 (de) * 2002-11-22 2004-06-09 Infineon Technologies Ag Trägerstruktur für einen Chip und Verfahren zum Herstellen derselben
US20040158978A1 (en) * 2003-02-14 2004-08-19 Lee Sang-Hyeop Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
JP2005085089A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP2005339874A (ja) * 2004-05-25 2005-12-08 Dainippon Ink & Chem Inc 燃料電池セパレータ製造用金型及びそれを用いてなる燃料電池セパレータの製造法
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US9947613B2 (en) * 2014-11-07 2018-04-17 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing the same
US10099411B2 (en) * 2015-05-22 2018-10-16 Infineon Technologies Ag Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips
JP6166413B1 (ja) * 2016-03-30 2017-07-19 株式会社ケーヒン 回路装置の製造方法及び回路装置
US11289395B2 (en) * 2019-04-18 2022-03-29 Western Digital Technologies, Inc. Aperture structure on semiconductor component backside to alleviate delamination in stacked packaging

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5243366A (en) * 1975-10-01 1977-04-05 Hitachi Ltd Mold for resin molding
JPS6029227B2 (ja) * 1977-08-22 1985-07-09 株式会社日立製作所 リ−ドフレ−ム
JPS63228631A (ja) * 1987-03-17 1988-09-22 Mitsubishi Electric Corp 半導体素子を樹脂封止する金型装置
JPH029142A (ja) * 1988-06-28 1990-01-12 Fujitsu Ltd 半導体装置の製造方法
JP2911906B2 (ja) * 1989-01-12 1999-06-28 富士通株式会社 半導体装置の製造方法
JP2598161B2 (ja) * 1990-10-03 1997-04-09 三菱電機株式会社 中空型半導体装置の樹脂封止方法
JPH04147814A (ja) * 1990-10-11 1992-05-21 Daiichi Seiko Kk 樹脂封入成形用金型
US5197183A (en) * 1991-11-05 1993-03-30 Lsi Logic Corporation Modified lead frame for reducing wire wash in transfer molding of IC packages

Also Published As

Publication number Publication date
JPH0890605A (ja) 1996-04-09
JP2586831B2 (ja) 1997-03-05
US5635220A (en) 1997-06-03

Similar Documents

Publication Publication Date Title
KR0181334B1 (ko) 수지 버어를 감소시킨 반도체 장치 밀봉용 몰딩 다이
US5331205A (en) Molded plastic package with wire protection
US5197183A (en) Modified lead frame for reducing wire wash in transfer molding of IC packages
EP1005085B1 (en) Resin-encapsulated electronic device
US6413801B1 (en) Method of molding semiconductor device and molding die for use therein
TW396565B (en) Improved leadframe structure and process for packaging integrated circuits
KR19990058714A (ko) 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
KR102407742B1 (ko) 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임
TWI482251B (zh) Lead frame and method of manufacturing
JP3596689B2 (ja) 電子部品の樹脂封止装置およびこれを用いた樹脂封止方法
JP3076949B2 (ja) リードフレーム
JP2686240B2 (ja) 樹脂封止型半導体装置の製造方法
JP2684920B2 (ja) 半導体装置の樹脂封止金型及び製造方法
JPH05243303A (ja) 半導体装置の製造方法及び樹脂封止金型
JP2000124236A (ja) 半導体装置の製造方法
KR100531423B1 (ko) 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치.
JP3189927B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
KR19990012316A (ko) 반도체 패키지의 몰딩 금형 장치
JPH08306719A (ja) 半導体装置の樹脂封止装置および樹脂封止方法
KR200232738Y1 (ko) 반도체 패키지 몰딩공정용 몰드다이
KR200239428Y1 (ko) 초박형반도체패키지제조용컬컷팅기능을갖는트랜스퍼몰딩장치
JP2005033133A (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
KR19980030031A (ko) 반도체 패키지용 금형 구조
JP2003203935A (ja) 半導体装置の封止方法およびそれに用いる封止装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee