KR0177741B1 - 오류 감시회로를 가지는 마이크로콘트롤러 - Google Patents
오류 감시회로를 가지는 마이크로콘트롤러 Download PDFInfo
- Publication number
- KR0177741B1 KR0177741B1 KR1019950045666A KR19950045666A KR0177741B1 KR 0177741 B1 KR0177741 B1 KR 0177741B1 KR 1019950045666 A KR1019950045666 A KR 1019950045666A KR 19950045666 A KR19950045666 A KR 19950045666A KR 0177741 B1 KR0177741 B1 KR 0177741B1
- Authority
- KR
- South Korea
- Prior art keywords
- microcontroller
- address bus
- error
- central processing
- processing unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야: 마이크로 콘트롤러
2. 발명이 해결하려고 하는 기술적 과제: 간단한 구성을 가지는 마이크로 콘트롤러의 감시회로를 제공함에 있다.
3. 발명의 해결방법의 요지: 중앙처리장치 100 및 어드레스 버스를 통해 상기 중앙처리장치 100와 연결된 내부 롬 200을 구비한 개선된 마이크로 콘트롤러는 상기 어드레스 버스에 연결되며 상기 어드레스 버스로 인가되는 롬 어드레스의 프로그램 카운터 값을 체크하여 오류 감지시 리셋신호 또는 인터럽트 신호를 발생하는 오류 감시수단을 내부에 가짐을 특징으로 한다.
4. 발명의 중요한 용도: 마이크로 콘트롤러의 감시회로로 사용된다.
Description
제1도는 종래의 마이크로 콘트롤러의 내부 블록도.
제2도는 본 발명에 따른 마이크로 콘트롤러의 내부 블록도, 및
제3도는 제2도중 오류 감시회로 300의 세부 회로도이다.
본 발명은 마이크로 콘트롤러에 관한 것으로, 특히 오류 감시회로를 가지는 마이크로 콘트롤러에 관한 것이다.
일반적으로, 마이크로 콘트롤러은 내부에 제1도와 같이 중앙처리장치 100 및 어드레스 버스를 통해 상기 중앙처리장치 100와 연결된 내부 롬 200을 구비하며, 정전기 또는 외부의 노이즈 입력에 의한 어드레스 지정 에러를 방지하기 위하여 상기 중앙처리장치 100에 연결된 워치독 타이머 250를 가지고 있다.
제1도를 참조하면, 상기 워치독 타이머 250는 상기 중앙처리장치 100가 정상적인 동작을 수행할 때 제공하는 클리어신호에 응답하여 내부의 타이머를 클리어하는데, 만약 상기 중앙처리장치 100에 이상이 발생한 경우에는 상기 클리어 신호를 수신하지 못하므로 그에 따라 출력단으로 리셋신호를 출력한다. 상기의 리셋신호는 상기 마이크로 콘트롤러를 내부적으로 리셋하는 신호로서 이상이 있는 경우에 매우 유용하게 이용되는 신호이다. 여기서, 상기 워치독 타이머 250의 내부구성은 통상의 잘 알려진 플립플롭소자로서 구현되어 있는데 이를 반도체 공정을 통하여 제조시에 원가의 부담 및 칩 내부의 사이즈가 증가되는 문제점이 종래에 있었다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 마이크로 콘트롤러를 제공함에 있다.
본 발명의 다른 목적은 간단한 구성의 오류 감시회로를 가지는 마이크로 콘트롤러 또는 마이크로 프로세서를 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명의 마이크로 콘트롤러는 중앙 처리장치 및 어드레스 버스를 통해 상기 중앙처리장치와 연결된 내부 롬을 구비하며, 상기 어드레스 버스에 연결되며 상기 어드레스 버스로 인가되는 롬 어드레스의 프로그램 카운터 값을 체크하여 오류 감지시 리셋신호 또는 인터럽트 신호를 발생하는 오류 감시수단을 내부적으로 가짐을 특징으로 한다. 여기서, 상기 오류 감시수단은 프로그램 카운터 값을 디코딩하는 디코더 및 래치소자를 포함할 수 있다.
상기한 본 발명의 회로구성에 따르면, 원가의 부담이 적고 칩 내부의 사이즈가 감소되는 효과가 있다.
이하에서는 본 발명의 바람직한 회로가 첨부된 도면과 함께 설명되는 것이다. 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 기본적 소자의 특징 및 구성들은 본 모호하지 않게 하기 위해 상세히 설명하지 않는다.
먼저, 제2도를 참조하면, 본 발명에 따른 마이크로 콘트롤러는 중앙처리장치 100 및 어드레스 버스를 통해 상기 중앙처리장치 100와 연결된 내부 롬 200을 구비하며, 추가적으로 상기 어드레스 버스에 연결되며 상기 어드레스 버스로 인가되는 롬 어드레스의 프로그램 카운터 값을 체크하여 오류 감지시 리셋신호 또는 인터럽트 신호를 발생하는 오류 감시회로 300를 내부적으로 가진다.
상기 오류 감시회로 300의 세부구성은 제3도에 나타나 있다. 제3도를 참조하면, 디코더부 302, 제1클럭부 303, 제1래치부 304,305, 제2클럭부 306, 제2래치부 307,308의 구성이 도시된다. 따라서, 상기한 제3도의 구성은 종래의 플립플롭소자의 구현에 비해 보다 간단하고 게이트 소자들에 의해 이루어지므로 칩의 사이즈가 적어진다.
상기 오류 감시회로 300의 클리어동작은 상기 중앙처리장치 100의 인터럽트 응답신호 ACK에 의해 이루어진다.
상술한 바와 같은 본 발명에 따르면, 프로그램 카운터 값을 디코딩하는 디코더 및 래치소자를 포함하며, 상기 어드레스 버스에 연결되며 상기 어드레스 버스로 인가되는 롬 어드레스의 프로그램 카운터 값을 미리설정된 값과 비교함에 의해 에러유무를 체크하여 오류 감지시 리셋신호 또는 인터럽트 신호를 발생하며, 상기 중앙처리장치 100의 인터럽트 응답신호의 인가시 상기 리셋신호를 클리어하는 오류 감시수단을 내부에 가짐에 의해 간단한 구성을 가지는 마이크로 콘트롤러의 감시회로를 구현하는 효과가 있다.
Claims (1)
- 중앙처리장치 100 및 어드레스 버스를 통해 상기 중앙처리장치 100와 연결된 내부 롬 200을 구비한 마이크로 콘트롤러에 있어서: 프로그램 카운터 값을 디코딩하는 디코더 및 래치소자를 포함하며, 상기 어드레스 버스에 연결되며 상기 어드레스 버스로 인가되는 롬 어드레스의 프로그램 카운터 값을 미리설정된 값과 비교함에 의해 에러유무를 체크하여 오류 감지시 리셋신호 또는 인터럽트 신호를 발생하며, 상기 중앙처리장치 100의 인터럽트 응답신호의 인가시 상기 리셋신호를 클리어하는 오류 감시수단을 내부에 가짐을 특징으로 하는 마이크로 콘트롤러.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950045666A KR0177741B1 (ko) | 1995-11-30 | 1995-11-30 | 오류 감시회로를 가지는 마이크로콘트롤러 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950045666A KR0177741B1 (ko) | 1995-11-30 | 1995-11-30 | 오류 감시회로를 가지는 마이크로콘트롤러 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029042A KR970029042A (ko) | 1997-06-26 |
| KR0177741B1 true KR0177741B1 (ko) | 1999-05-15 |
Family
ID=19437082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950045666A KR0177741B1 (ko) | 1995-11-30 | 1995-11-30 | 오류 감시회로를 가지는 마이크로콘트롤러 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0177741B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316520B1 (ko) * | 1998-12-30 | 2002-02-19 | 김영환 | 오동작방지장치를내장한마이크로콘트롤러 |
-
1995
- 1995-11-30 KR KR1019950045666A patent/KR0177741B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316520B1 (ko) * | 1998-12-30 | 2002-02-19 | 김영환 | 오동작방지장치를내장한마이크로콘트롤러 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970029042A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0177741B1 (ko) | 오류 감시회로를 가지는 마이크로콘트롤러 | |
| KR950704735A (ko) | 마이크로 컴퓨터(Microcomputer) | |
| JPH08339308A (ja) | デジタル処理装置 | |
| JP2504502B2 (ja) | 集積回路カ―ド | |
| JPH01230136A (ja) | 暴走防止回路 | |
| KR920008354Y1 (ko) | 워치독 회로 | |
| KR970008509B1 (ko) | 마이크로 프로세서를 리세트하는 장치 | |
| JP2665043B2 (ja) | Ｃｐｕの暴走検出回路 | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| KR930005834Y1 (ko) | 과전류 보호회로 | |
| JPH01160547U (ko) | ||
| JPH0289135A (ja) | 暴走防止回路 | |
| JPH04236637A (ja) | マイクロプロセッサ障害検出回路 | |
| JPS5690500A (en) | Semiconductor memory device | |
| KR0147894B1 (ko) | 마이컴의 오동작 방지회로 및 방법 | |
| KR900000600B1 (ko) | 전원주파수 감지 및 플래그 자동설정방법 | |
| JP2906881B2 (ja) | マイクロコンピュータ | |
| KR930008577A (ko) | 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로 | |
| JPH11242617A (ja) | Ｃｐｕ異常検出回路 | |
| KR19980026088A (ko) | 멀티 테스트 모드 방법 | |
| JPH04256645A (ja) | 画像形成装置 | |
| JPH01196645A (ja) | メモリ装置 | |
| JPH0316647B2 (ko) | ||
| KR960025137A (ko) | 전전자 교환기의 통신처리방법 | |
| JPH0452977B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |