KR0147894B1 - 마이컴의 오동작 방지회로 및 방법 - Google Patents

마이컴의 오동작 방지회로 및 방법

Info

Publication number
KR0147894B1
KR0147894B1 KR1019950015720A KR19950015720A KR0147894B1 KR 0147894 B1 KR0147894 B1 KR 0147894B1 KR 1019950015720 A KR1019950015720 A KR 1019950015720A KR 19950015720 A KR19950015720 A KR 19950015720A KR 0147894 B1 KR0147894 B1 KR 0147894B1
Authority
KR
South Korea
Prior art keywords
microcomputer
reset
malfunction
present
input
Prior art date
Application number
KR1019950015720A
Other languages
English (en)
Other versions
KR970002633A (ko
Inventor
이지영
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950015720A priority Critical patent/KR0147894B1/ko
Publication of KR970002633A publication Critical patent/KR970002633A/ko
Application granted granted Critical
Publication of KR0147894B1 publication Critical patent/KR0147894B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

이 발명은 마이컴(MICOM:MIcro-COMputer)의 오동작 방지회로 및 방법에 관한 것이다.
이 발명은 마이컴의 오동작을 방지하기 위한 회로에 있어서, 마이컴에 입력되는 신호가 제너다이오드를 통해 오아게이트의 입력단에 인가되도록 하고, 상기 오아게이트의 출력단이 상기 마이컴의 리세트단에 연결되도록 구성하고, 마이컴의 오동작을 방지하기 위한 방법에 있어서, 현재의 프로그램 카운트를 인지하여, 메모리의 사용하지 않은 영역을 프로그램 카운트값이 가지고 있을 경우, 소프트웨어적으로 마이컴을 리세트하는 과정을 구비하여 된 것이다.
따라서, 이 발명은 마이컴에 입력되는 노이즈펄스에 의한 칩손상을 방지하여 줄 수 있고, 소프트웨어적인 오류를 미연에 방지할 수 있어, 마이컴의 신뢰성을 확보하고, 동시에 마이컴의 수명을 연장시킬 수 있는 효과가 있다.

Description

마이컴의 오동작 방지회로 및 방법
제1도의 (a)는 본 발명에 의한 마이컴의 오동작 방지회로의 일실시예, (b)는 본 발명에 의한 마이컴의 오동작 방지방법을 나타내는 수순,
제2도는 본 발명에 의한 다른 마이컴 오동작 방지방법을 설명하기 위한 도면으로, (a)는 메모리영역, (b)는 그 제어방법에 따른 수순이다.
*도면의 주요부분에 대한 부호의 설명
10:커넥터 11:통신포트
20:제너다이오드 30:오아게이트
40:마이컴 50:리세트회로
본 발명은 마이컴(MICOM:Mcro-COMputer)의 오동작 방지회로 및 방법에 관한 것이다.
일반적으로, 마이컴은 램(RAM) 내지 롬(ROM)과 같은 메모리, 내장타이머, 입출력장치등을 구비한 칩(chip) 형태로 구성되며. 각종 전기·전자제품이나 특정의 제어를 필요로 하는 모든 회로에 핵심적인 신호처리원으로 사용된다.
일례로, 최근 수년간 퍼스널컴퓨터(personal computer)의 급격한 발전과 더불어 현재 컬러모니터의 대부분은 여러 가지 해상도를 수용하는 다중동기 모니터가 시장의 대부분을 점유하고 있으며, 이와 같은 모니터는 다중 동기의 모드별로 제어해야 할 회로부위가 증가하여, 복잡한 생산공정의 자동화를 위해서는 제어하기가 용이한 마이컴의 필요성이 급격히 대두되고, 이러한 요구에 의해 다양한 기능을 갖춘 마이컴이 시판되고 있다.
그러나, 이러한 마이컴의 필요성 및 보급에 반해, 마이컴의 에러(error) 문제도 제기되고 있다.
이러한 마이컴의 에러문제는 마이컴의 소프트웨어(software)적인 문제와 마이컴 주변의 하드웨어(hardware)적인 문제로 크게 나눌 수 있으며, 이러한 문제의 발생은 칩에러(chip error) 혹은 칩고장(chip fail)을 유발시키게 된다.
본 발명은 상기한 문제점을 해결하고자 안출된 것으로, 본 발명의 목적은 마이컴의 소프트웨어적인 버그(bug)나 주변 하드웨어로 인한 칩고장을 방지하기 위한 마이컴의 오동작 방지회로 및 방법을 제공하는 것에 있다.
이와 같은 목적을 달성하기 위한 본 발명은 마이컴의 오동작을 방지하기 위한 회로에 있어서, 마이컴에 입력되는 신호가 제너다이오드를 통해 오아게이트의 입력단에 인가되도록 하고, 상기 오아게이트의 출력단이 상기 마이컴의 리세트단에 연결되도록 구성한 특징이 있다.
본 발명의 다른 특징은 마이컴의 오동작을 방지하기 위한 방법에 있어서, 현재의 프로그램 카운트를 인지하여, 메모리의 사용하지 않은 영역을 프로그램 카운트값이 가지고 있을 경우, 소프트웨어적으로 마이컴을 리세트하는 과정을 구비하여 된 점에 있다.
이하, 본 발명에 따른 마이컴의 오동작 방지회로 및 방법의 바람직한 실시예를 첨부된 도면에 의거하여 보다 상세히 설명한다.
제1도의 (a)는 본 발명에 의한 마이컴의 오동작 방지회로의 일시예로서, 모니터 제어용 마이컴을 일례로 설명한다.
컴퓨터로부터 커넥터(10)를 통해 입력되는 비디오신호(R,G,B) 및 수평·수직동기신호(H,V), 통신포트(11)를 통해서 입력되는 데이터신호(D) 및 클럭신호(C)가 각각의 제너다이오드(20)를 거쳐 오아게이트(30)의 입력단에 연결되고, 상기 오아게이트(30)의 출력단이 마이컴(40)의 리세트단(RS)에 연결되도록 구성된다.
상기 오아게이트(30)의 출력단은 라인(31)을 통해 마이컴(40)의 리세트단(RS)에 연결되어 상기 마이컴(40)을 하드웨어적으로 리세트시키거나, 라인(32)을 통해 상기 마이컴(40)의 다른 리세트단에 연결되어 상기 마이컴(40)을 소프트웨어적으로 리세트시키는 두가지 구성을 가지게 된다.
또한, 상기 하드웨어적 리세트를 위한 마이컴(40)의 입력단(RS)에는 통상의 리세트회로(50)가 구성될 수도 있다. 상기 리세트회로(50)는 단일 펄스신호를 발생하여 마이컴(40)의 입력단(RS)으로 입력시키는 동작을 수행하게 된다.
제1도의 (b)는 상기 (a)에 의한 마이컴의 오동작 방지방법을 나타내는 수순으로, 상기 비디오신호(R,G,B) 및 수평·수직동기신호(H,V), 데이터신호(D) 및 클럭신호(C)등의 신호가 비정상적인 신호, 곧 그 전압이 상승되어 입력되면 마이컴(40)은 리세트된다.
이때, 상기 리세트는 하드웨어적 또는 소프트웨어적으로 수행될 수 있다.
제2도는 본 발명에 의한 다른 마이컴 오동작 방지방법을 설명하기 위한 도면으로, (a)는 메모리영역, (b) 그 제어방법에 따른 수순으로, 현재의 프로그램 카운트(Program Count)(이하 PC라 함)를 인지하여, 메모리의 사용하지 않은 영역을 PC값이 가지고 있을 경우, 소프트웨어로 리세트(혹은 PC=0)함으로서 다시 정상동작을 할 수 있도록 구성한다.
상기 PC는 프로그램이 실행될 다음 명령(instruction)의 어드레스를 프로그램 메모리에 제공하는 역할을 하는 것으로, PC가 메모리의 비사용 영역의 시작번지 보다 같거나 크고, 비사용영역의 최종번지 보다 같거나 작은 영역이 되면 리세트처리한다.
제2도의 (a)의 메모리의 영역을 일례로 든 것으로, 여기서 비사용영역의 번지수는 7000∼8500사이가 되고, 이러한 번지에서 리세트된다.
상기와 같이 구성시켜서 된 본 발명의 작용 및 효과를 이하 설명한다.
먼저, 비디오신호(R,G,B), 수평·수직동기신호(H)(V), 통신신호(D)(C)등 어느 한 라인에서라도 비정상적인 신호가 입력되면, 즉 안정된 입력펄스외의 고입력펄스(노이즈 또는 서어지)가 들어올 때 그 해당라인의 제너다이오드(20)는 도통되어 오아게이트(30)에 정격 하이레벨신호를 입력한다.
상기 오아게이트(30)는 입력되는 어느 한 라인에서라도 하이신호가 입력되면 하이레벨신호를 출력한다.
따라서, 상기 오아게이트(30)가 하이신호를 출력하면, 이 출력된 신호는 마이컴(40)의 리세트단(RS)에 입력되어 하드웨어적으로 마이컴(40)은 리세트된다. 또한, 라인(32)를 통해 마이컴(40)에 입력되도록 구성하면, 상기 라인(32)을 통해 마이컴(40)은 소프트웨어적으로 리세트된다.
결국, 비정상적인 펄스가 입력될 때 마이컴(40)의 포트가 손상을 받고, 이로 인해 칩고장이 발생하는 것을 방지하게 된다.
본 발명에 따른 두 번째 방법은, 마이컴(40)의 내부의 프로그램 메모리상에 비사용영역이 있는가를 PC를 통해 인식하여, 상기 비사용영역이 도래하면 마이컴(40)을 자동 리세트시켜 소프트웨어의 오류를 방지함으로서 마이컴(40)의 오동작을 방지할 수 있다.
이상에서와 같이 본 발명은 마이컴에 입력되는 노이즈펄스에 의한 칩손상을 방지하여 줄 수 있고, 소프트웨어적인 오류를 미연에 방지할 수 있어, 마이컴의 신뢰성을 확보하고, 동시에 마이컴의 수명을 연장시킬 수 있는 효과가 있다.
이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성요지의 범위내에서 다양한 변경 및 개조가 가능하다.

Claims (4)

  1. 마이컴의 오동작을 방지하기 위한 회로에 있어서, 마이컴에 입력되는 신호가 제너다이오드를 통해 오아게이트의 입력단에 인가되도록 하고, 상기 오아게이트의 출력단이 상기 마이컴의 리세트단에 연결되도록 구성한 것을 특징으로 하는 마이컴의 오동작 방지회로.
  2. 제1항에 있어서, 상기 오아게이트의 출력신호는 마이컴을 하드웨어적으로 리세트시키거나, 소프트웨어적으로 리세트시킬 수 있도록 한 것을 특징으로 하는 마이컴의 오동작 방지회로.
  3. 제1항에 있어서, 상기 하드웨어적 리세트를 위한 마이컴의 입력단에는 리세트회로를 구성하여 된 것을 특징으로 하는 마이컴의 오동작 방지회로.
  4. 마이컴의 오동작을 방지하기 위한 방법에 있어서, 현재의 프로그램 카운트를 인지하여, 메모리의 사용하지 않은 영역을 프로그램 카운트값이 가지고 있을 경우, 소프트웨어적으로 마이컴을 자동 리세트하는 과정을 구비하여 된 것을 특징으로 하는 마이컴의 오동작 방지방법.
KR1019950015720A 1995-06-14 1995-06-14 마이컴의 오동작 방지회로 및 방법 KR0147894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950015720A KR0147894B1 (ko) 1995-06-14 1995-06-14 마이컴의 오동작 방지회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015720A KR0147894B1 (ko) 1995-06-14 1995-06-14 마이컴의 오동작 방지회로 및 방법

Publications (2)

Publication Number Publication Date
KR970002633A KR970002633A (ko) 1997-01-28
KR0147894B1 true KR0147894B1 (ko) 1998-09-15

Family

ID=19417095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015720A KR0147894B1 (ko) 1995-06-14 1995-06-14 마이컴의 오동작 방지회로 및 방법

Country Status (1)

Country Link
KR (1) KR0147894B1 (ko)

Also Published As

Publication number Publication date
KR970002633A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US4538273A (en) Dual input watchdog timer
JP2000056871A (ja) Usbシステム用のemsエンハンスメント回路
US20190052355A1 (en) Network switching system
US10606703B2 (en) Monitoring circuit
US7500021B2 (en) Operation mode control circuit, microcomputer including the same, and control system using the microcomputer
KR0147894B1 (ko) 마이컴의 오동작 방지회로 및 방법
KR100305312B1 (ko) 인터페이스장치
EP0574991A1 (en) A data processing system adaptable to the type of microprocessor installed and method for detecting the microprocessor type
US5524117A (en) Microcomputer system with watchdog monitoring of plural and dependent overlapping output therefrom
KR920008354Y1 (ko) 워치독 회로
KR101087869B1 (ko) 보호계전기의 오동작 방지를 위한 자기진단 방법
US5218606A (en) Current-spare switching control system
KR100628109B1 (ko) 하드웨어 로직을 이용한 휴대 단말기용 카메라 모듈의오동작 감시 장치 및 방법
JPH0439698B2 (ko)
KR100275570B1 (ko) 오출력방지용 제어장치
KR200151319Y1 (ko) 통신망 이중화를 위한 ibm pc용 통신망 스위칭보드
KR19980067524A (ko) 마이크로컨트롤러 개발 시스템
KR970008509B1 (ko) 마이크로 프로세서를 리세트하는 장치
KR19990008906U (ko) 워치독 타이머의 출력 제어 장치
KR960003096B1 (ko) 에러 발생 검출회로
KR200203112Y1 (ko) 프로세서유닛의오류방지장치
KR960016407B1 (ko) Mcu내의 인터럽트 신호 발생회로
KR20040060436A (ko) 마이크로프로세서와 별도로 리셋 제어되는 레지스터 및시스템 상태 체크 방법
KR200257049Y1 (ko) 네트워크 환경구축이 가능한 컴퓨터 다중망 선택회로
KR20000010094U (ko) 씨피유 리셋장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee