KR0172236B1 - 평탄화된 금속 배선 형성방법 - Google Patents

평탄화된 금속 배선 형성방법 Download PDF

Info

Publication number
KR0172236B1
KR0172236B1 KR1019950017478A KR19950017478A KR0172236B1 KR 0172236 B1 KR0172236 B1 KR 0172236B1 KR 1019950017478 A KR1019950017478 A KR 1019950017478A KR 19950017478 A KR19950017478 A KR 19950017478A KR 0172236 B1 KR0172236 B1 KR 0172236B1
Authority
KR
South Korea
Prior art keywords
aluminum alloy
alloy layer
chamber
contact hole
forming
Prior art date
Application number
KR1019950017478A
Other languages
English (en)
Other versions
KR970003550A (ko
Inventor
김헌도
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950017478A priority Critical patent/KR0172236B1/ko
Publication of KR970003550A publication Critical patent/KR970003550A/ko
Application granted granted Critical
Publication of KR0172236B1 publication Critical patent/KR0172236B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 알루미늄 합금막 증착한후에 웨이퍼의 이동없이 동일한 챔버에서 높은 압력에서 열처리하여 챔버와 콘택홀 내에 형성된 공동 사이의 압력 차이로 인해 동공이 알루미늄 합금층 밖으로 빠져 나오도록 콘택홀의 에스펙트비와 관계없이 동공이 발생되지 않는 알루미늄 합금층을 평탄하게 형성할 수 있다.

Description

평탄화된 금속배선 형성방법
제1도 내지 제4도는 본 발명에 의해 금속배선을 형성하는 공정 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 절연막
3 : 콘택홀 4 : 베리어 금속막
5 : 티타늄막 6 : 제1알루미늄 합금층
7 : 제2알루미늄 합금층 8 : 동공
9 : 반사반지막
본 발명은 반도체소자의 평탄화된 금속배선 형성방법에 관한 것으로, 특히 콘택홀이 구비된 지역에 물리기상증착법으로 알루미늄 합금으로 금속배선을 형성할 때 가압 열처리를 실시하여 콘택홀을 매립하는 평탄화된 금속배선 형성방법에 관한 것이다.
일반적으로 실리콘기판 또는 도전막에 소정의 금속배선을 콘택하기 위해 콘택홀을 형성하는데 반도체소자의 고집적화에 따라 콘택홀의 크기가 서브마이크론으로 감소되는데 일반적인 스퍼터링 방법으로는 신뢰성이 있는 알루미늄 합금의 금속배선을 형성하는데 어려움이 있다.
이러한 문제를 극복하기 위하여 종래에는 알루미늄 합금을 저온공정과 고온공정을 2단계로 하여 증착하거나, 저온 증착후 고온에서 열처리하는 방법으로 알루미늄 합금을 평탄화하여 금속배선 형성을 시도하고 있으나, 이들 공정은 콘택홀의 에스펙트비(aspect ratio)가 증대됨으로 인하여 콘택홀 내부에 동공(void)이 형성되는 문제점이 발생된다.
따라서, 본 발명은 에스펙트비가 큰 콘택홀에서 알루미늄 합금배선을 증착할 때 동공이 발생하는 문제를 해결하기 위하여 알루미늄 합금층을 증착한 다음, 압력을 높인 상태에서 열처리 공정을 실시하는 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은, 반도체기판 또는 도전배선 상부에 절연막을 형성하고, 콘택홀을 형성하는 단계와, 상기 콘택홀과 절연막 상부에 베리어 금속막을 증착하는 단계와, 상기 베리어 금속막 상부에 제1알루미늄 합금층을 저온고압 상태에서 스퍼터링 방법으로 증착하는 단계와, 상기 제1알루미늄 합금층 상부에 제2알루미늄 합금층을 고온고압 상태에서 스퍼터링 방법으로 증착하는 단계와, 상기 제2알루미늄 합금층의 증착 챔버와 동일한 챔버내에서 챔버 압력을 증가시켜 열처리하여 상기 제2알루미늄 합금층을 플로우시켜 상기 제2알루미늄 합금층에 발생되는 동공을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도 내지 제4도는 본 발명의 실시예에 의해 콘택홀 상부에서 평탄화된 알루미늄 합금 배선을 형성하는 공정을 도시한 단면도이다.
제1도는 반도체기판(1) 또는 도전배선 상부에 절연막(2)을 형성하고, 콘택마스크를 이용한 식각공정으로 상기 절연막(2)을 식각하여 콘택홀(3)을 형성하고, 전체 표면 상부에 Ti/TiN으로 이루어진 베리어 금속막(4)을 물리기상증착법으로 증착하고, 열처리한 후, 그 상부에 알루미늄 합금의 평탄화를 위한 티타늄막(5)을 증착한 단면도이다.
제2도는 상기 티타늄막(5)을 증착한 다음, 스퍼터링 장비에서 대기중에 노출됨이 없이 저온 고진공으로 유지된 제1알루미늄 합금 증착 챔버로 이동시켜 예정된 두께의 제1알루미늄 합금층(6)을 증착하여 콘택홀(3)의 내부에 균일한 두께가 증착되게 한 것이다. 이때 상기 제1알루미늄 합금층(6)의 층 덮힘을 증대시키기 위하여 콜리메이터를 이용한 증착 공정을 도입할 수 있다.
제3도는 스퍼터링 장비에서 대기중에 노출됨이 없이 고온 및 10-9Torr의 고진공으로 유지된 제2알루미늄 합금 증착 챔버로 웨이퍼를 이동시켜 알루미늄 합금층의 증착을 향상시키기 위하여 웨이퍼를 일정온도까지 가열한 후 고온에서 제2알루미늄 합금층(7)을 증착한 것으로, 이때 콘택홀(3)의 저부면에 증착된 제2알루미늄 합금층(7)에 동공(8)이 형성된 것을 도시한다.
참고로, 상기 제2알루미늄 합금층(7)을 증착할 때 챔버의 압력은 수 mTorr이므로 콘택홀(3)의 저부면에 형성되는 동공(8)의 내부 압력도 수 mTorr로 유지된다.
제4도는 제2알루미늄 합금층(7)을 증착하는 챔버에서 이동하지 않고 챔버의 압력을 수십 mTorr 내지 수 Torr로 증가시킨 후 500-600℃의 온도에서 일정시간 동안 열처리하여 상기 동공(8)의 내부로 제2알루미늄 합금층(7)을 확산시켜서 상기 동공(8)이 밖으로 빠져 나오도록 한 다음, 상기 웨이퍼의 온도를 일정온도까지 낮춘 다음, 10-7내지 10-8Torr의 고진공으로 유지된 전달 챔버를 통해 웨이퍼를 꺼내고, 상기 제2알루미늄 합금층(7)의 표면에 반사반지막(9)을 증착한 단면도이다.
참고로, 상기 동공(8) 내부는 수 mTorr의 압력 상태를 가지므로 외부의 압력이 수십 mTorr 내지 수 Torr의 높은 압력이 압박을 가하고, 고온의 알루미늄 합금이 유동성이 증대되어 동공(8)의 내부로 확산되려는 힘에 의해 동공(8)이 밖으로 빠져 나오게 된다.
상술한 바와 같이 본 발명은 콘택홀에 채워지는 알루미늄 합금층의 평탄화 공정에서 콘택홀내에 형성되는 동공의 압력과 스퍼터링 챔버의 압력 차이를 유발시켜 동공을 제거하여 알루미늄 합금막의 평탄화에 있어서 콘택의 크기 및 단차비에 무관하게 콘택을 매립할 수 있는 효과가 있다.

Claims (4)

  1. 반도체기판 또는 도전배선 상부에 절연막을 형성하고, 콘택홀을 형성하는 단계와, 상기 콘택홀과 절연막 상부에 베리어 금속막을 증착하는 단계와, 상기 베리어 금속막 상부에 제1알루미늄 합금층을 저온고압 상태에서 스퍼터링 방법으로 증착하는 단계와, 상기 제1알루미늄 합금층 상부에 제2알루미늄 합금층을 고온고압 상태에서 스퍼터링 방법으로 증착하는 단계와, 상기 제2알루미늄 합금층의 증착 챔버와 동일한 챔버내에서 챔버 압력을 증가시켜 열처리하여 상기 제2알루미늄 합금층을 플로우시켜 상기 제2알루미늄 합금층에 발생되는 동공을 제거하는 단계를 포함하는 평탄화된 금속배선 형성방법.
  2. 제1항에 있어서, 상기 티타늄막 증착 공정과 제1알루미늄 합금층 증착 공정과 제2알루미늄 합금층 증착 공정을 진공 파괴없이 스퍼터링 장비에서 순차적으로 진행되는 것을 특징으로 하는 평탄화된 금속배선 형성방법.
  3. 제1항에 있어서, 상기 제2알루미늄 합금층을 증착할 때 챔버내의 압력은 수 mTorr이고, 열처리할 때 챔버의 압력은 수십 mTorr 내지 수 Torr인 것을 특징으로 하는 평탄화된 금속배선 형성방법.
  4. 제1항 또는 제3항에 있어서, 상기 열처리 공정에서 챔버의 온도는 500-600℃인 것을 특징으로 하는 평탄화된 금속배선 형성방법.
KR1019950017478A 1995-06-26 1995-06-26 평탄화된 금속 배선 형성방법 KR0172236B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017478A KR0172236B1 (ko) 1995-06-26 1995-06-26 평탄화된 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017478A KR0172236B1 (ko) 1995-06-26 1995-06-26 평탄화된 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970003550A KR970003550A (ko) 1997-01-28
KR0172236B1 true KR0172236B1 (ko) 1999-03-30

Family

ID=19418322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017478A KR0172236B1 (ko) 1995-06-26 1995-06-26 평탄화된 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR0172236B1 (ko)

Also Published As

Publication number Publication date
KR970003550A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
KR100336554B1 (ko) 반도체소자의배선층형성방법
KR19980039906A (ko) 반도체 장치의 금속배선 및 그 형성방법
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP4799715B2 (ja) 多層メタリゼーション用低温アルミニウムリフロー
JPH06181212A (ja) 半導体装置の製造方法
JPH0226055A (ja) 半導体装置の製造方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR0172236B1 (ko) 평탄화된 금속 배선 형성방법
KR19980060600A (ko) 반도체소자의 금속 배선 형성 방법
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
KR100399978B1 (ko) 반도체소자의베리어금속층형성방법
KR100237682B1 (ko) 반도체 소자의 배선 형성 방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법
JP2806757B2 (ja) 半導体装置の製造方法
KR960002680A (ko) 금속배선 형성방법
KR100431310B1 (ko) 반도체소자의금속배선형성방법
KR950000108B1 (ko) 다층 금속 배선방법
KR0151229B1 (ko) 평탄화된 금속배선 형성을 위한 반도체소자 제조방법
KR960008523B1 (ko) 반도체 소자의 금속 배선 방법
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR0126124B1 (ko) 반도체 장치의 금속배선 형성 방법
KR0185299B1 (ko) 반도체 소자의 비아홀 매립 금속배선 형성방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR100480234B1 (ko) 반도체 소자의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee