KR0170512B1 - 반도체 장치의 제조방법 - Google Patents

Abstract

본 발명은 다층막 구조에서 습식식각을 이용한 패턴 형성시 웨이퍼의 에지부분에서 발생하는 결점을 제거할 수 있는 반도체 장치의 제조 방법에 관한 것으로, 제1하부막, 제2하부막, 산화막, 그리고 폴리실리콘막이 순차적으로 형성되어 있는 반도체기판을 라운드형 클램프를 사용하여 고정시키는 공정과; 상기 반도체기판상에 포토레지스트 패턴을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 폴리실리콘막을 식각하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 산화막을 식각하는 공정을 포함한다. 이러한 방법에 의해서, 상기 폴리실리콘막을 플라즈마 방식으로 식각하는 공정에서 상기 반도체기판의 에지부분의 폴리실리콘막이 식각되는 것을 방지할 수 있고, 아울러 산화막을 식각하는 후속 공정에서 상기 반도체기판의 에지부분 및 측면부에서 결점이 발생되어 상기 반도체기판내로 비산되는 문제점을 해결할 수 있다.

Description

반도체 장치의 제조방법

제1a도 내지 제1c도는 종래 반도체 장치의 제조 방법을 보여주고 있는 순차 공정도.

제2a도 내지 제2c도는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 보여주고 있는 순차 공정도.

제3도는 본 발명의 실시예에서 사용된 라운드형 클램프의 평면 구조를 보여주고 있는 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체기판 12 : 제1하부막

14 : 제2하부막 16 : 산화막

18 : 폴리실리콘막 20 : 포토레지스트

22 : 클램프

본 발명은 반도체 장치의 제조에 관한 것으로, 특히 다층막 구조에서 습식식각을 이용하여 패턴을 형성하는 공정에서 반도체기판의 에지(edge)부분에서 결점이 발생하는 것을 방지할 수 있는 반도체 장치의 제조 방법에 관한 것이다.

제1a도 내지 제1c도에는 종래 반도체 장치의 제조 방법이 순차적으로 도시되어 있다.

제1a도를 참조하면, 반도체기판(10)상에 제1하부막(12), 제2하부막(14), 산화막(16), 그리고 폴리실리콘막(18)을 순차적으로 형성하고, 이어, 상기 폴리실리콘막(18)상에 패턴이 형성될 영역을 정의하여 포토레지스트 패턴(20)을 형성한다.

다음, 상기 포토레지스트 패턴(20)을 마스크로 사용하여 상기 폴리실리콘막(18)을 플라즈마건식식각(plasma dry etch)하면, 제1b도에 도시된 바와 같이 상기 반도체 기판(10)의 에지부분(A)을 포함하여 상기 폴리실리콘막(18)이 제거된다.

그리고, 마지막으로 제1c도에 도시된 바와같이 상기 산화막(16)을 화학적인 습식식각(chemical wet etch)의 방법으로 식각하여 다층막 구조를 갖는 반도체 장치의 패턴을 형성하게 된다.

그러나, 상술한 바와같은 종래 반도체 장치의 제조 방법에 의하면, 폴리실리콘막을 플라즈마 방식으로 식각하는 공정에서 제1b도의 참조번호 A로 도시된 바와같이 반도체기판의 에지부분의 폴리실리콘막이 식각된다.

이로 인해, 산화막을 화학적인 습식식각의 방법으로 식각하는 후속 공정에서 상기 반도체 기판의 에지부분 및 측면부에서 결점이 발생되어 상기 반도체 기판내로 상기 결점이 비산되는 문제점이 발생한다.

그리고, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 제1하부막 및 제2하부막을 식각하면, 상기 산화막을 식각하는 공정에서 비산된 결점에 의해 에치차폐현상이 발생하면서 반도체 장치의 불량을 초래한다.

따라서, 상기 포토레지스트 패턴을 건식 또는 습식의 방법으로 스트립(strip)하여 산화막의 식각공정에서 발생된 결점을 제거하더라도 Si₃N₄와 같은 막질을 형성하기 위하여 불산(HF)을 이용한 세정공정을 수행하면, 상기 반도체기판의 측면부의 산화막이 식각되면서 결점의 재발을 초래하게 된다.

이와같은 문제점을 해결하기 위해 제안된 본 발명의 목적은, 다층막 구조에서 습식식각을 이용하여 패턴을 형성하는 공정에서 반도체 기판의 에지부분에서 결점이 발생하는 것을 제거할 수 있는 반도체 장치의 제조 방법을 제공하는 데 있다.

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 장치의 제조 방법은, 제1하부막, 제2하부막, 산화막, 그리고 폴리실리콘막이 순차적으로 형성되어 있는 반도체 기판을 라운드형 클램프를 사용하여 고정시키는 공정과; 상기 반도체기판상에 포토레지스트 패턴을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 폴리실리콘막을 식각하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 산화막을 식각하는 공정을 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 폴리실리콘막의 식각공정에서 상기 반도체기판의 에지부분의 상기 폴리실리콘막은 제거되지 않고 남는다.

이와같은 방법에 의해서, 폴리실리콘막을 플라즈마 방식으로 식각하는 공정에서 반도체 기판의 에지부분의 상기 폴리실리콘막이 식각되는 것을 방지할 수 있고, 아울러 산화막을 화학적인 습식식각의 방법으로 식각하는 후속 공정에서 상기 반도체 기판의 에지부분 및 측면부에서 결점이 발생되어 상기 반도체기판내로 비산되는 문제점을 해결할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부도면 제2a도 내지 제2c도 그리고 제3도에 의거해서 상세히 설명한다.

제2a도를 참고하면, 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조 방법은, 제1하부막, 제2하부막, 산화막, 그리고 폴리실리콘막이 순차적으로 형성되어 있는 반도체기판을 라운드형 클램프를 사용하여 고정시키는 공정을 포함한다. 이러한 방법에 의해서, 산화막을 식각하는 공정에서 반도체기판의 에지부분 및 측면부에서 결점이 발생되어 상기 반도체기판내로 비산되는 것을 방지할 수 있다.

제2a도 내지 제2c도에 있어서, 제1a도 내지 제1c도에 도시된 반도체장치의 구성요소와 동일한 기능을 갖는 구성요소에 대해서는 동일한 참조번호를 병기한다.

제2a도를 참조하면, 반도체기판(10)상에 제1하부막(12)과 제2하부막(14)을 순차적으로 형성하고, 이어, 상기 제2하부막(14)상에 산화막(16)을 사이에 두고 폴리실리콘막(18)을 형성한다.

그리고, 상기 다층의 막이 형성된 반도체기판(10)을 라운드형 클램프(22)를 사용하여 고정시키고, 상기 폴리실리콘막(18)상에 다층막의 패턴형성 영역을 정의하여 포토레지스트 패턴(20)을 형성한다.

여기에서 상기 라운드형 클램프(22)는, 반도체기판을 전기적인 힘을 이용하여 고정시켜주는 ESC(electro static chuck) 또는 반도체기판을 부분적으로 마스킹하면서 고정시켜주는 핑거형 클램프(finger type clamp)와 달리 제3도에 도시된 바와같이 클램프(22)의 내경(22a)이 반도체기판(10)에 비해 상대적으로 작은 크기를 갖기 때문에 반도체기판(10)의 에지부분을 전면적으로 마스킹할 수 있는 클램프이다.

다음, 상기 포토레지스트 패턴(20)을 마스크로 사용하여 상기 폴리실리콘막(18)을 플라즈마 건식식각의 방법으로 식각하면, 제2b도에 도시된 바와 같이 라운드형 클램프(22)및 포토레지스트 패턴(20)에 의해 마스킹된 부위를 제외한 부분의 폴리실리콘막(18)이 제거된다.

마지막으로, 제2c도를 참조하면, 상기 포토레지스트 패턴(20)을 마스크로 사용하여 화학적인 습식식각의 방법으로 상기 산화막(16)을 제거하여 다층막을 갖는 반도체 장치의 패턴을 형성한다.

종래 반도체 장치의 제조 방법에 의하면, 제1하부막 및 제2하부막, 산화막, 그리고 폴리실리콘막이 순차적으로 형성된 다층막의 구조를 갖는 반도체장치의 패턴을 형성하는 공정에서 반도체기판은 ESC 또는 핑거형 클램프를 사용하여 고정하였다.

이로 인해, 폴리실리콘막을 플라즈마 방식으로 식각하는 공정에서 상기 반도체기판의 에지부분의 폴리실리콘막이 식각되었고, 따라서 산화막을 화학적인 습식식각의 방법으로 식각하는 후속 공정에서 상기 반도체기판의 에지부분 및 측면부에서 결점이 발생되어 상기 반도체기판내로 비산되는 문 제점이 발생하였다.

이와같은 문제점을 해결하기 위해 제안된 본 발명은, 제1하부막, 제2하부막, 산화막, 그리고 폴리실리콘막이 순차적으로 형성되어 있는 반도체기판을 클램프의 내경이 반도체기판에 비해 상대적으로 작은 크기를 갖기 때문에 반도체기판의 에지부분을 전면적으로 마스킹할 수 있는 라운드형 클램프를 사용하여 반도체기판을 고정한다.

따라서, 상기 폴리실리콘막을 플라즈마 방식으로 식각하는 공정에서 상기 반도체 기판의 에지부분의 폴리실리콘막이 식각되는 것을 방지 할 수 있고, 아울러 산화막을 식각하는 후속 공정에서 상기 반도체기판의 에지부분 및 측면부에서 결점이 발생되어 상기 반도체기판내로 비산되는 문제점을 해결할 수 있다.

Claims (3)

1. 반도체 기판(10)상에 제1하부막(12), 제2하부막(14), 산화막(16), 그리고 폴리실리콘막(18)이 순차적으로 형성된 다층막의 구조를 갖는 반도체장치의 제조방법에 있어서, 상기 반도체기판(10)의 에지부분(A)을 마스킹하고 포토레지스트 패턴(20)을 마스크로 사용하여 상기 폴리실리콘막(18)을 선택적으로 식각할 때, 상기 에지부분(A)에 위치한 폴리실리콘막이 제거되지 않게 하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
2. 제1항에 있어서, 상기 반도체기판(10)의 에지부분(A)은 라운드형 클램프(22)를 사용하여 마스킹되는 것을 특징으로 하는 반도체 장치의 제조 방법.
3. 반도체장치의 제조방법에 있어서, 반도체기판(10)상에 제1하부막(12), 제2하부막(14), 산화막(16), 그리고 폴리실리콘막(18)을 순차적으로 형성하는 공정과; 상기 반도체기판(10)의 에지부분을 라운드형 클램프로 눌러 고정하는 공정과; 상기 반도체기판(10)상에 포토레지스트 패턴(20)을 형성하는 공정과; 상기 포토레지스트 패턴(20)을 마스크로 사용하여 상기 폴리실리콘막(18)을 식각하는 공정과; 상기 포토레지스트 패턴(20)을 마스크로 사용하여 상기 산화막(16)을 식각하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.