TW405190B - A method of fabricating a semiconductor device with a multi-layer structure - Google Patents

A method of fabricating a semiconductor device with a multi-layer structure Download PDF

Info

Publication number
TW405190B
TW405190B TW85112823A TW85112823A TW405190B TW 405190 B TW405190 B TW 405190B TW 85112823 A TW85112823 A TW 85112823A TW 85112823 A TW85112823 A TW 85112823A TW 405190 B TW405190 B TW 405190B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
substrate
clip
etching
Prior art date
Application number
TW85112823A
Other languages
English (en)
Inventor
Jong-Wook Suk
Chin-Hao Pu
Yeon-Hae Jeong
Byung-Goo Jeon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW405190B publication Critical patent/TW405190B/zh

Links

Landscapes

  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部中央標準局員工消費合作社印裝 本纸張尺度適用中國國家標準(CNS) 405190 A7 B7 五、發明説明(1 ) 發明領域 本發明係有關於一種具有多層結構之半導體裝置的製造 ,特別有關於一種製造可於蝕刻過程中阻礙缺陷出現在半 導體基質之邊緣及侧邊部分的方法,其中該蝕刻過程是用 來形成一種電路圖樣於具有多層結構之半導體結構上。 發明背景 圖1A至圖1C係依序顯示以習用方法製造半導體裝置之 步驟。請參考圖1A,在半導體基質10上,第一及第二下 層1 2及1 4係依序形成的》氧化物層1 6及多晶矽層1 8係依 序形成在第二下層14上》結果,多層膜形成在基質1〇上 。在形成多層膜後,光阻層沉積並被圖樣化在該多晶矽層 1 8上,以形成圖樣化的光阻層2 0。 接著,如果習知的電漿蝕刻以使用圖樣化的光阻層2 0作 爲光罩來實施時,則多晶矽層1 8會被選擇性地去除,如圖 1B所示。然而,在去除多晶矽層的時候,在基質1〇邊緣 及側邊部分的多晶矽也會被部分地去除,如圖1 B中的虛 線"A"所示。 假如實施化學濕蝕刻來選擇性地去除氧化物層i 6,則在 邊緣及側邊部分也會被部分去除,如圖1 C中之虚線"A "所 示,結果會發生缺陷陷的存在會引起基質邊緣及側邊 部分被破壞的嚴重問題,此一破壞是因爲在蝕刻該氧化物 層1 6時,缺陷擴散到該等部分。結果就會製出電氣特性差 的半導體裝置。 即使這些缺陷可用濕式或乾式蝕刻的方式將留在基質上 -4 - Α4規格(21 Οχ297公疫) (請先閲讀背面之注意事項再填寫本頁) ,ΐτ Α7 Β7 405190 五、發明説明(2 的光阻囷樣予以剌除而消除,在基質邊緣及側邊部分的氧 化物層會被氮化矽(Si3N4)層形成期間使用HF溶解液的後 續清潔製程而去除。這也會導致缺陷再發生》 發明總結 本發明的目的在提供一種製造半導體裝置的方法,此方 法可用來防止於多層膜圓樣形成過程中缺陷產生在半導體 基質的邊緣及侧邊部分β 根據本發明之一特徵,製造一種具半導體裝置的方法包 括以下步驟:依序地沉積複數層於半導體裝置上以便形成 多層膜;使用夾子以固定的方式遮蓋基質的全部邊緣部分 ;使用囷樣化的光阻層作爲囷樣成形用光罩來蝕刻該多層 膜的最上層;以及濕蝕刻該最上層以下的下層。 根據本發明的另一個特徵,製造半導體裝置的方法包括 :依序沉積至少兩層於半導體裝置上以便形成含有第一及 第二層的多層膜;使用環形夹子以固定的方式來遮蓋在該 基質上第—層的全部邊緣部分;使用圖樣化的光阻層作爲 圖樣成形用光罩來乾蝕刻該第二層;以及濕蝕刻該第二層 下的第一層。 囷示簡要説明 藉由參考以下之圖式,熟習此項技藝之人士當可明瞭本 發明,而且其目的也會顯出。 圖1至圖依序顯示習用製造半導裝置在各製程步驟中的 橫剖面圖; 圖2Α至圖2C依序顯示根據本發明之新穎方法中之各 (請先閲讀背面之注意事項再填寫本頁) ,1Τ 經濟部中央揉準局貝工消費合作社印製 -5- 405190
五、發明説明(3 經濟部中央標準局員工消費合作社印製 驟中之橫剖面囷;以及 圖3係顯示用於本發明之新穎方法的環形夾子。 輕-佳實施例乏始祕 請參考圖2A,根據本發明之製造半導體裝置的新顆方法 包括在實施乾㈣以形❹層膜之—囷樣化層時,將環形 ^_依序定位在其上具有該多層膜的半導體基質1〇上:~ 藉著該環形夾22的位置,基質1〇的邊緣及側邊部分就不 會被去除,因爲在乾蝕刻時,夾子22會蓋住並固定該邊緣 邵分。因此’即使實施乾_以便選擇性地去除該圖樣化 層下的下層,該下層的邊緣及侧邊部分就不會被去除。 再如圖2A所示,在半導體基質上,第一及第二下層12 及14、一氧化物層16、一多晶矽層18會依序地形成,以 便形成一多層膜。在形成如圖2所示的多層膜之後,一光 阻層會沉,在該多晶矽層18上,然後圖樣化以形成圖樣化 的矽20多晶矽層18的圖樣化製程中,如囷2A所示, 基質的邊緣部分會被環形的夹子22 (如圖3所示)遮蓋。該 環形的夾子2 2會蓋住基質的全部邊緣,因爲夹子的内徑 22a是小於基質的直徑,而且夹子是外徑22b是大於基質 的直徑,如圖3所示》 接著,假如實施習知技藝中爲人熟知的電漿蝕刻作爲乾 姓刻並使用圖樣化的光阻層20作爲光罩時,該多晶碎層 18會被選擇性地去除,如圖2B所示。在去除多晶矽層時 ,在基質邊緣及侧邊的多晶梦層18也不會被夹子22去除 ,如圖2 B中之虛線"A "所示。 7 -6- (請先閲讀背面之注意事項再填寫本頁) 、vs * ...... 1— • 1^1 · 本紙張尺度適用中國國家梯準(CNS ) A4規格(2丨OX297公釐) A7 B7 #年έ 日修正/更正/補克 405190 五、發明説明(4 ) ί1_ΒΐΕ) 如圖2C所示,接著即使實施化學濕蝕刻以便選擇性地去 除多晶矽層18下的氧化物層16,在邊緣及側邊部分的氧化 物層16也不會被去除,如圖2C中之虛線"Α"所示,所以缺 陷不會因爲化學因素而產生。 該夾子22可以抗前述乾蝕刻及化學濕蝕刻的任何物質製 成,包括(但不限於)一含氟樹脂,聚氯乙烯及一不鏽鋼( 日本工業標準SUS)»當使用一氫氟酸系統的蝕刻溶液時, 該含氟樹脂可以用作爲該夾子22的材料。該不鏽鋼材料則 適於一使用鹼性蝕刻溶液的情形。該夾子22可以由一外表 覆蓋有該含氟樹脂的一不鏽鋼(作爲結構元件)所製成,如 此可被用於抗各種蝕刻溶液。該夾子22可結合於一用於將 晶圓帶入一蝕刻浴的設備(例如機械手),而用於從該設備 結合或卸下該夾子22的機構可以爲螺栓或其它合適固定器 〇 如上所述,根據製造具有多層結構之半導體裝置之新穎 方法,當多層結構的多晶矽層以使用乾蝕刻製程予以選擇 性地去除時,在基質邊緣及側邊部分的多晶矽層不會被去 除,因爲該等邊緣及側邊部分被一環形夾子所固定並被遮 蓋。因此,在濕蝕刻該多晶矽層下的氧化物時,在該等邊 緣及側邊部分的氧化物層就不會被去除,而且缺陷也不會 發生在該基質的邊緣及側邊部分。 ---------—裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 i線_ 經濟部中央橾率局貝工消費合作社印裝 本紙張尺度適用中困國家揉準(CNS 規格(210X297公釐) 83.110,000

Claims (1)

  1. 經濟部中央標準局貝工消費合作社印製 4〇5iy〇 g ____ D8 六、申請專利範圍^ ι· 一種製造具有多層結構之半導體裝置的方法,包括以下 步驟: 依序沉積複數層於一半導體裝置上,以便形成一多層 膜; 使用一夾子以固定的方式遮蓋該基質的全部邊緣部分 使用囷樣化的光阻層作爲圖樣成形用光罩來乾蚀刻該 多層膜的最上層;以及 濕蝕刻該最上層之下的下層。 2. 如申請專利範圍第1項之方法,其中該夹予是環形爽子 ,該夾子的内徑小於基質的直徑,而其外徑大於該基質 的直徑。 3. —種製造半導體裝置的方法,包括以下步驟: 依序地沉積至少兩層於一半導體裝置上,以便形成一 由第一及第二層所組成的多層膜; 使用一環形夾子以固定的方式遮蓋該基質 之全部邊緣部分; 使用圖樣化的光阻層作爲圖樣成形用光罩安】胃 第二層;以及 濕蚀刻該第二層下的第一層。 -8 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 乂 、1T • i I
TW85112823A 1995-12-29 1996-10-19 A method of fabricating a semiconductor device with a multi-layer structure TW405190B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067541A KR0170512B1 (ko) 1995-12-29 1995-12-29 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
TW405190B true TW405190B (en) 2000-09-11

Family

ID=19447781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW85112823A TW405190B (en) 1995-12-29 1996-10-19 A method of fabricating a semiconductor device with a multi-layer structure

Country Status (3)

Country Link
JP (1) JPH09186142A (zh)
KR (1) KR0170512B1 (zh)
TW (1) TW405190B (zh)

Also Published As

Publication number Publication date
KR0170512B1 (ko) 1999-03-30
JPH09186142A (ja) 1997-07-15

Similar Documents

Publication Publication Date Title
TW405190B (en) A method of fabricating a semiconductor device with a multi-layer structure
CN111192833A (zh) 碳化硅晶圆片及其制造方法
TW488017B (en) Semiconductor manufacture method of black silicon removal
JPH0964020A (ja) トレンチの形成方法
TW408444B (en) Method for forming bonding pad by self alignment
TW382144B (en) Method for simultaneous forming bit line contact and node contact
TW415018B (en) Manufacture of LOCOS
JP2009295785A (ja) 半導体装置の製造方法
TW519724B (en) Formation method for pad-open and fuse-open
KR950007056A (ko) 반도체 소자의 소자격리 산화막 형성방법
KR100282338B1 (ko) 반도체장치의 소자분리방법
TW508696B (en) Method for etching of mask layer and passivation layer of metal contact windows
TW413842B (en) Method for improving photoresist residue
KR20000038673A (ko) 반도체웨이퍼의 오염 방지방법
TW502378B (en) Process for producing shallow trench isolation (STI) structure opening
JPH0637012A (ja) 周辺露光によるパターン形成方法
JPH08186115A (ja) 金属膜の形成方法
JPH06196453A (ja) レジストの剥離方法
JP2001023981A (ja) 半導体装置の製造方法
TW521389B (en) Method for producing gate and line with narrow line width
KR20020002932A (ko) 반도체소자의 게이트전극 형성방법
KR970017952A (ko) 고체 촬상 소자의 제조공정에 있어서의 정렬키 형성 방법
JP2002341548A (ja) ウェーハの処理方法
TW388951B (en) Method for producing mixed mode semiconductor devices
JPH03125427A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees