KR20000038673A - 반도체웨이퍼의 오염 방지방법 - Google Patents

반도체웨이퍼의 오염 방지방법 Download PDF

Info

Publication number
KR20000038673A
KR20000038673A KR1019980053749A KR19980053749A KR20000038673A KR 20000038673 A KR20000038673 A KR 20000038673A KR 1019980053749 A KR1019980053749 A KR 1019980053749A KR 19980053749 A KR19980053749 A KR 19980053749A KR 20000038673 A KR20000038673 A KR 20000038673A
Authority
KR
South Korea
Prior art keywords
film
insulating film
wafer
semiconductor wafer
edge
Prior art date
Application number
KR1019980053749A
Other languages
English (en)
Inventor
강성훈
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980053749A priority Critical patent/KR20000038673A/ko
Publication of KR20000038673A publication Critical patent/KR20000038673A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체웨이퍼의 오염 방지방법에 관한 것으로, 종래에는 웨이퍼의 가장자리에서 폴리실리콘과 같은 도전막 또는 절연막등이 웨이퍼로부터 착탈되어 칩이 형성되는 영역으로 유입됨에 따라 칩의 신뢰성 및 특성저하를 유발하는 문제점이 있었다. 따라서, 본 발명은 반도체웨이퍼의 칩이 형성되는 영역에 소자가 제조됨에 따라 반도체기판 상에 필드산화막, 층간절연막, 도전막 및 절연막의 적층구조가 형성된 후, 순차적인 사진식각을 통해 상기 절연막, 도전막, 층간절연막 및 필드산화막의 일부가 식각되는 종래 반도체웨이퍼의 가장자리 형성에 있어서, 상기 순차적인 사진식각은 반도체웨이퍼의 가장자리에 형성된 절연막의 상부에 음성 감광막의 패턴을 형성하여 상기 절연막과 도전막을 건식식각하는 공정과, 상기 음성 감광막의 패턴을 제거한 후, 층간절연막 및 필드산화막을 습식식각하는 공정으로 이루어지는 반도체웨이퍼의 오염 방지방법을 제공하여 웨이퍼의 가장자리에서 폴리실리콘과 같은 도전막 또는 절연막등이 웨이퍼로부터 착탈되지 못하도록 하여 칩이 형성되는 영역으로 유입되는 것을 차단함으로써, 칩의 신뢰성 및 특성을 향상시킴과 아울러 칩의 불량을 최소화하여 생산성을 향상시킬 수 있는 효과가 있다.

Description

반도체웨이퍼의 오염 방지방법
본 발명은 반도체웨이퍼의 오염 방지방법에 관한 것으로, 특히 웨이퍼의 가장자리에 적층된 도전막 또는 절연막의 하부막이 반도체소자의 제조를 위한 등방성식각으로 인해 제거됨에 따라 그 도전막이나 절연막이 웨이퍼로부터 착탈되어 웨이퍼를 오염시키는 것을 방지하기에 적당하도록 한 반도체웨이퍼의 오염 방지방법에 관한 것이다.
일반적으로, 반도체소자의 사진식각공정에 적용되는 감광막(photoresist)은 노광특성에 따라 양성(positive) 감광막과 음성(negative) 감광막으로 분류된다.
상기 양성 감광막은 노광된 영역이 후속 현상(development)을 통해 제거되고 노광되지 않은 영역이 잔류하는 특성이 있으며, 음성 감광막은 이와 반대이다. 이와같은 양성 감광막과 음성 감광막은 사진식각의 진행에 따른 공정상의 장점 및 단점을 가지고 있기 때문에 웨이퍼상에 제조되는 반도체소자의 특성에 따라 적절히 선택하여 사용하여야 한다.
특히, 64M급 디램(DRAM)의 반도체소자 제조에 있어서는 소자가 고집적화되고, 선폭이 작아짐에 따라 패턴(pattern) 자체의 크기도 미세화됨과 아울러 패턴간의 간격이 좁아지게 되어 필드산화막이나 커패시터와 같은 단독화된 패턴의 형성시에 감광막의 현상된 단부가 경사(profile slope)를 갖지 않고, 현상후 감광막의 찌꺼기(scum)가 남지 않으며, 해상도가 우수한 음성 감광막을 사용하는 것이 기업체마다 보편화되고 있다.
상기한 바와같이 음성 감광막을 이용하여 커패시터와 같은 단독화된 패턴의 형성시에 웨이퍼의 가장자리는 노광이 이루어지지 않음에 따라 웨이퍼 가장자리의 감광막은 모두 제거된다.
이와같은 종래 반도체소자의 제조에 따른 웨이퍼 가장자리의 단면을 도1a 내지 도1d에 도시한 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체웨이퍼의 가장자리는 소자가 형성되지 않는 영역이므로, 반도체기판(1) 상부전면에 필드산화막(2)이 형성되며, 칩이 형성되는 영역에 소자를 제조함에 따라 반도체웨이퍼의 가장자리에는 상기 필드산화막(2)의 상부전면에 층간절연막(3)이 형성된 후, 양성 감광막을 통한 사진식각공정시에 반도체웨이퍼의 가장자리로부터 일정한 영역이 노광되므로, 상기 양성 감광막을 현상하여 층간절연막(3)을 식각한 후, 양성 감광막을 제거함에 따라 반도체웨이퍼의 가장자리는 단차를 갖게 된다. 이와같이 양성 감광막의 노광으로 웨이퍼의 가장자리에 단차가 형성됨에 따라 외부로부터 웨이퍼내에 유입되는 오염물질들이 단차를 통해 억제되며, 아울러 카셋트와 같은 반도체장치등에 웨이퍼의 삽입이 용이해 진다.
그리고, 도1b에 도시한 바와같이 상기 층간절연막(3)이 형성된 구조물의 칩이 형성되는 영역에 소자(커패시터)를 제조함에 따라 웨이퍼 가장자리의 층간절연막(3) 및 필드산화막(2) 상부전면에 폴리실리콘(4)이 증착된 후, 음성 감광막을 통한 사진식각공정시에 반도체웨이퍼의 가장자리가 노광되지 않으므로, 상기 음성 감광막을 현상하여 폴리실리콘(4)을 식각함에 따라 상기 층간절연막(3)을 통해 단차진 층간절연막(3)의 측면에 폴리실리콘(4)이 측벽으로 잔류하며, 계속해서 그 구조물의 상부전면에 순차적으로 폴리실리콘(5) 및 산화막(6)이 적층된다.
그리고, 도1c에 도시한 바와같이 상기 폴리실리콘(5) 및 산화막(6)이 적층된 구조물의 칩이 형성되는 영역에 소자(커패시터)를 제조하기 위해서 음성 감광막을 통한 사진식각공정이 진행되는데, 이때 반도체웨이퍼의 가장자리가 노광되지 않으므로, 상기 음성 감광막을 현상하여 산화막(6) 및 폴리실리콘(5)을 건식식각함에 따라 웨이퍼의 가장자리에 형성된 산화막(6) 및 폴리실리콘(5)이 완전히 제거된다.
그리고, 도1d에 도시한 바와같이 상기 폴리실리콘(5) 및 산화막(6)이 제거된 구조물의 칩이 형성되는 영역에 후속 습식식각이 수행되면, 웨이퍼 가장자리의 층간절연막(3) 및 필드산화막(2)이 등방성 식각으로 인해 모두 제거되므로, 폴리실리콘(4)의 측벽이 웨이퍼로부터 착탈된다.
상기한 바와같이 웨이퍼 가장자리에서 착탈되는 폴리실리콘(4)의 측벽은 종래의 기술을 설명하기 위한 하나의 예이며, 실제 웨이퍼 가장자리에는 폴리실리콘(4)과 같은 도전막 또는 절연막등이 적층되어 착탈된다.
상술한 바와같이 종래 반도체소자의 제조시에는 웨이퍼의 가장자리에서 폴리실리콘과 같은 도전막 또는 절연막등이 웨이퍼로부터 착탈되어 칩이 형성되는 영역으로 유입됨에 따라 칩의 신뢰성 및 특성저하를 유발하는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 웨이퍼의 가장자리에서 폴리실리콘과 같은 도전막 또는 절연막등이 웨이퍼로부터 착탈되는 것을 방지할 수 있는 반도체웨이퍼의 오염 방지방법을 제공하는데 있다.
도1은 종래 반도체소자의 제조에 따른 웨이퍼 가장자리의 단면을 보인 수순단면도.
도2는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:반도체기판 2:필드산화막
3:층간절연막 4,5:폴리실리콘
6:산화막 PR1:음성 감광막의 패턴
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체웨이퍼 오염 방지방법의 바람직한 일 실시예는 반도체웨이퍼의 칩이 형성되는 영역에 소자가 제조됨에 따라 반도체기판 상에 필드산화막, 층간절연막, 도전막 및 절연막의 적층구조가 형성된 후, 순차적인 사진식각을 통해 상기 절연막, 도전막, 층간절연막 및 필드산화막의 일부가 식각되는 종래 반도체웨이퍼의 가장자리 형성에 있어서, 상기 순차적인 사진식각은 반도체웨이퍼의 가장자리에 형성된 절연막의 상부에 음성 감광막의 패턴을 형성하여 상기 절연막과 도전막을 건식식각하는 공정과, 상기 음성 감광막의 패턴을 제거한 후, 층간절연막 및 필드산화막을 습식식각하는 공정으로 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체웨이퍼 오염 방지방법의 바람직한 일 실시예를 도2a 내지 도2d에 보인 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 종래의 도1a와 동일하게 반도체웨이퍼의 칩이 형성되는 영역에 소자가 형성됨에 따라 반도체웨이퍼의 가장자리가 반도체기판(1), 필드산화막(2) 및 층간절연막(3)의 적층구조로 형성된다.
그리고, 도2b에 도시한 바와같이 종래의 도1b와 동일하게 층간절연막(3)이 형성된 구조물의 칩이 형성되는 영역에 소자(커패시터)를 제조함에 따라 층간절연막(3)의 측면에 도전막으로 폴리실리콘(4)의 측벽이 형성되고, 계속해서 그 구조물의 상부전면에 순차적으로 도전막으로 폴리실리콘(5) 및 절연막으로 산화막(6)이 적층된다. 이때, 반도체웨이퍼의 가장자리 필드산화막(2) 상부에 형성되는 층간절연막(3), 폴리실리콘(4)의 측벽, 폴리실리콘(5) 및 산화막(6)의 적층구조는 반도체웨이퍼의 칩이 형성되는 영역에 제조되는 소자의 종류에 따라 종류, 갯수 및 증착순서가 달라질 수 있다.
그리고, 도2c에 도시한 바와같이 상기 폴리실리콘(5) 및 산화막(6)이 적층된 구조물의 칩이 형성되는 영역에 소자(커패시터)를 제조하기 위해서 음성 감광막을 통한 사진식각공정이 진행되는데, 이때 반도체웨이퍼의 가장자리를 노광하면, 음성 감광막의 현상후에 산화막(6)의 상부에 음성 감광막의 패턴(PR1)이 형성되며, 이 음성 감광막의 패턴(PR1)을 적용하여 산화막(6) 및 폴리실리콘(5)을 건식식각함에 따라 웨이퍼의 가장자리에 형성된 산화막(6) 및 폴리실리콘(5)이 잔류하며, 산화막(6) 및 폴리실리콘(5)이 제거된 영역의 층간절연막(3)이 노출된다.
한편, 반도체웨이퍼의 가장자리에 상기한 바와같은 음성 감광막의 패턴(PR1)을 형성하는 대신에 식각장비 내부에서 웨이퍼의 가장자리가 식각되지 않도록 원통형의 칸막이를 장착하여 웨이퍼를 식각하는 방법도 고려할 수 있다.
그리고, 도2d에 도시한 바와같이 상기 음성 감광막의 패턴(PR1)을 제거한 후, 그 구조물의 칩이 형성되는 영역에 후속 습식식각이 수행되면, 웨이퍼 가장자리의 산화막(6) 및 층간절연막(3)은 등방성 식각으로 인해 모두 제거되고, 폴리실리콘(5)의 하부에 형성된 필드산화막(2)은 등방성 식각으로 인해 반도체웨이퍼 가장자리의 일정한 영역까지만 제거된다.
이때, 반도체웨이퍼의 가장자리에 형성된 폴리실리콘(4)의 측벽은 상부에 상부에 형성된 폴리실리콘(5) 및 하부에 잔류하는 필드산화막(2)으로 인해 웨이퍼로부터 착탈되지 않는다.
상기한 바와같은 본 발명에 의한 반도체웨이퍼의 오염 방지방법은 웨이퍼의 가장자리에서 폴리실리콘과 같은 도전막 또는 절연막등이 웨이퍼로부터 착탈되지 못하도록 하여 칩이 형성되는 영역으로 유입되는 것을 차단함으로써, 칩의 신뢰성 및 특성을 향상시킴과 아울러 칩의 불량을 최소화하여 생산성을 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 반도체웨이퍼의 칩이 형성되는 영역에 소자가 제조됨에 따라 반도체기판 상에 필드산화막, 층간절연막, 도전막 및 절연막의 적층구조가 형성된 후, 순차적인 사진식각을 통해 상기 절연막, 도전막, 층간절연막 및 필드산화막의 일부가 식각되는 종래 반도체웨이퍼의 가장자리 형성에 있어서, 상기 순차적인 사진식각은 반도체웨이퍼의 가장자리에 형성된 절연막의 상부에 음성 감광막의 패턴을 형성하여 상기 절연막과 도전막을 건식식각하는 공정과, 상기 음성 감광막의 패턴을 제거한 후, 층간절연막 및 필드산화막을 습식식각하는 공정으로 이루어지는 것을 특징으로 하는 반도체웨이퍼의 오염 방지방법.
  2. 제 1항에 있어서, 반도체웨이퍼의 가장자리에 형성되는 층간절연막, 도전막 및 절연막의 적층구조는 칩이 형성되는 영역에 제조되는 소자의 종류에 따라 막의 종류, 갯수 및 증착순서가 달라지는 것을 특징으로 하는 반도체웨이퍼의 오염 방지방법.
KR1019980053749A 1998-12-08 1998-12-08 반도체웨이퍼의 오염 방지방법 KR20000038673A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980053749A KR20000038673A (ko) 1998-12-08 1998-12-08 반도체웨이퍼의 오염 방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980053749A KR20000038673A (ko) 1998-12-08 1998-12-08 반도체웨이퍼의 오염 방지방법

Publications (1)

Publication Number Publication Date
KR20000038673A true KR20000038673A (ko) 2000-07-05

Family

ID=19561884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053749A KR20000038673A (ko) 1998-12-08 1998-12-08 반도체웨이퍼의 오염 방지방법

Country Status (1)

Country Link
KR (1) KR20000038673A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256318B2 (en) 2016-04-26 2019-04-09 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device to prevent defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256318B2 (en) 2016-04-26 2019-04-09 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device to prevent defects

Similar Documents

Publication Publication Date Title
US6579757B2 (en) Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized
US20170256417A1 (en) Method of forming patterns
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
JP2001345294A (ja) 半導体装置の製造方法
KR100958702B1 (ko) 반도체 웨이퍼의 가장자리 칩들에 기인하는 결함들을제거하기 위한 반도체 공정
US5922516A (en) Bi-layer silylation process
JP2000183032A (ja) ウェハ上の黒シリコン形成を防ぐ方法および半導体アセンブリ
KR20000038673A (ko) 반도체웨이퍼의 오염 방지방법
KR100290588B1 (ko) 반도체장치의 도전막 패턴 형성방법
CN118299254B (zh) 半导体器件及其制造方法
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
JP4376500B2 (ja) レジスト埋め込み方法および半導体装置の製造方法
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR100617066B1 (ko) 반도체 소자의 제조방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR100281891B1 (ko) 반도체장치의 배선패턴 형성방법
CN106328511B (zh) 半导体器件的电极制作方法
KR19980084300A (ko) 반사억제막을 이용한 소자분리막 형성방법
KR100218730B1 (ko) 반도체 소자 제조방법
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
KR20010008613A (ko) 웨이퍼의 에지 베드 제거 방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100265588B1 (ko) 감광막패턴의 형성방법
US20090263968A1 (en) Method of fabricating semiconductor device
KR100277875B1 (ko) 커패시터 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination