KR0168323B1 - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR0168323B1
KR0168323B1 KR1019900700748A KR900700748A KR0168323B1 KR 0168323 B1 KR0168323 B1 KR 0168323B1 KR 1019900700748 A KR1019900700748 A KR 1019900700748A KR 900700748 A KR900700748 A KR 900700748A KR 0168323 B1 KR0168323 B1 KR 0168323B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
transistor
substrate
current
base
Prior art date
Application number
KR1019900700748A
Other languages
English (en)
Other versions
KR900702570A (ko
Inventor
콘젤만 게르하르트
카이너 로베르트
피틀러 게르하르트
요헨 페터
Original Assignee
랄프 베렌스; 위르겐 프리트만
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 랄프 베렌스; 위르겐 프리트만, 로베르트 보쉬 게엠베하 filed Critical 랄프 베렌스; 위르겐 프리트만
Publication of KR900702570A publication Critical patent/KR900702570A/ko
Application granted granted Critical
Publication of KR0168323B1 publication Critical patent/KR0168323B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 전자 모놀리식 집적 회로는 간단한 수단을 이용하여 자기-전파소수-캐리어 전류 발생을 완전히 방지하여 발생 점에서의 상기 전류 강도를 감소시키거나 재결합 배리어에 의해 자기-전파 소수캐리어를 댐핑시키거나 전압이 걸린 배리어에 의해 상기 전류를 추출하여 상기 기판에서 전계를 발생시킬 수 있다. pn전이 부를 기판내에서 형성하기 위하여 도핑된 반도체 물질로 이루어진 기판(32)을 갖는 집적 회로로서, 상기 pn 전이 부는 상기 집적회로의 정상적인 동작 중에는 차단되지만 전기적인 잡음으로 인한 상기 기판으로의 소수 전류의 주입에 민감하여 도통될 수 있는 상기 집적 회로에 있어서, 상기 소수 전류를 재결합시키는 배리어(8)를 포함하고, 상기 pn 전이 부는 상기 배리어(8)에 의해 다른 구성 요소와 분리되고, 상기 배리어(8)는 베이스(82), 콜렉터 영역 및 에미터 영역(83)을 갖는 트랜지스터(81)를 포함하며, 상기 트랜지스터(81)의 상기 베이스(82)는 상기 기판내의 모든 소수 전류에 접속되며 상기 소수 전류에 의해 제어된다

Description

[발명의 명칭]
집적회로
[종래의 기술]
본 발명은 주 청구범위의 일반 형태에 의해 한정된 바와 같은 전자 모놀리식 집적 회로에 관한 것이다.
이미 독일 특허 출원번호 제P3,802,822호에서 제안된 바와 같이, 감지 가능한 진폭 전압은 강력한 송신기의 고주파수 전계 영역 내의 차량 도체에서 유도된다. 이러한 도체가 전자 장치에 연결되는 경우에, 상기 전자 장치는 교란될 수 있다. 상술된 특허 출원에 따른 필터 회로는 기본적으로 간섭없이 동작 가능하게 하지만, 어떤 환경 하에선 상당히 고가인 문제가 있다.
특히, 도체가 모놀리식 집적 회로의 접속 패드에 연결되는 경우, 저저항이면서 상당히 값비싼 필터 회로가 필요하게 되는데, 만일 상기 필터 회로가 없는 경우에는 정류 전류를 피할 수 없게 된다. 상기 패드는 회로 설계에 따라서 p-n 접합을 이루는 구성 요소에 집적 접속되는데, 상기 p-n 접합은 예를 들어 전원의 직렬 트랜지스터 또는 개방 콜렉터로 동작되는 출력 트랜지스터의 콜렉터-기판 접합과 같이 분리될 수 없는 것이다. 상기 정류 전류가 자체적으로 회로의 기능에 손상을 입히지 않는다면, 상기 전류를 막을 필요가 없다. 그러나, 상기 전류는 소수 캐리어 전류를 그 주변, 즉 우선적으로 기판에 주입시키고, 상기 소수-캐리어 전류는 밀도 기울기(density gradient) 영향하에서 기판에서 모놀리식 집적 회로 영역의 외곽 쪽으로 확산된다.
상기 전류가 민감한 회로 구성 요소에 충분한 전류 레벨로 도달되면, 상기 구성 요소의 동작점이 이동되어 전체 회로 기능에 장애를 일으킨다. 소수 캐리어 전류는 근본적으로 정류 전류로 인해 발생하기 때문에, 정류된 전류 자체 또는 상기 전류에 의해 생성된 소수 캐리어 전류는 적절한 수단에 의해 방지 및/또는 감소되어 장애를 일으키지 않도록 해야 한다.
그러나, 전자 시스템에서, 기생 효과에 의해 발생된 전압 또는 신호 전압은 기판보다 더 음의 극성을 갖게 되며, 이에 따라 동일한 양의 정류 전류를 발생 시켜서 상기 전류와 관계된 소수 캐리어 전류가 상술된 p-n 접합부에서 또한 발생될 수 있다.
[발명의 장점]
한편, 주 청구 범위의 특징을 갖는 본 발명에 따른 전자 모놀리식 집적 회로는, 간단한 수단을 이용하여 자기-확산 소수-캐리어 전류 발생을 완전히 방지하고 발생 시점에서 상기 전류 강도를 감소시키거나 재결합 배리어에 의해 자기-확산 소수 캐리어 전류를 댐핑시키거나 및/또는 전압이 걸린 배리어에 의해 상기 전류를 추출하여 상기 기판에서 전계를 발생시키는 장점이 있다. 또 다른 장점은 종속항 제41항 내지 제58항에서 나타난다.
[도면의 간단한 설명]
본 발명은 제1도 내지 제12도를 기초로 하여 설명된다. 제1도는 정류 전류 및 소수 캐리어 전류를 발생하는 트랜지스터(1a) 및 소수 캐리어 전류를 수신하는 트랜지스터(1b)로 구성된 회로를 도시하고,
제2도는 중첩된 고주파수 교류 전압의 영향하에서 정류 전류를 발생시키는 트랜지스터의 콜렉터 전압의 시간에 따른 변화를 도시한다.
제3도는 정류 전류를 방지하기 위한 직렬 다이오드와 트랜지스터의 접속상태를 도시하며,
제4도는 정류 전류를 감소시키기 위한 병렬 다이오드를 도시한다.
제5도는 발생된 소수 캐리어 전류를 차단하기 위한 배리어의 원리를 설명하기 위한 도면이고,
제6a도 내지 제6e도는 필요한 애벌런치, 쇼트키 또는 가변 용량성 다이오드(제7a 내지 제7c도)를 상호 접속 가능함을 설명한 도면이다. 또한,
제8a도는 정류 전류가 직렬 다이오드에 의해 방지 되는 트랜지스터 및 소수 캐리어 전류가 기판으로의 주입 후에 배리어에 의해 차단되는 트랜지스터를 갖춘 회로를 도시하며,
제8b도는 그 연결 구조를 도시한다. 배리어의 보다 단순한 구성은 제9b도에 따른 관련 레이아웃과 함께,
제9a도의 회로도를 통해 도시된다.
제10도는 유전 캐패시터의 집적된 구성을 도시하고,
제11도는 유전적으로 절연된 관을 갖춘 트랜지스터의 구성을 도시하며,
제12도는 정류 전류를 피하기 위한 배리어층 절연 트랜지스터의 구성을 도시한다.
[발명의 상세한 설명]
제1a도에서, (01)는 접지측 접속부이고, (02)는 동작 전압의 양극에 대한 접속부이고, (2)는 일반적으로 p형 기판상에 나타나는 트랜지스터이고, (21)는 상기 트랜지스터(2)의 에미터이고, (22)는 상기 트랜지스터(2)의 베이스이고, (23)는 한쪽이 접속 패드(03)와 접속되고, 다른 한쪽이 애노드(32)로서의 기판과 트랜지스터(2)의 상기 콜렉터(23)에 대응하는 캐소드(31)를 갖는 기생 다이오드(3)로 구성된다. 제1b 도는 에미터(41), 베이스(42) 및 콜렉터(43)를 갖춘 p-n-p 트랜지스터(4)를 예로서 부가한 구성을 갖는다. 기판 다이오드는 에미터로서의 캐소드(31)와, 베이스로서 공간적으로 연장된 기판(32) 및 양의 전위에 있는 p-n-p 트랜지스터(4)의 베이스와 동일하며 멀리 떨어져 위치된 콜렉터(33)를 갖춘 트랜지스터로서 도시되며, (331)는 전자에 의해 형성된 소수 캐리어 전류를 나타낸다.
제2도는 접지에 대한 콜렉터 전위 U31의 시간에 따른 변화를 도시한다. 접속 패드(01, 03)와 접속된 선이 강력한 송신기의 전계에 들어오면, 진폭은 공급된 직류 전위 U13을 훨씬 넘도록 제공될 수 있다. 상기 경우는 시정수 tA에서 발생하며, 직류 전류 U13을 값 U14까지 상승시키는 정류 전류가 발생된다. 따라서, 문제는 트랜지스터(2)의 콜렉터(23) 직류 전위 U31의 상승이 아닌 기판으로 주입되는 정류 전류와 연관된 소수 캐리어 전류(331)의 주입에 있다. 또한, 전자 시스템에서, 기판에 대한 음의 전압에 따른 전압 변동은 예를 들면 제 2 도에 명확히 도시되어 있으며 소수 캐리어를 주입하는 엔벨로프의 브랜치에 대응하는 고주파수의 방사 없이도 발생할 수 있다. 소수 캐리어의 긴 수명으로 인해 무전계 기판에서 큰 확산 거리를 생성함으로서, 소수 캐리어 전류는 멀리 떨어진 구성요소의 동작점 예를 들면 트랜지스터(4)의 동작 점을 이동시킬 수도 있다. 이것은 많은 예를 통해 설명된다.
정류 전류를 300mA로 하고, 상기 정류 전류에 의해 기판에 주입되는 소수 캐리어 전류를 상기 정류 전류의 10%, 즉 30mA로 한다. 트랜지스터(4)의 베이스 전류가 1㎂이면, 충분하게 크기를 갖도록 나타나, 두 개의 전류는 1 : 30,000의 소수 캐리어 전류 감쇠를 통해 동일한 크기로 된다.
제3도에서, 동작 전압의 양 및 음극은 다시 접속 패드(01, 02)와 접속되고, 상기 예에서 (2)는 전압 안정화 회로 소자로 된 직렬 트랜지스터이고, 기생 기판 다이오드는 (3)으로 표시되고, 접속 패드(03)(sic)와 콜렉터(23)사이에 접속된 다이오드는 (5)으로 표시되며, 본 예에서는 다이오드(5)의 출력측상에 접속된 가변 용량성 다이오드는 (6)으로 표시된다. 캐패시터(6)와 함께 다이오드(5)는 다이오드(3)가 순방향으로 극성 화되는 것을 확실하게 방지하며, 캐패시터(6)는 다이오드(5)의 턴 오프 비활동 및 고유 용량으로 인해 콜렉터에서의 전위가 접지 전위 아래로 강하하는 것을 방지하기 위해 필요하다. 다이오드(5)와 접속된 회로가 초과해 중첩된 HF 진폭에 민감한 경우에는 캐패시터(6)가 부가적으로 증가될 수 있다. 다이오드(5)는 또한 p-n-p 트랜지스터의 에미터-베이스 다이오드로 구성될 수 있다. 이 경우, 캐패시터는 p-n-p 트랜지스터의 콜렉터와 접속되어야 한다. p-n 접합부(5)에 의해 생성된 소정의 소수 캐리어는 (23)에 존재하는 양의 직류 전위에 의해 차단되기 때문에 확산되지 않는다.
제4도의 예에서, n-p-n 트랜지스터(2)의 에미터(21)는 접속 패드(01)와 접속되고, 상기 트랜지스터(2)의 콜렉터(23)는 p-n 접합부(3)와 병렬로 접속된 접속 패드(03)와 접속되고, 상기 접합부(3)는 콜렉터의 전위가 음인 경우 순방향으로 극화되고, 다이오드(7)의 전극은 적어도 스프레딩 저항으로 존재하는 저항(71) 및/또는 저항(73)을 통해 에미터(21)와 콜렉터(23)에 접속되고, 상기 다이오드(7) 및/또는 저항(73)과 협력 가능하게 p-n 접합부(3)를 통해 정류 전류를 감소시키고, 특히 쇼트키 다이오드는 실제적으로 낮은 순방향 전압으로 구성되어 실제로 거의 소수 캐리어를 주입시키지 않기 때문에 다이오드(7)로서 효과적이다.
소수 캐리어 전류의 주입을 항상 완전하게 피할 수 있거나 적절히 감소시킬 수 있는 것은 아니다. 이 경우에는, 배리어에 의한 소수 전류의 차단이 효과적이다. 제5도에서, (8)로 표시된 배리어는 제1a도 및 제1b도의 예에서의 n-p-n 트랜지스터로서 동작하는 다이오드(3)와 소수 캐리어 전류에 의해 차단되는 p-n-p 트랜지스터(4) 사이에 접속된다. 배리어(8)는 전원(81)을 통해 양으로 바이어스 되어, 전원(81)의 전류가 필요한 높은 정지 전류를 피하기에 충분하다면 전체 소수 캐리어 전류를 흡수할 수 있으며, 본 발명의 개선에 따른 다른 장점은 정류 전류 또는 소수 캐리어 전류의 함수에 따라 상기 전류를 발생하는데 있다. 이 후 , 제8a도 및 제8b도를 참조하여 가능한 실시 예를 설명한다. 소수 캐리어 전류를 확실하게 차단되도록 하기 위해서, 배리어는 모놀리식 집적 회로의 중요 부분이나 소수 캐리어 전류를 주입하는 구성 요소를 둘러싸야 한다. 특히, 칩에지에 상기 구성요소를 배치하며 충분히 넓은 배리어(8)가 칩 에지에서 칩 에지까지 코너를 지나거나 코너를 바로 통과해 확장되도록 하는데 장점이 있다. 또한, 레이아웃에서 배리어(8)에 바로 인접한 모놀리식 집적 회로의 소수 캐리어 전류에 민감하지 않은 소자를 배치하여 간섭 배제 회로에 필요한 비용을 절감할 수 있는 장점이 있다. 일반적으로, 간섭 배제는 간섭 전송기의 소정의 최대 전계 강도 또는 소정의 최대 정류 전류에 대해서만 필요하다. 그러나, 실제로 보다 높은 전계 강도나 정류 전류가 발생할 수 있어서 이용되는 보호 수단이 손상될 수 있다. 이 경우 전체 시스템이 최대한 안정 상태를 유지할 수 있도록 해야 하며 다음의 예가 이용될 수 있다.
1. 높은 전류(대략 30A)에 대한 조정 기는 소수 캐리어 전류를 주입하는 구성 요소가 조정 회로를 거쳐 정지되자마자 소수 캐리어 전류를 통과시킬 수 있으며 ; 전원 트랜지스터는 낮은 포화 전압을 갖으려 하기 때문에, 포화 상태를 바로 넘어 구동되는 경우에는 매우 높은 전류(대략 50내지 100A)가 유입될 수 있다. 이것은 레이아웃에서 바람직하게는 소수 캐리어 전류를 만나는 영역에서 소수 캐리어 전류를 흡수함으로써 전원 트랜지스터의 전류를 하향 조정하는 전류 결정 전류 발란스 회로 소자 배열의 예를 통해 확실히 피할 수 있다.
2. 디지털 모터 제어 장치를 갖춘 자동 차량의 점화 분배기에서의 홀 센서는 오직 실린더(1)를 결정하기 위해 제공되며, 점화가 실행되지 않은 경우, 즉 그 출력 트랜지스터의 콜렉터(23)가 턴온 상태로 진행되지 않은 경우에는 동작 중에 순간적으로 고장날 수 있다. 이러한 조건이 레이아웃시 대응하는 구성 요소를 배치함에 따른 것임을 당업자에게는 명백하다.
제6a도 내지 제6e도는 예를 들어, 필요한 애벌런치, 쇼트키 또는 가변 용량성 다이오드와 같은 구조의 부분적 다이어그램에 기초하여 본 발명의 목적을 달성하기 위한 가능한 공정 예를 도시한다.
* 도면의 주요부분에 대한 부호의 설명
000 : 기판 001 : 매립층
002 : 절연 확산부 100 : 에피택시층
003 : 콜렉터 접속 확산부 004 : 베이스 확산부
005 : 에미터 확산부 006 : 도포 산화물
007 : 금속화부 070 : 접촉 윈도우
플라즈마 질화물 등으로 된 표준 보호 층의 생성이 필요하다.
상기 절연 확산부(002)는 넓은 해칭으로 도시되며, 콜렉터 접속 확산부(003)는 하부 좌측에서 상부 우측까지 이동된 좁은 해칭으로 도시되며, 금속 구조(007)는 상부 좌측에서 하부 우측으로 이동된 해칭으로 도시된다.
제6a도에 따른 다이오드는 생성 과정에 제어에 따라 매립층(001)상에 위치한 절연 확산부(002)에 의해 형성되며 ; 대략 10에서 25V 사이의 항복 전압이 발생된다. 제6b도에 따른 다이오드는 절연 확산부(002) 내측에 위치한 에미터 확산 영역(005)에 의해 형성되며, 대략 6(V)의 낮은 항복 전압을 갖으나 상당히 높은 분포 용량을 갖는다. 제6c도는 일반적인 베이스(004)-에미터(005) 다이오드를 도시하며, 이것은 상당히 큰 스프레딩 저항을 갖고 있으나, 한편 통상 n-도프 공간 (100)(에피택시)에 의해 기판(000)으로부터 매우 높은 차단 방식을 통해 절연된다. 제6d도에 따른 다이오드는 절연층(002)에 대하여 에미터영역(005)과 매립층(001)으로부터 샌드위치 배열로 형성되며, 상기 매립 층은 콜렉터 접속 확산부(003)를 통해 제공된다. (005)가 (003)에 접속된 경우에, 상당히 높은 용량이 생성된다. 한편, (005)이 (002)에 마주하는 부분으로 이용되는 경우에는, 바이폴라 구조로 제6b도에 따른 다이오드가 이중 배리어층 절연을 통해 생성된다. 제 6e도에 따른 다이오드가 이중 배리어층 절연을 통해 생성된다. 제6e도에 따른 쇼트키 다이오드는 예를 들면 애노드(511)로서 A1 전극과 캐소드로서 n-도프 에피텍시(100)로 직접 형성되며, 접속 윈도우 에지를 따른 동작 점으로 인한 전계 방출을 억압하기 위한 방법이 고려되지 않는데, 이 경우에는 이것이 낮은 트래버스 전압에서 분배될 수 있으며, 그렇지 않은 경우에도 문헌을 통해 알 수 있기 때문이다.
제6도에 따른 장치는 목적에 따라 애벌런치 다이오드 또는 가변 용량성 다이오드로 이용될 수 있다. 애벌런치 다이오드는 그 영역이 흡수되는 충격 에너지에 따라 구성될 수 있으며, 필요한 용량에 따라 가변 용량성 다이오드로서 구성될 수 있다. 회로의 더 우수한 여려 가지 요건을 충족시키기 위하여, 제6도에 따른 다이오드가 필요에 따라 결합될 수 있으며, 제7a도 내지 제7c도에 몇 가지 예가 도시되어 있다.
제8a도는 예시된 회로에 기초하여 본 발명의 주요 요점을 설명한다. 음(접지) 및 양의 동작 전압에 대한 접속 패드는 다시 (01) 및 (02)으로 표시되며, 출력 트랜지스터의 콜렉터에 대한 접속 패드는 (03)으로 표시된다. 내부 저항(54)을 갖는 다이오드(51, 52, 53)는 동작전압 상에 놓인 피크 전압에 대하여 회로를 보호하기 위해 이용되며, 만약 이들의 용량이 충분히 큰 경우에는, 또한 미국 특허 출원 제 3,802,822호에 따라 02/01과 접속된 선을 댐핑시키는데 이용될 수 있다. 반대로 접속된 다이오드(51)는 전체 회로의 극성 전환을 방지하는 작용을 한다. 또한, 참조 부호 5 는 고주파수 교류 전압에 의해 생성되는 트랜지스터(1)(제3도의 (2)에 대응하는)의 콜렉터 회로에서의 정류 전류를 억제하는데 이용되는 제 3 도에서의 쇼트키 다이오드이며, 다이오드(5)의 출력은 다이오드 (61)에 의해 접자(01)와 용량적으로 접속된다. 출력 트랜지스터는 참조부호 2로 표시된다. 고주파수 교류 전압에 의해 생성되는 정류 및 소수 캐리어 전류는 출력 트랜지스터(2)의 낮은 포화 전압 조건으로 인해 방지되기 때문에, 배리어(8)는 출력 트랜지스터(2)와 모놀리식 집적 회로인 (44)으로 표시된 능동부 사이에 배치된다. (스프레딩) 저항(75)을 갖춘 다이오드(74)는 과잉 전압으로부터 트랜지스터(2)를 보호하는 작용을 하며, 또한 접속 패드(03)와 접속된 라인을 댐핑가능하다. 배리어(8)는 2개의 부분으로 구성된다 : 에피텍시에 의해 생성된 매립층(82)으로 구성된 앞부분의 재결합 영역은, 매립층 확산 부와 결합 가능하며, 에미터로서 동작하고 그 내부에 위치하는 p-도프 영역(83)을 통해 다이오드(5)의 캐소드측 단, 즉 낮은 교류 전압 동작 전압과 접속되고, 상기 재결합 영역은 전류원(81)으로 작용하는 p-n-p 트랜지스터의 베이스(82) 및 에미터(83)를 형성하며, 상기 트랜지스터의 콜렉터는 음기판 접속 부로서 작용하는 영역(84)과 일치하여 소수 캐리어 전류를 추출할 수 있으며, 기판으로 유입되는 전류는 소수 캐리어 전류에 의해 자체적으로 계속해서 생성된다. 트랜지스터(81)는 또한 콜렉터 전류가 전체 소수 캐리어 전류를 효과적으로 추출하도록 달링톤쌍으로 구성될 수 있다. 상대적으로 큰 전류가 흡수되기 때문에, 에미터(83)는 또한 동작 전압에 대한 접속 패드(02)상에 직접 위치되거나 자체의 다이오드를 경유한 점에 접속될 수 있다.
기판 내의 영역(83)에 의해 생성된 수직 전계 소자는 또한 재결합 영역(82)의 주위에서 동작하여 재결합 영역에서의 재결합 전류 및, 이에 따라 p-n-p 트랜지스터(81)의 베이스 전류를 증가시킬 수 있다. 충분한 재결합 전류가 고밀도 경사에 따라 높은 소수 캐리어 전류에서 베이스로 유입되는 동안, 저 전류에서는 적절하지 않을 수 있으며, 베이스(82)로 유입되는 적절한 바이어싱 전류가 레지스터(85)(제8a도) 또는 전류원(86)(제8b도)에 의해 생성된다.
가능한 장치의 구성이 좌측 에지에서의 구성요소 51, 5, 1, 44, 61, 8, 745, 2 로 제 8b 도의 레이아웃에 도시되며, 다이오드(52)는 또한 교차된다. 상기 수성의 각 영역은 이미 제 6 도에 대한 설명은 통해 설명되었다. 접속 패드(02)로부터 시작하여, 보호 회로에 속하는 다이오드(좌측에 대해서는 53)는 좌측에 배치되고, 직렬 트랜지스터(1)를 갖춘 공통 매립 층을 갖는 쇼트키 다이오드(5)는 우측에 위치된다. 이 때, 모놀리식 집적 회로로 된 다소 복잡한 능동 회로가 시작한다. 음의 콜렉터 전위에서 소수 캐리어 전류를 주입하는 트랜지스터(2)는 최우측단에 위치한다. 2 와 44 사이에 있는 배리어(8)는 재결합 전극(82) 및, 전류원(81)으로 이용되는 p-n-p 트랜지스터의 콜렉터와 기판과의 옴접속으로의 절연 확선 영역으로 형성되어 소수 캐리어 전류를 추출한다. 캐패시터(61)는 배리어(8)와 그외의 회로(44)사이에 배치되며, 이에 따라 기판(84)과의 음접속부와 접지에 가장 가깝게 위치한 절연 확산 영역(023) 간의 거이 및 이들간에 위치한 기판 저항은 증가된다. p-n-p 트랜지스터(81) 내에서는, 절연 확산 영역(002)과 p-도프 에미터(83) 사이에 전체적으로 또는 부분적으로 위치 가능한 매립층(82)에 콜렉터 접속 확산 영역(003)을 제공하는 장점이 있다. 상기 회로에서는 대체로 다이오드(5)와 n-p-n 트랜지스터를 p-n-p 트랜지스터로 대체하는 것이 권장되는데, 이것은 p-n-p 트랜지스터가 흡수되는 소수 캐리어 전류, 즉 배수의 정규 동작 전류를 전달해야 하기 때문이다.
본 발명의 다른 개선은 전체적인 비용을 절감할 수 있도록 보호되는 회로 소자 주위에 상술한 형태의 배리어를 배치시키는 데 있다.
제9a도 및 제9b도의 장치에서, 소수 캐리어 전류를 추출하는데 필요한 전위는 자체의 소수 캐리어 전류 및 정류 전류에 의해 생성된다. 제9a도의 회로도에 있어서, 기판 및 상기 기판으로 확산되는 절연 확산 영역(002)으로 형성된 저항은 콜렉터-기판 다이오드(3)와 기판의 접자 접속부(01) 사이에 이미 알려진 회로와 더불어 제공되며, 그 저항 값은 절연 확산 영역을 결정하는 저항 비에 의해 용이하게 조정될 수 있다. 콜렉터(23, 31)가 음으로 된 경우, 접지 접속부(01)로부터의 전류(35)는 저항(34)을 통해 흐르며, 계속해서 기판에서 p-n 접합부(32, 31)를 통해 콜렉터 접속부(03)로 흐르며, 접속 패드(01)는 음으로 된다. 제9b도의 레이아웃에 있어서, 저항(34)은 기판(000) 및 단면의 플레인으로 확장하는 절연 확산 영역(002)으로, 즉 고정 저항으로 표시되며, 애노드(32)는 동일한 영역으로 표시되고, 캐소드는 콜렉터 접속 확산층(003)을 통해 콜렉터 접속부(03)와 접속된 매립층(001)으로 표시된다.
캐패시터는 또한 정규 IC 공정 또는 부가적인 공정을 통해 유전체 삽입층에 의해 생성될 수 있다. 제10도는 유전체로서 얇은 에미터 산화물(060)을 갖는 것을 상기 예로서 제시한다. 콜렉터 확산층(003)에 의해 보강된 에미터 확산층(005)은 고체 상태의 전극을 형성하고, 여기서 (01)는 접속 부를 형성하며, (63)는 콘덕터 트랙 시스템이나 폴리실리콘 등으로 된 물질로 구성된 카운터 전극이다.
접속 패드(01)가 기판에 대한 두 개의 극성을 차단한다면, 에미터 영역(005)은 기판에 도달하지 않는 p-도프 영역, 이 경우에는 베이스 영역(004)으로 도입되어야 한다.
기판에 대한 정류 전류는 또한 제11도에서의 장치에 따라 트랜지스터(2)관의 유전체(산화물, 질화물 등)에 의해 피할 수 있으며, (061)는 트랜지스터(2)의 콜렉터(23)와 기판(000) 사이의 얇은 절연 층을 나타내며, 이외의 모든 구성은 이미 설명되었다. 이같이 고도로 복잡한 제조 공정이 다른 이유 때문에 필요하다면 이것은 해결 방법으로 적절하다.
정류 전류 및 이에 따라 기판으로 주입되는 소수 캐리어 전류의 주입은 또한 제12도에 따른 배이어층 특히 이 경우에는 입력단 트랜지스터로 유입시킴으로서 억제될 수 있다. 이러한 목적을 위해, 생성 공정은 하부 절연 확산층(020) 및 상부 절연 확산층(021)을 제공하는 것으로 이용된다 하부 절연층이 매립층 영역 위에 놓이고, 관의 측벽이 상부 절연층(021)에 의해 환(annular) 형상으로 도입된 경우, 관은 기판에 대하여 이중 차단 부를 갖게 된다.
무해한 소수 캐리어 전류를 제공할 확률은 재결합부 등을 제공함으로서 기판 내의 소수 캐리어의 캐리어 수명을 최대한 감소시키는데 있다. 또한, 적어도 배리어(8) 영역의 칩 배면층상에서의 재결합 율을 증가시키는 방법에 의해 지지 작용이 활용될 수 있다.
본 발명의 본질은 고주파수 교류 전압 영향하에서 기판에 주입되는 소수 캐리어 전류를 피하기 위하여 모놀리드식 집적 회로에 제공되는 수단을 구비하며, 댐핑하기 위한 기생 효과 또는 신호 전압은, 바꿔 말하면 회로 상에서 그들의 영향을 감소시킨다. 따라서, 본 발명의 대부분의 경우에 별도의 구성요소에 대한 부가적인 비용 없이 모놀리식 집적 회로를 갖는 전자 시스템의 기능을 보장하는데 이용되고, 간섭 전압의 방출되는 경우에는 플러그 가능한 접속 부에서만 실행 될 수 있거나, 또는 이것이 어려운 경우에는 적어도 비용을 절감할 수 있는 간섭 억제 회로를 필요치 않도록 하는데 이용된다.

Claims (20)

  1. pn 전이 부를 기판내에서 형성하기 위하여 도핑된 반도체 물질로 이루어진 기판(32)을 갖는 집적 회로로서, 상기 pn 전이 부는 상기 집적 회로의 정상적인 동작 중에는 차단되지만 전지적인 잡음으로 인한 상기 기판으로의 소수 전류의 주입에 민감하여 도통될 수 있는 상기 집적 회로에 있어서, 상기 소수 전류를 재결합시키는 배리어(8)를 포함하고, 상기 pn 전이 부는 상기 배리어(8)에 의해 다른 구성 요소와 분리되고, 상기 배리어(8)는 베이스(82), 콜렉터 영역 및 에미터 영역(83)을 갖는 트랜지스터(81)를 포함하며, 상기 트랜지스터(81)의 상기 베이스(82)는 상기 기판내의 모든 소수 전류에 접속되며 상기 소수 전류에 의해 제어되는 집적 회로.
  2. 제 1 항에 있어서, 상기 트랜지스터(81)의 에미터 영역(83)은 에피택시 영역(100)내에서 형성되고, 상기 에피택시 영역(100)은 상기 기판(000)상에서 형성되고, 상기 트랜지스터(81)의 상기 베이스(82)는 에피택시 영역(100)내에서 형성되는 집적 회로.
  3. 제 2 항에 있어서, 상기 트랜지스터(81)의 상기 콜렉터 영역은 상기 기판(000)내에 형성되는 집적 회로.
  4. 제 2 항에 있어서, 상기 트랜지스터(81)의 콜렉터 영역은 래터럴 콜렉터로서 상기 에피택시 영역(100)내에 형성되는 집적 회로.
  5. 제 4 항에 있어서, 상기 콜렉터 영역은 상기 기판과 음접촉하는 부분(84)을 갖는 절연 확산 부로서 형성되는 집적 회로.
  6. 제 4 항에 있어서, 상기 콜렉터 영역은 도통 통로에 의해 상기 기판과 옴접촉하는 부분(84)에 접속되는 집적 회로.
  7. 제 1 항에 있어서, 상기 트랜지스터(81)의 상기 에미터 영역은 양의 동작 전압 원에 접속되는 집적 회로.
  8. 제 2 항에 있어서, 상기 트랜지스터(81)의 상기 에미터 영역은 양의 동작 전압 원에 접속되는 집적 회로.
  9. 제 3 항에 있어서, 상기 트랜지스터(81)의 상기 에미터 영역은 양의 동작 전압 원에 접속되는 집적 회로.
  10. 제 4항에 있어서, 상기 트랜지스터(81)의 상기 에미터 영역은 양의 동작 전압 원에 접속되는 집적 회로.
  11. 제 1 항에 있어서, 상기 트랜지스터(81)의 상기 베이스(82)는 옴저항(85)을 통해 접지에 접속되는 집적 회로.
  12. 제 2 항에 있어서, 상기 트랜지스터(81)의 상기 베이스(82)는 옴저항(85)을 통해 접지에 접속되는 집적 회로.
  13. 제 3 항에 있어서, 상기 트랜지스터(81)의 상기 베이스(82)는 옴저항(85)을 통해 접지에 접속되는 집적 회로.
  14. 제 4 항에 있어서, 상기 트랜지스터(81)의 상기 베이스(82)는 옴저항(85)을 통해 접지에 접속되는 집적 회로.
  15. 제 1 항에 있어서, 상기 트랜지스터(81)의 l상기 베이스(82)는 전류원(86)을 통해 접지에 접속되는 집적 회로.
  16. 제 2 항에 있어서, 상기 트랜지스터(81)의 l상기 베이스(82)는 전류원(86)을 통해 접지에 접속되는 집적 회로.
  17. 제 3 항에 있어서, 상기 트랜지스터(81)의 상기 베이스(82)는 전류원(86)을 통해 접지에 접속되는 집적 회로.
  18. 제 4 항에 있어서, 상기 트랜지스터(81)의 상기 베이스(82)는 전류원(86)을 통해 접지에 접속되는 집적 회로.
  19. 제 1 항에 있어서, 도통 방향에서의 일시적인 극성 화에 민감한 상기 pn 전이부가 상기 회로 주변에 인접하게 배치되는 집적 회로.
  20. pn 전이 부를 기판내에서 형성하기 위하여 도핑 되는 반도체 물질로 이루어진 기판(32)을 갖는 집적 회로로서, 상기 pn 전이 부는 상기 집적 회로의 정상적인 동작 중에는 차단되지만 전기적인 잡음으로 인한 상기 기판으로의 소수 전류의 주입에 민감하여 도통될 수 있는 상기 집적 회로에 있어서, 상기 소수 전류를 재결합시키는 배리어(8)를 포함하고, 도통 방향에서의 일시적인 극성 화에 민감한 상기 pn 전이 부는 상기 배리어(8)에 의해 다른 구성 요소와 분리되고, 상기 배리어(8)는 일반적인 기판 단자(01)와의 저 저항 접속 부를 갖는 기판에 옴접촉되어 형성되며, 상기 민감한 pn 전이부가 발견되는 상기 기판의 표면 영역은 절연 확산 영역에 의해 둘러싸이지만, 상기 기판 단자와 직접 접촉되지 않게 되어 상기 회로에서의 정상 정류 전류 자체가 모든 소수 전류를 이탈시키는데 필요한 전압을 발생시키는 집적 회로.
KR1019900700748A 1988-08-10 1989-08-02 집적회로 KR0168323B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DEP3827052.8 1988-08-10
DE3827052 1988-08-10
DE3924278A DE3924278A1 (de) 1988-08-10 1989-07-22 Elektronisches, monolithisch integriertes geraet
DEP3924278.1 1989-07-22

Publications (2)

Publication Number Publication Date
KR900702570A KR900702570A (ko) 1990-12-07
KR0168323B1 true KR0168323B1 (ko) 1998-12-15

Family

ID=25870957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900700748A KR0168323B1 (ko) 1988-08-10 1989-08-02 집적회로

Country Status (5)

Country Link
EP (2) EP0645818B1 (ko)
JP (1) JP3167306B2 (ko)
KR (1) KR0168323B1 (ko)
DE (2) DE3924278A1 (ko)
WO (1) WO1990001801A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4133245C2 (de) * 1991-10-08 2001-09-20 Bosch Gmbh Robert Bipolare monolithisch integrierte Schaltung
US5514612A (en) * 1993-03-03 1996-05-07 California Micro Devices, Inc. Method of making a semiconductor device with integrated RC network and schottky diode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582467A (en) * 1978-12-18 1980-06-21 Toshiba Corp Mis type integrated circuit with schottky clamp diode
FR2492165A1 (fr) * 1980-05-14 1982-04-16 Thomson Csf Dispositif de protection contre les courants de fuite dans des circuits integres
IT1197279B (it) * 1986-09-25 1988-11-30 Sgs Microelettronica Spa Dispositivo integrato per schermare l'iniezione di cariche nel substrato, in particolare in circuiti di pilotaggio di carichi induttivi e/o capacitivi

Also Published As

Publication number Publication date
EP0404863A1 (de) 1991-01-02
JP3167306B2 (ja) 2001-05-21
EP0645818A2 (de) 1995-03-29
KR900702570A (ko) 1990-12-07
DE58909881D1 (de) 2002-01-03
JPH03500473A (ja) 1991-01-31
DE3924278A1 (de) 1990-02-15
WO1990001801A2 (de) 1990-02-22
EP0645818B1 (de) 2001-11-21
EP0645818A3 (de) 1995-08-30
WO1990001801A3 (de) 1990-04-05

Similar Documents

Publication Publication Date Title
JP3180831B2 (ja) 絶縁ゲート制御半導体装置
US4890149A (en) Integrated device for shielding charge injection into the substrate, in particular in driving circuits for inductive and capacitive loads
US7019338B1 (en) Subscriber interface protection circuit
US4647956A (en) Back biased CMOS device with means for eliminating latchup
JPH05183114A (ja) 半導体装置
US5719431A (en) Integrated driver circuit configuration for an inductive load element
EP0847089B1 (en) Method and device for suppressing parasitic effects in a junction-insulated integrated circuit
US4131928A (en) Voltage clamp device for monolithic circuits
US5181083A (en) Pin diode with a low peak-on effect
EP0566186A2 (en) Power integrated circuit with latch-up prevention
FI114053B (fi) Puolijohdekomponentti sysäysjännitteiden rajoittamiseksi ja puhelinpiiri
JPS6271257A (ja) 誘電負荷スイツチトランジスタの保護回路
KR0168323B1 (ko) 집적회로
JPH03225960A (ja) 半導体デバイス
EP0550198B1 (en) A semiconductor integrated circuit comprising a protective device
US4345163A (en) Control circuitry for high voltage solid-state switches
US5235489A (en) Integrated solution to high voltage load dump conditions
US5751052A (en) Inductive driver circuit and method therefor
US5247201A (en) Input protection structure for integrated circuits
US6624502B2 (en) Method and device for limiting the substrate potential in junction isolated integrated circuits
US6791808B2 (en) Clipping device with a negative resistance
KR100559938B1 (ko) 순간 전압 억제 다이오드
KR100638068B1 (ko) 정전 방전에 대한 보호 장치
EP0809301B1 (en) An integrated structure with reduced injection of current between homologous regions
JPS58186959A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050921

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee