JP3167306B2

JP3167306B2 - モノリシツク電子機器

Info

Publication number: JP3167306B2
Application number: JP50816289A
Authority: JP
Inventors: コンツエルマン，ゲルハルト; カイナー，ローベルト; フイードラー，ゲルハルト; ヨツヘン，ペーター
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1988-08-10
Filing date: 1989-08-02
Publication date: 2001-05-21
Anticipated expiration: 2016-05-21
Also published as: WO1990001801A2; EP0645818A3; EP0404863A1; DE58909881D1; EP0645818B1; DE3924278A1; WO1990001801A3; EP0645818A2; KR900702570A; JPH03500473A; KR0168323B1

Description

【発明の詳細な説明】技術背景本発明は、主請求項の上位概念による集積回路に関す
る。

西独特許出願P3802822号明細書ですでに提案されたよ
うに、高周波電磁界領域の車両線路では、強力な送信器
が相当な振幅の電圧を誘起する。このような線路が電子
機器に触れると、この機器が障害を受けることがある。
上に述べた特許出願によるろ波回路は基本的に障害のな
い動作を可能にする。しかしこの回路は所定の条件下で
は非常にコストがかかる。

オープンコレクタにより動作する出力トランジスタま
たは電流供給部の縦型トランジスタのコレクタ−サブス
トレート接合部のように減結合することのできないpn接
合部を形成する構成素子と回路上の理由から直接接続さ
れたモノリシック集積回路の接続点へ線路が触れること
となるなら、低抵抗で従って比較的コストのかかるろ波
回路が必要となるか、または整流電流が不可避である。
この整流電流のみでは回路の機能を損うことがなく、従
って整流電流を阻止する必要もない。しかし整流電流は
その周囲、特にサブストレートへ少数キャリヤ電流を注
入する。そしてサブストレートからこの少数キャリヤ電
流は高実装密度の影響の下にモノリシック集積回路の表
面へ散乱する。少数キャリヤ電流が脆弱な回路部分へ十
分な電流強度で達すると、その回路部分の動作点がシフ
トし、回路の機能が完全にダウンするまで障害を受ける
ことがあり得る。少数キャリヤ電流は基本的に整流電流
の結果として発生するため、整流電流自体また整流（方
向性）電流により形成される少数キャリヤ電流のいずれ
かを適切な手段により阻止および／または低減ないし無
害にしなければならない。

しかし電子装置では上に述べたpn接合部にも信号電圧
ないし寄生作用により形成された電圧が発生する。この
電圧はサブストレートよりも負の電位である。従って整
流電流と同じであり、それと関連する少数キャリヤ電流
を形成する。

発明の利点これに対し主請求項の特徴を有する本発明の集積回路
は次のような利点を有する。すなわち簡単な手段によっ
て、伝播する少数キャリヤ電流の発生を殆ど阻止し、発
生箇所でのその強度を低減し、もしくは伝播する少数キ
ャリヤ電流を再結合バリアにより減衰し、および／また
は電圧に印加されサブストレートに電磁界を形成するバ
リアにより吸収するという利点を有する。

図面本発明を第１図から第12図に基づいて説明する。第１
図は整流電流および少数キャリヤ電流を形成するトラン
ジスタ1a並びに少数キャリヤ電流を受けるトランジスタ
1bの回路を示す。第２図には、重畳された高周波交流電
圧の影響下での、整流電流を形成するトランジスタのコ
レクタ電圧の時間経過が示されている。第３図は整流電
流を阻止するための直列ダイオードを有するトランジス
タの回路接続を示し、第４図は整流電流低減のための並
列ダイオードを示す。第５図には形成された少数キャリ
ヤ電流を阻止するためのバリアの原理が示されており、
第６図ａ〜ｅには可能な共通回路（第７図ａ〜ｃ）を有
する、所要のアバランシュダイオード、ショットキーダ
イオードないし可変容量ダイオードの構造が示されてい
る。さらに第8a図はその整流電流が直列ダイオードによ
り阻止されるトランジスタと、サブストレートへ注入さ
れるその少数キャリヤ電流がバリアにより阻止される別
のトランジスタとを有する回路を示す。第8b図はそれに
所属する構造部の断面図である。バリアに対する簡単な
構成を第9a図の回路図が示し、所属のレイアウトを第9b
図が示す。第10図には誘電性コンデンサの集積構造が示
されている。第11図には誘電性絶縁タブを有するトラン
ジスタの集積構造が、第12図には整流電流を回避するた
めの空乏層絶縁型トランジスタの集積構造が示されてい
る。

発明の説明第1a図において、01はアース側端子、02は動作電圧の
正極に対する端子、２はｐ−サブストレート上に示され
た慣用のトランジスタ、21はそのエミッタ、22はそのベ
ース、そして23はそのコレクタである。コレクタは一方
で接続点03と接続されており、他方で寄生ダイオード３
のアノード32として形成されたサブストレートと接続さ
れている。従って寄生ダイオードのカソード31は２のコ
レクタ23に相応する。第1b図では例として、装置に、エ
ミッタ41、ベース42、コレクタ43を有するpnp形トラン
ジスタ４が補充されている。サブストレートダイオード
は、エミッタとしてのカソード31と、空間的に拡がって
いるベースとしてのサブストレート32と、さらに離れた
ところにあるコレクタ33とを有するトランジスタとして
示されている。コレクタ33は正電位に接続される、pnp
形トランジスタ４のベース42と同じである。331により
電子により形成された少数キャリヤ電流が示されてい
る。

第２図にはアースに対するコレクタ電位U₃₁の時間経
過が示されている。接続点01,03に接続された線路が強
力な送信器の電磁界に入り込むと、存在する直流電位U
₁₃を大きく越えた振幅が誘導され得る。このような場合
は時点tAに生じ、直流電位U₁₃を値U₁₄だけ上昇させる整
流電流が発生する。通常問題となるのは、２のコレクタ
23の直流電位の上昇ではなく、整流電流に関連した、少
数キャリヤ電流331のサブストレートへの注入である。
さらに電子装置では高周波輻射がなくてもサブストレー
トに対して負の電圧を有する電圧経過が発生し得る。こ
れは第２図に濃く示された供給部の折線にほぼ相応す
る。これもまた少数キャリヤを注入する。少数キャリヤ
の寿命が長いことにより、電磁界のないサブストレート
に長い拡散期間が生じる。その結果、少数キャリヤ電流
は遠く離れた構成素子の動作点、例えばトランジスタ４
の動作点をもずらし得る。数値例がこれを説明するであ
ろう。

整流電流が300mAとすれば、整流電流からサブストレ
ートへ注入される少数キャリヤ電流はそのうちの10％で
ある。従って30mAである。４のベース電流が１μＡであ
れば（これは既に十分な範囲であると思われる）、1:30
000の少数キャリヤ電流の減衰の際に２つの電流は初め
て同じ大きさとなる。

第３図でも接続点01,02に動作電圧の正極および負極
が接続されている。２はこの例では、電圧安定化のため
の回路部の縦型トランジスタである。３により寄生サブ
ストレートダイオード、５により接続点03とコレクタ23
との間に接続されたダイオード、６によりダイオード５
に後置接続された容量素子−この例では容量ダイオード
−が示されている。ダイオード５はコンデンサ６と関連
して、ダイオード３の極付けを流通方向で確実に阻止す
る。コンデンサ６は、ダイオード５の固有容量および遮
断慣性（阻止遅延特性）に起因する、アース電位以下へ
のコレクタ23の電位の残余の落ち込みを確実に阻止する
ために必要である。ダイオード５に接続された回路のみ
では残余重畳高周波振幅に対して影響を受け易いなら
ば、コンデンサ６をさらに拡大することができる。ダイ
オード５もpnp形トランジスタのエミッタ−ベースダイ
オードにより形成することができる。この場合、コンデ
ンサ６はpnp形トランジスタのコレクタに接続される。
形成された少数キャリヤはpn接合部５から広がらない。
というのは、少数キャリヤは23に発生する正の直流電位
により阻止されるからである。

第４図の例では、npn形トランジスタ２のエミッタ21
は接続点01に、そのコレクタ23は接続点03に接続されて
いる。コレクタ電位が負の場合、流通方向に極性付けら
れたpn接合部３に対し並列に、今度はダイオード７が接
続されている。ダイオードの電極は少なくとも路抵抗と
して存在する抵抗71および／または73を介してエミッタ
21およびコレクタ23と接続されている。ダイオード７
は、場合によって抵抗は71および／または73と関連して
３を通る整流電流を低減する。ダイオード７としてはシ
ョットキーダイオードが特に有利である。というのはシ
ョットキーダイオードは３よりも非常に低い通過電圧を
示し、少数キャリヤを殆んど注入しないからである。

少数キャリヤの注入が常に完全に回避されたり、十分
に低減されたりするわけではない。このような場合、少
数キャリヤ電流の阻止はバリアによって支援される。第
５図では第1a図，第1b図の例に、８で示されたバリア
が、pnp形トランジスタとして作用するダイオード３と
少数キャリヤ電流により障害を受けるpnp形トランジス
タ４との間に接続されている。バリア８は電流源81を介
して正にバイアスされている。バリアは、電流源81の電
流が十分に豊富である限り全少数キャリヤ電流を吸収す
る。必要となる静止電流が高くなるのを回避するため
に、本発明の有利な実施例では、この電流を整流電流な
いし少数キャリヤ電流の関数として構成する。別の実施
例を、後で第8a図，第8b図に基づいて説明する。少数キ
ャリヤ電流を完全に阻止するために、バリアはモノリシ
ック集積回路のクリティカルな部分かまたは少数キャリ
ヤ電流を注入する構成素子を取囲まなければならない。
特に有利なのは前記構成素子をチップ縁部に配置し、十
分に幅広のバリア８をチップ縁部からチップ縁部へコー
ナーを介し、または直線的に通過させるのである。その
他有利には、バリア８に直接続いて、少数キャリヤ電流
に対して脆弱でないモノリシック集積回路の部分をレイ
アウト上配置するのである。それにより障害のない回路
に対するコストが低減される。通常、障害に対する安全
性は、障害となる送信器の所定の限界電磁界強度ないし
所定の限界整流電流に対してのみ要求される。しかし実
際上はさらに高い電磁界強度ないし整流電流も発生する
ことがあり、その結果使用されている保護手段が故障す
る。この場合、全装置が可能な限り危険のない状態へ移
行するように構成するのが合目的的である。

以下に例を述べる。

1. 大電流（約30A）に対する制御器は、少数キャリヤ
電流が制御回路を突破すると直ちに少数キャリヤ電流に
よって通過され得る。出力トランジスタは低い飽和電圧
を有するものであるから、直接制御の場合、飽和以外に
さらに非常に大きな電流（約50〜100A）を吸い込み得
る。これは次のようにして確実に回避される。すなわ
ち、少数キャリヤ電流の吸い込みにより出力トランジス
タの電流を制御する、例えば規定電流−カレントミラー
構成素子をレイアウト上、有利には少数キャリヤ電流の
吸い込み領域に配置することにより回避される。

2. ディジタル的機関制御部を有する自動車の点火ディ
ストリビュータにおけるホールセンサは単独でシリンダ
１の測定に用いられる。この場合ホールセンサは点火に
影響を及ぼさない限り、動作中に一瞬欠落してもかまわ
ない。これはホールセンサの出力トランジスタのコレク
タ23が導通状態へ移行しない場合である。この要求は相
応の構成素子のレイアウト上の配置によって同業者にと
って容易に実現される。

第６図ａ〜ｅには例として、本発明の対象を示すため
の可能な過程が、所要のアバランシュダイオード、ショ
ットキーダイオードないし可変容量ダイオードの構造の
断面図を用いて示されている。

000はサブストレート、001は“バリア層”、002は絶
縁拡散部、100はエピタキシャル部、003はコレクタ接続
−拡散部、004はベース拡散部、005はエミッタ拡散部、
006は酸化膜、007は金属化部、070は接触窓である。

プラスマニトライド等の通常の保護層の図示は省略し
てある。

絶縁拡散部002は広い線で、コレクタ接続−拡散部003
は左下から右上への狭い線で、構造化金属部はこれに対
し左上から右下への狭い平行線で示されている。

第６図ａのダイオードはバリア層001上に載置された
絶縁拡散部002により形成される。製造過程の処理実施
に応じて、約10Vから25Vの間の破壊電圧が得られる。第
６図ｂのダイオードは、絶縁拡散部002内のエミッタ拡
散ゾーン005により形成される。このダイオードの破壊
電圧は約6Vと比較的低いが、これに対し比較的高い分布
容量を有する。第6c図には通常のベース（004）−エミ
ッタダイオード（005）が示されている。ダイオードは
比較的大きな広がり抵抗を有する。しかしそのためにサ
ブストレート000に対してはｎ−ドーピング室（エピタ
クシー）により通常比較的高い阻止特性で絶縁されてい
る。第６図ｄによるダイオードは、バリア層領域001と
エミッタ005から絶縁部002に対してサンドウィッチ構造
で構成されている。その際バリア層はコレクタ接続−拡
散部003を介して外へ案内される。005が003と接続され
れば、比較的大きな容量が得られる。これに対し005の
みが002に対して使用されると、２重空乏層絶縁部によ
り、バイポーラ構成による第６図ｂのダイオードが得ら
れる。第６図ｅによるショットキーダイオードは例えば
アノード511としてのＡ−電極およびカソードとしての
ｎ−ドーピングされたエピタクシー100により直接形成
される。接触接続部（コンタクト）窓縁部に沿っての先
端作用による電磁界放出を抑圧するための手段について
はここでは述べない。というのは、低遮断電圧の場合そ
れを省略することができるし、省略できない場合でも文
献に記載されているからである。

第６図では装置は目的に応じてアバランシュダイオー
ドまたは可変容量ダイオードとして使用することができ
る。アバランシュダイオードとしては、その面積を吸収
すべき衝撃エネルギーに相応させて、可変容量ダイオー
ドとしては要求される容量に相応させて設定する。

回路の多様な要求にさらに適切に応じるために、第６
図のダイオードを第７図ａ〜ｃの例に示すように任意に
組合わせることができる。

第8a図では本発明の対象が回路例に基づき説明され
る。01,02により負（アース）および正の動作電圧に対
する接続点が示されており、03により出力トランジスタ
のコレクタに対する接続点が示されている。内部抵抗54
を有するダイオード51,52,53は動作電圧に重畳されてい
るピーク電圧から回路を保護するために用いる。ダイオ
ードの容量が十分に大きければ、このダイオードを特許
出願第3802822号明細書に記載のように、02/01に接続さ
れた線路の減衰のためにも用いることができる。対向接
続されたダイオード51により、全回路は誤接続（誤った
極性での接続）に対して保全されている。さらに５は、
第３図によるショットキーダイオードを示す。このダイ
オードは縦型トランジスタ１（第３図の２に相応する）
のコレクタ回路内で、通常は高周波交流電圧により形成
される整流電流を抑圧するためのものである。ダイオー
ド５の出力側はダイオード61により容量的にアース01と
接続されている。出力トランジスタは２により示されて
いる。高周波交流電圧により発生する整流電流および少
数キャリヤ電流は、２の飽和電圧が低いものであるべき
だという要求のため阻止することができないから、バリ
ア８が出力トランジスタ２と、44で示したモノリシック
集積回路の活性部との間に配置される。（路）抵抗75を
有するダイオード74はトランジスタ２を過電圧から保護
するため、また場合によっては接続点03に接続された線
路をさらに減衰するために用いる。バリア８は２つの部
分からなる。すなわち、１つは前方の再結合領域であ
る。これはエピタクシーを用い、場合によってはバリア
層拡散部と結合して形成された空乏層82からなり、エミ
ッタとして作用し、空乏層内に存在するｐ−ドーピング
領域83を介して、ダイオード５のカソード側端部、すな
わち交流電圧の少ない動作電圧に接続されている。バリ
アは電流源81として用いるpnp形トランジスタのベース8
2とエミッタ83を形成し、そのコレクタはオーム性サブ
ストレート接続部として作用する領域84と同じである。
領域84は少数キャリヤ電流を吸い込むためのものであ
る。従って、サブストレートを流れる電流は少数キャリ
ヤ電流自体により形成される。全少数キャリヤ電流を吸
い込むための十分なコレクタ電流を確実にするため、ト
ランジスタ81もダーリントンとして構成することができ
る。比較的大きな吸収すべき電流のため、エミッタ83も
動作電圧に対する接続点02に直接接続することができ
る。また数個のダイオードを介してそこに接続すること
もできる。

領域84によりサブストレート内で形成される垂直電界
要素は再結合領域82の周囲でも作用し、その領域の再結
合電流を高め、従ってpnp形トランジスタ81のベース電
流を高める。高い密度勾配のため少数キャリヤ電流が大
きい間は十分な再結合電流がベース82に流れるが、電流
が小さい際には十分になることができない。抵抗85（第
8a図）ないし電流源86（第8b図）により十分なバイアス
電流がベース82に形成される。素子51,5,1,44,61,8,74
および２に対して、レイアウト上可能な配置構成の構造
が第8b図に示されている。左縁部にはさらにダイオード
52が示されている。構造の個々のゾーンについては既に
第６図の説明の際に述べた。接続点02から発して左側
に、保護回路に所属するダイオード51と52（さらに左側
には53が来る）が配置されており、右側には縦型トラン
ジスタ１と共通のバイヤ層を有するショットキーダイオ
ード５が配置されている。続いてモノリシック集積回路
の多少入り組んだ活性部44が開始する。一番右側の端部
には、負のコレクタ電位の際に少数キャリヤ電流を注入
するトランジスタ２が配置されている。バリア８は２と
44との間で、再結合電極82と絶縁拡散領域84とによって
形成される。絶縁拡散領域は、少数キャリヤ電流を吸い
込み、電流源81として用いるpnp形トランジスタのコレ
クタとサブストレートとのオーム性接触接続部をなす。
バリア８と残りの回路44との間にはコンデンサ61が配置
されている。これにより、サブストレート84と、アース
に接続された隣接する絶縁拡散領域との間隔が拡大さ
れ、従ってその間にあるサブストレート抵抗が増大す
る。pnp形トランジスタ81内で有利には、絶縁拡散領域0
22とｐドーピングされたエミッタ83との間に、コレクタ
接続−拡散領域003を、存在するバリア層のほぼ全部ま
たは一部に対して挿入する。この回路では、ダイオード
５とnpn形トランジスタ１をpnp形トランジスタで置換す
ることは通常合目的的でない。というのはこのpnp形ト
ランジスタも吸収すべき少数キャリヤ電流、すなわち通
常の動作電流の倍量を送出せざるを得ないからである。

本発明の別の実施例では、上に述べた形式のバリア
を、保護すべき回路素子の回りに配置し、それにより全
コストを場合によっては低減している。

第9a図、第9b図の構成では、少数キャリヤ電流を吸い
込むための電位が、整流電流と少数キャリヤ電流により
自然に形成される。第9a図の回路図では、公知の回路に
付加的に、コレクタ−サブストレートダイオード３のア
ノード32と、サブストレート01のアース端子との間に、
サブストレートおよびその中に拡散された絶縁拡散領域
002によって形成された抵抗34が挿入されている。その
抵抗値は容易に、抵抗を決定する絶縁拡散領域の割合に
より調整される。コレクタ23,31が負によれば、電流35
はアース端子01から抵抗34を通り、さらにサブストレー
ト中のpn接合部32,31を通ってコレクタ端子03に流れ
る。端子01が正になる。第9b図の構成では、抵抗34がサ
ブストレート000および切断平面に延在する、従って目
視できない絶縁拡散領域002が示されている。アノード3
2は同じ領域により、カソード31はバリア層001により示
されている。バリア層はコレクタ接続拡散部003を介し
てコレクタ端子03と接続されている。

コンデンサも通常のIC−過程の誘電性中間層を用い
て、または付加的に被覆されて形成される。このために
第10図は、薄いエミッタ酸化物060を誘電体として有す
る例を示す。エミッタ拡散部005の領域はコレクタ拡散
部003により強化され、01と接触接続する固定体電極を
形成する。63は導体路系（Ａ）の材料もしくはポリシリ
コン等からなる対向電極である。

電極01がサブストレートに対し両極性で遮断すべき場
合、エミッタ領域005を、サブストレートに達しないｐ
−ドーピング領域−ここではベース領域004−に設け
る。

サブストレートに対する整流電流は、トランジスタ２
のタブの誘電性（酸化物、窒化物等）絶縁部によって
も、第11図の構成に相応して回避される。061により、
トランジスタ２のコレクタ23とサブストレート000との
間の薄い絶縁層が示されている。他の別の参照番号は既
知である。この非常に複雑な製造過程が別の理由から必
要であるならば、これは有利な解決策である。

しかし、整流電流およびそれによる少数キャリヤ電流
のサブストレートへの注入は、別の遮断層を第12図に相
応して被覆することによっても抑圧される。これは特に
初段トランジスタの場合である。そのために下側絶縁拡
散部020と上側絶縁拡散部021を有するような製造プロセ
スを用いる。下側絶縁部がバリア層領域に載置され、タ
ブの側壁が上側絶縁部021によりリング状に被覆される
と、サブストレートに対し両極で遮断されたタブが得ら
れる。

少数キャリヤ電流を無害化する別の手段は、サブスト
レートの少数キャリヤのキャリヤライフライムを再結合
中央部の被覆により徹底的に低下させるのである。チッ
プ裏側の少なくともバリア８領域における再結合率を高
める手段もまた有用である。

本発明の要点は、高周波交流電圧、信号電圧ないし寄
生作用の影響下でサブストレートへ注入される少数キャ
リヤ電流を回避、減衰または回路に及ぼすその作用を低
減するために、モノリシック集積回路に設ける手段にあ
る。これにより多くの場合で、モノリシック集積回路を
有する電子装置の機能を、ディスクレート素子に対する
付加的コストをかけずに保証することができ、また障害
電圧が輻射された場合でも、ソケット接続に困難ながら
収納されるノイズ除去手段をまったく省略できるか、ま
たは少なくともそのためのコストが低減される。

───────────────────────────────────────────────────── フロントページの続き (72)発明者フイードラー，ゲルハルトドイツ連邦共和国Ｄ‐7441 ネツカータイルフインゲンタールシユトラーセ 30 (72)発明者ヨツヘン，ペータードイツ連邦共和国Ｄ‐7410 ロイトリンゲンハイルブロンナーシユトラーセ 240 (56)参考文献特開昭62−181457（ＪＰ，Ａ) 特開昭56−90553（ＪＰ，Ａ) 特開昭57−128963（ＪＰ，Ａ) ＩＥＥＥＪＯＵＲＮＡＬＯＦＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ，ＶＯＬ．ＳＣ８，ＮＯ．６，ＤＥＣＥＭＢＥＲ 1973 Ｗ．Ｆ．ＤＡＶＩＳ：”ＢＩＰＯＲＡＲＤＥＳＩＧＮＣＯＮＳＩＤＥＲＡＴＩＯＮＳＦＯＲＴＨＥＡＵＴＯＭＯＴＩＶＥＥＮＶＩＲＯＮＭＥＮＴ”，ＰＡＧＥＳ 419−427 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/8222 H01L 21/331 H01L 27/06 H01L 29/73

Claims

(57)【特許請求の範囲】

【請求項１】半導体材料のサブストレートを有する集積
回路であって、前記サブストレートはpn接合部を形成するためにドープ
されており、前記pn接合部は、前記集積回路の通常動作中は阻止され
ており、しかし少数キャリア電流が前記サブストレート
に電気ノイズのため注入され、前記pn接合部が導通する
傾向のある集積回路において、前記少数キャリア電流を再結合させるためのバリア
（８）が設けられており、前記pn接合部は、前記バリア（８）によって他の要素か
ら分離されており、前記バリア（８）はトランジスタ（81）を含み、該トランジスタは、ベース（82）、コレクタ領域、およ
びエミッタ領域（83）を備え、前記トランジスタ（81）のベース（82）は、前記サブス
トレートの少数キャリア電流に接続され、該少数キャリ
ア電流によって制御され、前記トランジスタ（81）のエミッタ領域（83）は、エピ
タキシャル領域（100）に形成されており、前記エピタキシャル領域（100）は前記サブストレート
（000）に形成されており、前記トランジスタ（81）のベース（82）は前記エピタキ
シャル領域（100）に形成され、前記コレクタ領域は、前記サブストレートへのオーム性
接触接続部により絶縁拡散部として形成されている、ことを特徴とする集積回路。
【請求項２】半導体材料のサブストレートを有する集積
回路であって、前記サブストレートはpn接合部を形成するためにドープ
されており、前記pn接合部は、前記集積回路の通常動作中は阻止され
ており、しかし少数キャリア電流が前記サブストレート
に電気ノイズのため注入され、前記pn接合部が導通する
傾向のある集積回路において、前記少数キャリア電流を再結合させるためのバリア
（８）が設けられており、前記pn接合部は、前記バリア（８）によって他の要素か
ら分離されており、前記バリア（８）はトランジスタ（81）を含み、該トランジスタは、ベース（82）、コレクタ領域、およ
びエミッタ領域（83）を備え、前記トランジスタ（81）のベース（82）は、前記サブス
トレートの少数キャリア電流に接続され、該少数キャリ
ア電流によって制御され、前記トランジスタ（81）のエミッタ領域（83）は、エピ
タキシャル領域（100）に形成されており、前記エピタキシャル領域（100）は前記サブストレート
（000）に形成されており、前記トランジスタ（81）のベース（82）は前記エピタキ
シャル領域（100）に形成され、前記コレクタ領域は、導通パスによって前記基板へのオ
ーム性接触接続部に接続されている、ことを特徴とする集積回路。
【請求項３】前記トランジスタ（81）のエミッタ領域は
正の動作電圧源に接続されている、請求項１または２記
載の集積回路。
【請求項４】前記トランジスタ（81）のベース（82）は
オーム性抵抗（85）を介してアースに接続されている、
請求項１または２記載の集積回路。
【請求項５】前記トランジスタ（81）のベース（82）は
電流源（86）を介してアースに接続されている、請求項
１または２記載の集積回路。
【請求項６】前記pn接合部は導通方向に一時的に分極す
ることができ、当該集積回路の周辺に隣接して配置され
ている、請求項１または２記載の集積回路。
【請求項７】前記少数キャリア電流を再結合するための
バリア（８）が設けられており、導通方向に一時的に分極することのある前記pn接合部は
前記バリア（８）によって他の要素から分離されてお
り、前記バリア（８）はサブストレートへのオーム性接触接
続部により形成され、該サブストレートは、一般的なサブストレート端子（0
1）と低抵抗に接続されており、前記サブストレートの表面に前記pn接合部が配置されて
おり、該表面は絶縁拡散領域によって取り囲まれており、前記
サブストレート端子（01）には直接接続されておらず、
これにより当該集積回路における通常の整流電流自体
が、少数キャリア電流を引き込むのに必要な電圧を発生
する、請求項１または２記載の集積回路。