JPH03500473A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 モノリシック電子機器 技術背景 本発明は、主請求項の上位概念によるモノリシック電子機器に関する。

西独特許出ＨＰ３８０２８２２号明細書にてすでに提案されたように、高周波電 磁界領域の車両線路では、強力な送信器が相当な振幅の電圧を誘起する。このよ うな線路が電子機器に達すると、この機器が障害を受け得る。上に述べた特許出 願による濾波回路は基本的に障害のない動作を可能にする。しかしこの回路は所 定の条件下では非常にコストがかかる。

オーブンコレクタにより動作する出力トランジスタまたは電流供給の縦型トラン ジスタのコレクター基体接合部のような減結合することのできないｐｎ−接合部 を形成する構成素子に回路上の理由から直接接続されたモノリシック集積回路の 接続点へ線路が至ることとなれば、低抵抗で従って比較的コストのかかる濾波回 路が必要であるか、または整流電流が不可避である。この整流電流のみでは回路 の機能を損うことがなく、従って整流電流を阻止する必要もない。しかし整流電 流はその周囲、特に基体へ少数キャリヤ電流を注入する。そして基体からこの少 数キャリヤ電流は高密度の影響の下にモノリシック集積回路の表面へ散乱する。

少数キャリヤ電流が脆弱な回路部分へ十分な電流強度で達すると、その回路部分 の動作点がシフトし、回路の機能が完全にダウンするまで障害を受けることがあ り得る。少数キャリヤ電流は基本的に整流電流の結果として発生するため、整流 ［流目体また整流（方向性）を流により形成される少数キャリヤ電流のいずれか を適切な手段により阻止および／または低減ないし無害にしなければならない。

しかし電子装置では上に述べたｐｎ−接合部にも信号電圧ないし寄生作用により 形成された電圧が発生する。この電圧は基体よりも低電位である。従って整流電 流と同じであり、それと関連する少数キャリヤ電流を形成する。

発明の利点 これに対し主請求項の特徴を有する本発明のモノリシック集積電子装置は次のよ うな利点を有する。すなわち、簡単な手段によって伝播する少数キャリヤ電流の 発生を殆ど阻止し、発生箇所でのその強度を低減し、もしくは伝播する少数キャ リヤ電流を再結合バリヤにより減衰し、および／または電圧に印加され基体に電 磁界を形成するバリヤにより吸収するという利点を有する。さらに別の利点が下 位請求項２〜３９により得られる。

図面 本発明を第１図から第１２図に基づいて説明する。

第１図は整流電流および少数キャリヤ電流を形成するトランジスタ１ａ並びに少 数キャリヤ電流を受信するトランジスタ１ｂの回路を示す。第２図には、重畳さ れた高周波交流電圧の影響下での、整流電流を形成するトランジスタのフレフタ 電圧の時間経過が示されている。第３図は整流電流を阻止するための直列ダイオ ードを有するトランジスタの回路接続を示し、第４図は整流電流低減のための並 列ダイオードを示す。第５図には形成されｔ；少数キャリヤ電流を阻止するため のバリヤの原理が示されており、第６図ａ　”−ｅには可能な共通回路（第７図 ａ　”　ｃ　）を有する、所要のアバランシュダイオード、ショットキーダイオ ードないし容量ダイオードの構造が示されている。さらに第８ａ図はその整流電 流が直列ダイオードにより阻止されるトランジスタと、基体へ注入されるその少 数キャリヤ電流がバリヤにより阻止される別のトランジスタとを有する回路を示 す。第８ｂ図はそれに所属する構造部の断面図である。バリヤに対する簡単な構 成を第９ａ図の回路図が示し、所属のレイアウトを第９ｂ図が示す。第１０図に は誘電性コンデンサの集積構造が示されている。第１１図には誘電性絶縁タブを 有するトランジスタの集積構造が、第１２図には整流１に、流を回避するｔ；め の空乏層絶縁型トランジスタの集積構造が示されている。

発明の説明 募１ａ図において、Ｏｌはアース側端子、０２は動作電圧の正極に対する端子、 ２は慣用の、ｐ−基体上に示されｔ；トランジスタ、２１はそのエミッタ、２２ はそのベース、そして２３はそのコレクタである。コレクタは一方で接続点０３ と接続されており、他方で寄生タイオード３のアノード３２として形成された基 体と接続されている。従って寄生ダイオードのカソード３１は２のコレクタ２３ に相応する。第１ｂ図では例として、装置に、エミッタ４１．ベース４２、コレ クタ４３を有するｐｎｐ　）ランジスタ４が補充されている。基体ダイオードは 、エミッタとしてのカソード３１と、空間的に拡がっているベースとしての基体 ３２と、さらに離れたところにあるコレクタ３３とを有するトランジスタとして 示されている。コレクタ３３は正電位に接続される、ｐｎｐ）ランジスタ４のベ ース４２と同じである。３３１により電子により形成された少数キャリヤを流が 示されている。

第２図にはアースに対するコレクタ電位Ｕ、１の時間経過が示されている。接続 点０１．０３に接続されｔ：線路が強力な送信器の電磁界に入り込むと、存在す る直流電位Ｕｌ）を大きく越えた振幅が誘導され得る。このような場合は時点　 １Ａに生じ、直流電位Ｕ３．を値Ｕ１４だけ上昇させる整流電流が発生する。通 常問題となるのは、２のコレクタ２３の直流電位の上昇ではなく、整流電流に関 連した、少数キャリヤ電流３３１の基体への注入である。さらに電子装置では高 周波輻射がなくても基体に対して負の電圧を有する電圧経過が発生し得る。これ はＭ２図に濃く示された供給部の折線にほぼ相応する。これもまた少数キャリヤ を注入する。少数キャリヤの寿命が長いことにより、電磁界のない基体に長い拡 散期間が生じる。その結果、少数キャリヤ電流は遠く離れｔ；構成素子の動作点 、例えばトランジスタ４の動作点をもずらし得る。数値例がこれを説明するであ ろう。

整流電流が３００ｍＡとすれば、整流電流から基体へ注入される少数キャリヤ電 流はそのうちの１０％である。従って３０ｍＡである。４のベース電流が１μＡ であれば（これは既に十分な範囲であると思われる）、１：　３００００の少数 キャリヤ電流の減衰の際に２つのｔｉは初めて同じ大きさとなる。

第３図でも接続点０１．０２に動作電圧の正極および負極が接続されている。２ はこの例では、電圧安定化のための回路部の縦型トランジスタである。３により 寄生基体ダイオード、５ｊ二より接続点０３とコレクタ２３との間に接続された ダイオード、６によりダイオード５に後置接続された容量素子−二の例では容量 ダイオード−が示されている。ダイオード５はコンデンサ６と関連して、ダイオ ード３の極付けを流通方向で確実に阻止する。コンデンサ６は、ダイオード５の 固を容量および遮断慣性（阻止遅延特性）に起因する、アース電位以下へのコレ クタ２３の電位の残余の落ち込みを確実に阻止するｔ；め必要である。ダイオー ド５に接続された回路のみでは既に残余重畳高周波振幅に対して影響を受け易い ならば、コンデンサ６をさらに拡大することができる。ダイオード５も　ｐｎｐ 　）ランジスタのエミッターベースダイオードにより形成することができる。こ の場合、コンデンサ６はｐｎｐ　）ランジスタのコレクタに接続される。形成さ れた少数キャリヤはｐｎ接合部５から広がらない。というのは、少数キャリヤは ２３に発生する正の直流電位により阻止されるからである。

第４図の例では、ｎｐｎ）ランジスタ２のエミッタ２１は接続点Ｏ１に、そのコ レクタ２３は接続点０３に接続されている。負のコレクタ電位の際流通方向に極 性付けられたｐｎ接合部３に対し並列に、今度はダイオード７が接続されている 。ダイオードの電極は少なくとも路抵抗として存在する抵抗７１および／または ７３を介してエミッタ２１およびコレクタ２３と接続されている。ダイオード７ は、場合によっては抵抗７１８よび／または７３と関連して３を通る整流電流を 低減する。ダイオード７としてはショットキーダイオードが特に有利である。と いうのはショットキーダイオードは３よりも非常に低い通過電圧を示し、少数キ ャリヤを殆んど注入しないからである。

少数キャリヤの注入が常に完全に回避されたり、十分に低減されたりするわけで はない。このような場合、少数キャリヤ電流の阻止はバリヤによって支援される 。第５図では第１ａ図、第１ｂ図の例に、８で示されたバリヤが、ｐｎｐトラン ジスタとして作用するダイオード３と少数キャリヤ電流により障害を受ける　ｐ ｎｐトランジスタ４との間に接続されている。バリヤ８は電流源８を介して正に バイアスされている。バリヤは、電流発生器８１の電流が十分に豊富である限り 全少数キャリヤ電流を吸収する。必要となる高い静止電流を回避するｊ：めに、 本発明の有利な実施例では、この電流を整流電流ないし少数キャリヤ電流の関数 として構成する。別の実施例を後で第８ａ図、第８ｂ図に基づいて示す。少数キ ャリヤ電流を完全に阻止するために、バリヤはモノリシック集積回路のクリティ カルな部分かまたは少数キャリヤ電流を注入する構成素子を取囲まなければなら ない。特に有利なのは前記構成素子をチップ縁部に配置し、十分に幅広のバリヤ ８をチップ縁部からチップ縁部へ角を介し、または直線的に通過させるのである 。その他有利には、バリヤ８に直接続いて、少数キャリヤ電流に対して脆弱でな いモノリシック集積回路の部分をレイアウト上配置するのである。それにより障 害のない回路に対するコストが低減される。通常、障害に対する安全性は、障害 となる送信器の所定の限界電磁界強度ないし所定の限界整流電流に対してのみ要 求される。しかし寅際上はさらに高い電磁界強度ないし整流電流も発生すること がありその結果使用されている保護手段が故障する。この場合、全装置が可能な 限り危険のない状態へ移行するように構成するのが合目的的である。

以下に例を述べる。

１、大電流（約３ＯＡ）に対する制御器は、少数キャリヤ電流が制御回路を突破 すると直ちに少数キャリヤ電流によって通過され得る。出力トランジスタは低い 飽和電圧を有するものであるから、直接制御の場合、飽和以外にさらに非常に大 きな電流（約５０〜１００Ａ）を吸い込み得る。これは次のようにして確実に回 避される。すなわち、少数キャリヤ電流の吸い込みにより出力トランジスタの電 流を制御する、例えば規定電流−カレントミラー構成素子をレイアウト上、有利 には少数キャリヤ電流の吸い込み領域に配置することにより回避される。

２、ディジタル的機関制御による自動車の点火ディストリビュータにおけるホー ルセンサは単独でシリンダ１の測定に用いられる。この場合ホールセンサは点火 に影響を及ぼさない限り、動作中に一瞬欠落してもかまわない。これはホールセ ンサの出方トランジスタのコレクタ２３が導通状態へ移行しない場合である。こ の要求は相応の構成素子のレイアウト上の配置によって同業者にとって容易に実 現される。

第６図ａ　−ｅには例として、本発明の対象を示すための可能な過程が、所要の アバランジュー、ショットキー−ないし容量−ダイオードの構造の断面図を用い て示されている。

０００は基体、００１は“バリヤ層”、００２は絶縁拡散部、１００はエビタク シ一部、００３はコレクタ接続−拡散部、００４はベース拡散部、ｏｏ５はエミ ッタ拡散部、００６は酸化膜、００７は金属化部、０７０は接触窓である。

プラスマニトライド等の通常の保護層の図示は省略しである。

絶縁拡散部００２は広い線で、コレクタ接続−拡散部００３は左下から右上への 狭い線で、構造化金属部はこれに対し左上から右下への狭い平行線で示されてい る。

第６図ａのダイオードはバリヤ層００１上に載置された絶縁拡散部００２により 形成される。製造過程の処理実施に応じて、約１０Ｖから２５Ｖの間の破壊電圧 が得られる。第６図すのダイオードは、絶縁拡散部００２内のエミッタ拡散ゾー ン００５により形成される。このダイオードの破壊電圧は約６ｖと比較的低いが 、これに対し比較的高い分布容量を有する。第６ｃ図には通常のベース（００４ ）−エミッタダイオード（００５）が示されている。ダイオードは比較的大きな 広がり抵抗を有する。しかしそのために基体ｏｏ。

に対してはｎ−ドーピング室（エビタクシ−）により通常比較的高い阻止特性で 絶縁されている。第６図ｄによるダイオードは、バリヤ層領域００１とエミッタ ００５から絶縁部００２に対してサンドウィッチ構造で構成されている。その際 バリヤ層はコレクタ接続−拡散部００３を介して外へ案内される。００５がｏ。

３と接続されれば、比較的大きな容量が得られる。これに対し００５のみが００ ２に対して使用されると、２重空乏層絶縁部により、バイポーラ構成による第６ 図すのダイオードが得られる。第６図ｅによるショットキーダイオードは例えば アへ−ド５１１としてのＡＱ−電極およびカソードとしてのｎ−ドーピングされ ｊ；エビタクシ−１００により直接形成される。接触接続部（コンタクト）窓縁 部に沿っての先端作用による電磁界放出を抑圧するための手段についてはここで は述べない。というのは、低遮断電圧の場合それを省略することができるし、省 略できない場合でも文献に記載されているからである。

第６図では装置は目的に応じてアバランシュダイオードまたは容量ダイオードと して使用することができる。アバランシュダイオードとしては、その面積を吸収 すべき衝撃エネルギーに相応させて、容量ダイオードとしては要求される容量に 相応させて設定する。

回路の多伊な要求にさらに適切に応じるために、第６図のダイオードを第７図ａ −ｃの例に示すように任意に組合わせることができる。

第８ａ図では本発明の対象が回路例に基づき説明される。Ｏｌ、０２により負（ アース）８よび正の動作電圧に対する接続点が示されており、ｏ３により出方ト ランジスタのコレクタに対する接続点が示されている。内部抵抗５４を有するダ イオード５］、５２．５３は動作電圧に重畳されているピーク電圧から回路を保 護するために用いる。ダイオードの容量が十分に大きければ、このダイオードを 特許出願第３８０２８２２号明細書に記載のように、０２１０１に接続され！二 線路の減衰のためにも用いることができる。対向接続されたダイオード５１によ り、全回路は誤接続（誤っＩ；極性での接続）に対して保全されている。さらに ５は、第３図によるショットキーダイオードを示す。このダイオードは縦型トラ ンジスタ１（第３図の２に相応する）のコレクタ回路内で、通常は高周波交流電 圧により形成される整流電流を抑圧するためのものである。ダイオード５の出力 側はダイオード６１により容量的にアース０１と接続されている。出方トランジ スタは２により示されている。高周波交流電圧により発生する整流電流および少 数キャリヤ電流は、２の飽和電圧が低いものであるべきだという要求のため阻止 することができないから、バリヤ８が出力トランジスタ２と、４４で示したモノ リシック集積回路の活性部との間に配置される。（路）抵抗７５を有するダイオ ードア４はトランジスタ２を過電圧から保護するため、また場合によっては接続 点０３に接続された線路をさらに減衰するために用いる。バリヤ８は２つの部分 からなる。すなわち、１つは前方の再結合領域である。

これはエビタクシ−を用い、場合によってはバリヤ層拡散部と結合して形成され た空乏層８２からなり、エミッタとして作用し、空乏層内に存在するｐ−ドーピ ング領域８３を介して、ダイオード５のカソード側端部、すなわち交流電圧の少 ない動作電圧に接続されている。バリヤは電流源８１として用いる　ｐｎｐトラ ンジスタのベース８２とエミッタ８３を形成し、そのコレクタはオーム性基体接 続部として作用する領域８４と同じである。領域８４は少数キャリヤ電流を吸い 込む！；めのものである。従って、基体を流れる電流は少数キャリヤ電流自体に より形成される。全少数キャリヤ電流を吸い込むための十分なコレクタ電流を確 実にする！こめ、トランジスタ８１もダーリントンとして構成することができる 。比較的大きな吸収すべき電流のため、エミッタ８３も動作電圧に対する接続点 ０２に直接接続することができる。また数個のダイオードを介してそこに接続す ることもできる。

領域８４により基体内で形成される垂直電界要素は再結合領域８２の周囲でも作 用し、その領域の再結合電流を高め、従ってｐｎｐトランジスタ８１のベース電 流を高める。高い密度勾配のｔ；め少数キャリヤ電流が大きい間は十分な再結合 電流がベース８２に流れるが、電流が小さい際には十分になることができない・ 抵抗８５（第８ａ図）ないし電流源８６（第８ｂ図）により十分なバイアス電流 がベース８２に形成される。

素子５１，５．１．４４．６１．８．７４および２に対して、レイアウト上可能 な配置構成の構造が第８ｂ図に示されている。左縁部にはさらにダイオード５２ が示されている。構造の個々のゾーンについては既に第６図の説明の際に述べた 。接続点０２から発して左側に、保護回路に所属するダイオード５１と５２（さ らに左側には５３が来る）が配置されており、右側には縦型トランジスタ１と共 通のバイヤ層を有するシミツトキーダイオード５が配置されている。続いてモノ リシック集積回路の多少入り組んだ活性部４４が開始する。−香石側の端部には 、負のコレクタ電位の際に少数キャリヤ電流を注入するトランジスタ２が配置さ れている。バリヤ８は２と４４との間で、再結合電極８２と絶縁拡散領域８４と によって形成される。絶縁拡散領域は、少数キャリヤ電流を吸い込み、電流源８ １として用いるｐｎｐ−トランジスタのコレクタと基体とのオーム性接触接続を なす。バリヤ８と残りの回路４４との間にはコンデンサ６１が配置されている。

これにより、基体８４と、アースに接続された隣接する絶縁拡散領域との間隔が 拡大され、従つてその間にある基体抵抗が増大する＊　ｐｎｌ）　Ｆランジスタ ８１内で有利には、絶縁拡散領域０２２とｐドーピングされＩ；エミッタ８３と の間に、コレクタ接続−拡散領域００３を、存在するバリヤ層のほぼ全部または 一部に対して挿入する。この回路では、ダイオード５と　ｎｐｎ　−トランジス タｌをｐｎｐ−トランジスタで置換することは通常合目的的でない。というのは このｐｎｐ　−トランジスタも吸収すべき少数キャリヤ電流、すなわち通常の動 作電流の倍量を送出せざるを得ないからである。

本発明の別の実施例では、上に述べた形式のバリヤを、保護すべき回路素子の回 りに配置し、それにより全コストを場合によっては低減している。

第９ａ図、第９ｂ図の構成では、少数キャリヤ電流を吸い込むための電位が、整 流電流と少数キャリヤ電流により自然に形成される。第９ａ図の回路図では、公 知の回路に付加的に、コレクター基体ダイオード３のアノード３２と、基体Ｏ１ のアース端子との間に、基体およびその中に拡散された絶縁拡散領域００２によ って形成された抵抗３４が挿入されている。その抵抗値は容易に、抵抗を決定す る絶縁拡散領域の割合により調整される。コレクタ２３．３１が負によれば、電 流３５はアース端子０１から抵抗３４を通り、さらに基体中のｐｎ−接合部３２ ．３１を通ってコレクタ端子０３に流れる。端子０１が正になる。第９ｂ図の構 成では、抵抗３４が基体０００および切断平面に延在する、従って目視できない 絶縁拡散領域００２が示されている。アノード３２は同じ領域により、カソード ３１はバリヤ層００１により示されている。バリヤ層はコレクタ接続拡散部００ ３を介してコレクタ端子０３と接続されている。

コンデンサも通常のＩＣ−過程の誘電性中間層を用いて、または付加的に被覆さ れて形成される。このＩこめに第１０図は、薄いエミッタ酸化物０６０を誘電体 として有する例を示す。エミッタ拡散部００５の領域はコレクタ拡散部００３に より強化され、Ｏｌと接触接続する固定体電極を形成する。６３は導体路系（Ａ Ｑ）の材料もしくはポリシリコン等からなる対向電極である。

電極Ｏ１が基体に対し両極性で遮断すべき場合、エミッタ領域００５を、基体に 達しないｐ−ドーピング領域−ユニではベース領域００４−に設ける。

基体に対する整流電流は、トランジスタ２のタブの誘電性（酸化物、窒化物等） 絶縁部によっても、第１１図の構成に相応して回避される。０６１により、トラ ンジスタ２のコレクタ２３と基体０００との間の薄い絶縁層が示されている。他 の別の参照番号は既知である。この非常に複雑な製造過程が別の理由から必要で あるならば、これは有利な解決策である。

しかし、整流電流およびそれによる少数キャリヤ電流の基体への注入は、別の遮 断層を第１２図に相応して被覆することｌ：よっても抑圧される。これは特に初 段トランジスタの場合である。そのために下側絶縁拡散部０２０と上側絶縁拡散 部０２１を有するような製゛造プロセスを用いる。下側絶縁部がバリヤ層領域に 載置され、タブの側壁が上側絶縁部０２１によりリング状に被覆されると、基体 に対し両極で遮断されたタブが得られる。

少数キャリヤ電流を無害化する別の手段は、基体の少数キャリヤのキャリヤライ フライムを再結合中央部の被覆により徹底的に低下させるのである。チップ裏側 ノ少ｆ！　くともバリヤ８領域における再結合率を高める手段もまた有用である 。

本発明の要点は、高周波交流電圧、信号電圧ないし寄生作用の影響下で基体へ注 入される少数キヤ’）中電流を回避、減衰または回路に及ぼすその作用を低減す るために、モノリシック集積回路に設ける手段にある。これにより多くの場合で 、モノリシック集積回路を有する電子装置の機能を、分散素子に対する付加的コ ストをかけずに保証することができ、また障害電圧が輻射された場合でも、ソケ ット接続に困難ながら収納されるノイズ除去手段をまったく省略できるか、また は少なくともそのためのコストが低減される。

ＦＩＧ、ａｂ １’ｎ蘭Ｍｌ　１１ＢＭＩＪ１４Ｍ　ｈｅ、ｐ（丁／Ｄ三８９１００５１０

Claims (1)

1. 【特許請求の範囲】 １．外部から線路が達している電子モノリシック集積装置であって、前記線路に は、強力な送信器の周囲に発生するような外部高周波電磁界により高周波交流電 圧が誘起され、該電圧の振幅はほぼ同じオーダの大きさであり、かつ瞬時に印加 される線路電位よりも高いものであり、 それによって、前記線路に間接的または直接的に接続され、動作領域では遮断さ れたｐｎ−接合部の少なくとも１つが、誘起された高周波交流電圧により員の半 波領域にて順方向に極性付けられ、それによって整流（方向性）電流が発生し、 ないし電子系自体の中で、信号電圧および／または寄生作用により前記と同じｐ ｎ−接合部にて整流電流が形成され、 該整流電流は少数キャリ電流を、前記ｐｎ−接合部を取囲む半導体材料へ注入し 、 該少数キャリヤ電流はモノリシック集積回路素子の少なくとも１つにより少なく とも一部捕獲され、該素子の動作点をシフトし、 これが電子装置の機能障害を惹起する、電子モノリシック集積装置において、 少数キャリヤ電流の注入を阻止および／または減少し、および／または伝播する 少数キャリヤ電流を減衰し、および／または電子装置の少数キャリヤ電流に起因 する継起する障害を（装置の機能に関連して）最小化する手段を特徴とする電子 モノリシック集積装置。 ２．誘導された高周波交流電圧の負の半波領域、ないし負の信号電圧および／ま たは負の寄生電圧領域に発生する瞬時の極が、線路列のダイオード（５）により 順方向で阻止される（第３図）請求項１記載の電子モノリシック集積装置。 ３．線路列に配設されたダイオード（５）はショットキーダイオードである（第 ３図）請求項２記載の電子モノリシック集積装置。 ４．誘導された高周波交流電圧の負の半波領域、ないし負の信号電圧および／ま たは負の寄生電圧領域で順方向に極性付けられたｐｎ−接合部に、同極性のダイ オード（７）が並列接続されている（第４図）請求項１記載の電子モノリシック 集積装置。 ５．ｐｎ−接合部に並列接続された同極性のダイオード（７）はショットキーダ イオードである（第４図）請求項４記載の電子モノリシック集積装置。 ６．ｐｎ−接合部に直列接続された（５）ないし並列接続された（７）ダイオー ドはアバランシュダイオードである（第４図）請求項３から５いずれか１記載の 電子モノリシック集積装置。 ７．少なくとも１つの抵抗（７１，７３）が、ｐｎ−接合部の２つの電極と、該 ｐｎ−接合部に並列接続された同極性のダイオードとの接続部に接続されている 請求項４から６までのいずれか１記載の電子モノリシック集積装置。 ８．高周波交流電圧の負の半波領域において、ないし電子系自体の中で信号電圧 および／または寄生作用により、順方向で極性付けられたｐｎ−接合部（３１， ３２）を有する素子の少なくとも１つが、チップの末端部に配置されている（第 １図）請求項１から７までのいずれか１記載の電子モノリシック集積装置。 ９．ｐｎ−接合部に直列に接続された、ないし並列接続されたダイオード（５， ７）の少なくとも１つがチップの末端部に配置されている（第３図，第４図）請 求項２から７までのいずれか１記載の電子モノリシック集積装置。 ］０．高周波交流電圧の負の半波領域において、ないし電子糸自体の中で信号電 圧および／または寄生作用により、順方向で極性付けられたＰｎ−接合部の周囲 に、少数キャリヤ電流に対して影響を受けにくい回路素子が配置されている請求 項１から９までのいずれか１記載の電子モノリシック集積装置。 １１．電子モノリシック集積装置の回路が、高周波交流電圧の負の半波によって 、ないし電子系自体の中で信号電圧および／または寄生作用により注入された少 数キャリヤ電流によって、全装置の機能に対して僅かな継起障害しかもたらさな い状態へ移行される請求項１から１０までのいずれか１項記載の電子モノリシッ ク集積装置。 １２．少数キャリヤ電流を吸い込みおよび／または再結合するためのバリヤ（８ ）が設けられており、該バリヤは、少なくとも一時的に通過方向で極性付けられ たｐｎ−接合部を少なくとも部分的にリング状に取囲む（第５図）請求項１から １１までのいずれか１記載の電子モノリシック集積装置。 １３．少数キャリヤ電流を吸い込むためのバリヤ（８）が、基体へのオーム性接 触接続部により形成されており、該接触接続部は電流または電圧源と接続されて いる（第５図または第８図）請求項１２記載の電子モノリシック集積装置。 １４．少数キャリヤ電流を吸い込むためのバリヤ（８）が、基体へのオーム性接 触接続部（コンタクト）によって形成されており、該接触接続部はｐｎｐ−トラ ンジスタのコレクタと接続されており、該トランジスタのベース電流は誘導され る整流電流ないし少数キャリヤ電流に依存している（第８図）請求項１３記載の 電子モノリシック集積装置。 １５．少数キャリヤ電流を吸い込むためのバリヤ（８）が、基体へのオーム性接 触接続部（８４）によって形成されており、該接触接続部はｐｎｐ−トランジス タ（８１）のコレクタと接続されており、該トランジスタのベース電流は注入さ れる少数キャリヤ電流から得られる（第８図）請求項１４記載の電子モノリシッ ク集積装置。 １６．再結合領域を形成するバリヤ（８）は基体へのｐｎ−接合部からなり、該 接合部の電圧の印加される、ｎ−ドーピングされた電極は、バリヤ層領域（８２ ）を有するまたは有しないエピタキシャル領域により形成され、該接合部のｐ− ドーピングされた領域は基体（０００）により形成される（第８図）請求項１２ 記載の電子モノリシック集積装置。 １７．バリヤ（８）が、再結合領域である基体へのｐｎ−接合部によって形成さ れ、該接合部の電圧の印加される、ｎ−ドーピングされた電極は、バリヤ層領域 （８２）を有するまたは有しないエピタキシャル領域（１００）によって構成さ れ、かつ残余の少数キャリヤ電流を吸い込むために用いる、後置接続された基体 へのオーム性接触接合部（８４）と接続している請求項１３から１６までのいず れか１記載の電子モノリシック集積装置。 １８．基体へのｐｎ−接合部のｎ−ドーピングされた電極は、少数キャリヤを注 入する少なくとも１つの素子（２）と基体へのオーム性接触接続部との間に配置 されており、 ｎ−ドーピングされた電極は、ｐｎｐ−トランジスタのベース電極（８２）、そ の中に埋め込まれ、電圧の印加されるｐ−ドーピング領域、トランジスタのエミ ッタ（８３）を形成し、 トランジスタの横方向（ラテラル）に配置された、ｐ−ドーピングされたコレク タは基体へのオーム性接触接続部により直接形成されるか、または線路によって オーム性接触接続部と接続されている（第８図）請求項１３から１７までのいず れか１記載の電子モノリシック集積装置。 １９．別の基体接触接続部（０２２，０２３）が、基体へのオーム性接触接続部 を有する領域に対して間隔を置いて、少数キャリヤ電流を吸い込むのに必要な電 位を形成するための、十分に大きい抵抗を形成するために配置されている（第８ ｂ図）請求項１３から１８までのいずれか１記載の電子モノリシック集積装置。 ２０．バリヤ（８）を形成する基体へのオーム性接触接続部は、通常の基体端子 （０１）と低抵抗で接続されており、 一方、絶縁拡散領域により縁付けられた基体の面状領域は、直接基体端子には接 続しておらず、前記面状領域には少数キャリヤ電流を注入する素子（２）が配置 されており、 それにより、少数キャリャ電流を吸い込むために所要の電位が、上記のように形 成された基体抵抗（３４）内で整流電流により自動的に形成される（第９図）請 求項１２または１３記載の電子モノリシック集積装置。 ２１．電圧の印加される、ｎ−ドーピングされたバリヤが、保護すべき素子の少 なくとも１つの周囲に配置されており、該バリヤは当該素子に対して絶縁されて おり、当該素子を少なくとも部分的に取囲む請求項１から２０またはいずれか１ 記載の電子モノリシック集積装置。 ２２．請求項１２から１９に相応して構成されたバリヤが、保護すべき素子の少 なくとも１つの周囲に配置されている請求項１から２１までのいずれか１記載の 電子モノリシック集積装置。 ２３．電圧の印加される、ｎ−ドーピングされたバリヤが少なくとも１つ設けら れており、チップの裹面では少なくともバリヤの領域に再結合領域が被着されて いる請求項１から２２までのいずれか１記載の電子モノリシック集積装置。 ２４．誘導された高周波交流電圧の負の半波領域に発生する、ｐｎ−接合部の極 を阻止するため通過方向で直列に接続されたダイオード（５）に対しコンデンサ （６）が後置接続されている（第３図）請求項１から２３までのいずれか１記載 の電子モノリシック集積装置。 ２５．バリヤ層および空乏層絶縁部により形成された拡散領域によってアバラン シュダイオードまたは容量ダイオードが形成されている（第６ａ図）請求項１か ら２４までのいずれか１記域の電子モノリシック集積装置。 ２６．エミッタおよび空乏層絶縁部により形成された拡散領域によってアバラン シュダイオードまたは容量ダイオードが形成されている（第６ｂ図）請求項１か ら２５までのいずれか１記載の電子モノリシック集積装置。 ２７．エミッタおよびベースにより形成された拡散領域によりアバランシュダイ オードまたは容量ダイオードが形成されている（第６ｃ図）請求項１から２６ま でのいずれか１記載の電子モノリシック集積装置２８バリヤ層エミッタおよび空 乏層絶縁部により形成された拡散領域によってアバランシュダイオードまたは容 量ダイオードが形成されている（第６ｄ図）請求項１から２７までのいずれか１ 記載の電子モノリシック集積装置。 ２９．前記拡散領域により形成された少なくとも２つのダイオードの対向接続に よって、アバランシュダイオードまたは容量ダイオードが形成されている（第７ ａ図）請求項１から２８までのいずれか１記載の電子モノリシック集積装置。 ３０．前記拡散領域により形成された少なくとも２つのダイオードの直列回路に よって、アバランシュダイオードまたは容量ダイオードが形成されている（第７ ｂ図）請求項１から２９までのいずれか１記載の電子モノリシック集積回路。 ３１．前記拡散領域により形成された２つ以上のダイオードの直列および対向接 続によって、アバランシュダィオードまたは容量ダイオードが形成されている（ 第７ｃ図）請求項１から３０までのいずれか１記載の電子モノリシック集積装置 。 ３２．コンデンサ（６１）が、別の基体接触接続部（０２３）の少なくとも１つ と、オーム性接触接続部（８４）を有する領域との間に間隔を置いて設けられて いる（第８ｂ図）請求項１９記数の電子モノリシック集積装置。 ３３．別の基体接触接続部（０２３，・・・）とオーム性接触接続部（８４）を 有する領域との間に間隔を置いて、少なく１つの他方の回路素子ないし別の回路 素子が設けられている請求項１９記載の電子モノリシック集積装置。 ３４．高周波交流電圧の負の半波領域で、ないし電子系自体の中で信号電圧およ び／または寄生作用によって、通過方向で極性付けられたｐｎ−接合部を有する １つ以上の素子が位置的に統合されており、該統合部はバリヤにより少なくとも 部分的に取囲まれている請求項１から３３までのいずれか１記載の電子モノリシ ック集積装置。 ３５．コンデンサの少なくとも１つの電極が、モノリシック集積回路の誘電性カ バー層（６０）への少なくとも１つの導電性コーティング（６３）によって形成 されている請求項１から３４までのいずれか１記載の電子モノリシック集積装置 。 ３６．高周波交流電圧の負の半波領域において、ないし電子系自体の中で信号電 圧および／または寄生作用によって、通過方向で極性付けられたｐｎ−接合部を 有する少なくとも１つの素子が設けられており、該素子のタブはｐｎ−接合部を 阻止するために基体に対して誘電的に絶縁されている（第１１図）請求項１記載 の電子モノリシック集積装置。 ３７．高周波交流電圧の負の半波領域において通過方向で極性付けられているｐ ｎ−接合部を有する少なくとも１つの素子が設けられており、該素子のタブは付 加的拡散領域（０２０）によって基体に対して絶縁されている（第１２図）請求 項１記載の電子モノリシック集積装置。 ３８．注入された少数キャリヤの急速な再結合のために、人工的に低減されたキ ャリヤライフタイムを有する基体が設けられている請求項１記載の電子モノリシ ック集積装置。 ３９．横型ｐｎｐ−トランジスタのベース（８２）はオーム性抵抗（８５）と、 ないし電流源（８６）を介しアースと接続されている（第８ａ図，第８ｂ図）請 求項１４および／または１８記載の電子モノリシック集積装置。