KR0164806B1 - 반도체 메모리장치의 리던던시 디코더회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

동기식 반도체 메모리장치

2. 발명이 해결하려고 하는 기술적 과제

동기식 반도체 메모리장치에서 리던던시 디코더의 출력을 동기신호에 동기시켜 출력한다.

3. 발명의 해결 방법의 요지

동기식 반도체 메모리장치의 리던던시 디코더회로가, 리던던시 디코딩신호를 발생하는 공통노드와, 공통 노드에 병렬 연결되어 리던던시 어드레스를 프로그램할 수 있는 퓨즈들과 연결되고 제어단이 입력 어드레스에 연결되는 스위칭수단들로 구성되어 리던던시디코딩신호를 발생하는 수단과, 상기 공통노드에 연결되며, 동기신호에 의해 스위칭되어 공통노드의 출력을 리던던시디코딩신호로 출력하는 수단으로 구성되어, 동기신호의 동작주기에서 리던던시디코딩신호의 출력통로를 형성하고 비동작주기에서 리던던시디코딩신호의 출력통로를 차단한다.

4. 발명의 중요한 용도

동기식 반도체 메모리장치에서 리던던시 디코더의 출력을 동기신호에 동기 출력하므로서, 리던던시 속도를 향상시키고 어드레스 스큐 및 동작전류를 방지할 수 있다.

Description

반도체 메모리장치의 리던던시 디코더회로

제1도는 종래의 반도체 메모리장치의 블럭 구성을 도시하는 도면.

제2도는 제1도에서 종래의 리던던시 디코더 구성을 도시하는 도면.

제3도는 제1도 및 제2도의 동작 특성을 도시하는 파형도.

제4도는 종래의 반도체 메모리장치에서 리던던시 동작 수행시 시간 지연 특성을 도시하는 파형도.

제5도는 본 발명에 따른 반도체 메모리장치의 블럭 구성을 도시하는 도면.

제6도는 제5도에서 본 발명의 리던던시 디코더 구성을 도시하는 도면.

제7도는 제5도 및 제6도의 동작 특성을 도시하는 파형도.

제8도는 본 발명의 반도체 메모리장치에서 리던던시 동작 수행시 시간 지연 특성을 도시하는 파형도.

본 발명은 반도체 메모리장치의 리던던시회로에 관한 것으로, 특히 동기식 반도체 메모리장치에서 리던던시시 시간 지연을 보상할 수 있는 리던던시 디코더회로에 관한 것이다.

반도체 메모리장치가 고집적도화 함에 따라 메모리셀의 결함을 구제하는 기능(repair)이 많아지고 있는 추세이며, 이에따라 리던던시회로의 중요성이 증대되고 있다. 이때 리던던시 메모리셀과 노말 메모리셀의 억세스 시간 차이는 초고속 반도체 메모리장치에서 많은 문제점을 야기시키므로 개선이 필요하다.

제1도는 종래의 반도체 메모리장치에서 노말워드라인(normal wordline)과 리던던시워드라인(redundancy wordline)을 선택하는 구성을 도시하는 도면이다. 먼저 노말워드라인의 선택 동작을 살펴보면, 어드레스버퍼11은 수신되는 어드레스XAi를 KFRST에 동기시켜 출력한다. 상기 어드레스버퍼11에서 출력되는 어드레스신호는 Ai가 된다. 디코더12는 상기 어드레스신호Ai를 디코딩하여 디코딩신호Pi를 발생한다. 상기 디코딩신호Pi를 입력하는 메인워드선디코더13은 상기 디코딩신호Pi에 의해 해당하는 노말워드라인MWL을 KSCND1에 동기시켜 준다. 두번째로 리던던시 워드라인을 선택하는 동작을 살펴보면, 어드레스버퍼14는 입력되는 어드레스XAi를 KFRST에 동기시켜 출력한다. 상기 어드레스버퍼14에 출력되는 어드레스신호는 리던던시 어드레스신호RAi가 된다. 리던던시디코더15는 상기 리던던시 어드레스RAi를 디코딩하여 리던던시 디코딩신호RPi를 발생한다. 상기 리던던시 디코딩신호RPi를 입력하는 리던던시메인워드선디코더16은 상기 리던던시 디코딩신호RPi에 의해 해당하는 리던던시 워드라인RMWL을 KSCND1에 동기시켜 선택한다.

이때 상기 리던던시디코더15와 디코더12는 서로 다른 구성을 가지므로, 입력되는 리던던시어드레스RAi와 어드레스Ai를 디코딩할 시 각각 τ1과 τ3의 지연시간을 갖는다. 따라서 상기 리던던시 워드라인RMWL이 선택되는 시간과 노말워드라인MWL이 선택되는 시간은 각각 τ2와 τ4가 걸린다.

제2도는 제1도 중 리던던시디코더15의 구성을 도시하는 도면으로, 퓨즈FE는 해당하는 리던던시디코더15가 프로그램되었을 시 절단한다. 따라서 노드ZFE에 연결된 퓨즈FE, 저항R1, 모오스캐패시터C11, 인버터I1, 엔모오스트랜지스터N2 및 피모오스트랜지스터P2는 상기 리던던시디코더15가 프로그램되었는지 아닌지를 표시하는 수단이 된다. 또한 피모오스트랜지스터P1 및 엔모오스트랜지스터N1은 노드ZRR에 연결되며, 동작모드시 활성화되는 ZZPD신호에 따라 스위칭되어 상기 노드ZRR에 동작상태를 나타내는 수단이 된다. 퓨즈Fi1 및 Fi2(여기서 i는 0,1,2,...,n)는 결함구제모드시 리던던시워드라인을 선택하기 위한 리던던시 어드레스RPi를 프로그램하기 위한 수단이 된다. 엔모오스트랜지스터Ni1 및 Ni2(여기서 i는 0,1,2,...,n) 및 인버터IGO-IGn은 입력되는 리던던시어드레스RAi를 상기 프로그램수단에 의해 디코딩하여 출력하는 수단이 된다.

제3도는 상기 제1도 및 제2도와 같은 구성의 동작 특성을 도시하는 파형도이다.

먼저 어드레스버퍼11 및 14는 제3도와 같은 어드레스XAi를 입력하며, 상기 입력되는 어드레스XAi를 제3도의 KFRST와 같은 동기신호에 동기시켜 제3도의 Ai 또는 RAi와 같은 어드레스신호로 출력한다. 상기 리던던시어드레스RAi를 입력하는 리던던시디코더15는 상기 제2도와 같은 구성으로 상기 리던던시어드레스RAi를 τ1 주기동안 디코딩하여 RPi신호로 출력한다.

상기 리던던시디코더15의 동작을 살펴본다. 먼저 상기 리던던시디코더15의 퓨즈Fi1 및 Fi2를 이용하여 결합이 발생된 노말 메모리셀의 어드레스를 프로그램하므로서, 상기 결함이 발생된 노말 메모리셀을 리던던시 메모리셀로 대치한다. 즉, 결함이 발생된 노말 메모리셀의 어드레스와 동일하게 리던던시디코더15의 퓨즈Fi1 및 Fi2를 절단하므로서, 결함 메모리셀을 리던던시 메모리셀로 대체하게 되는 것이다. 그리고 퓨즈FE를 절단하여 리던던시디코더15를 사용상태로 세트한다. 또한 동작모드시 ZZPD신호는 로우 논리레벨로 활성화된다. 상기 ZZPD신호가 로우 논리 상태가 되면, 피모오스트랜지스터P1은 턴온되고 엔모오스트랜지스터N1은 턴오프된다. 또한 상기 퓨즈FE가 절단되면 노드ZFE는 로우 논리 레벨이 되며, 인버터I1을 통해 하이 논리 레벨로 반전되어 엔모오스트랜지스터N2가 턴온되므로 노드ZFE는 완전한 로우 논리 레벨이 된다. 상기 노드ZFE가 로우 논리 레벨이 되면, 피모오스트랜지스터P2가 턴온되므로, 노드ZRR은 하이 논리 레벨이 된다.

상기와 같은 상태에서 입력되는 리던던시어드레스RAi가 프로그램된 퓨즈Fi1 및 Fi2와 동일한 어드레스를 갖는 경우, 상기 노드ZRR은 하이 논리 레벨을 유지하게 되어 상기 RPi는 하이 논리신호로 출력된다. 그러나 상기 입력되는 리던던시어드레스RAi가 프로그램된 퓨즈Fi1 및 Fi2와 상이한 어드레스를 갖는 어드레스를 갖는 경우, 상기 노드ZRR은 로우 논리 레벨을 유지하게 되어 상기 RPi는 로우 논리신호로 출력된다.

상기와 같이 리던던시디코더15에서 RPi신호가 출력되면, 리던던시메인워드선디코더16은 동기신호KSCND1에 상기 입력되는 RPi신호를 동기시켜 리던던시 메인워드선을 선택하기 위한 RMWL을 제3도와 같이 출력하게 되는 것이다.

그러나 상기 제3도와 같은 구성을 갖는 종래의 리던던시디코더15는 하기와 같은 문제점을 갖는다.

먼저 퓨즈Fi1 및 Fi2를 절단하여 리던던시 메모리셀을 선택하기 위한 리던던시 어드레스를 프로그램하게 되면, 엔모오스트랜지스터Ni1 및 Ni2가 동작하게 된다. 이때 어드레스 선택 상태에 따라 하나의 엔모오스트랜지스터 또는 다수개의 엔모오스트랜지스터가 동작할 수 있다. 이때 상기 피모오스트랜지스터P1 및 P2의 사이즈는 일정하므로, 동작되는 엔모오스트랜지스터들의 갯수에 따라 출력되는 RPi신호의 동작 및 비동작신호의 전달 지연 시간이 각각 다르게 된다. 제4도를 참조하여 1개의 엔모오스트랜지스터가 동작될 시의 전달지연시간과 i개의 엔모오스트랜지스터가 동작될 시의 전달지연시간을 살펴본다. 여기서 1개의 엔모오스트랜지스터에서 RPi신호의 동작지연시간을 tA라 하고 비동작지연시간을 tB라 하며, i개의 엔모오스트랜지스터에서 RPi신호의 동작지연시간을 tC라 하고 비동작지연시간을 tD라고 한다. 그러면 결국 RPi 신호의 동작지연시간 τe=tC-tA가 되고 비동작지연시간은 τd=tB-tD 만큼 각각 차이가 된다. 이때 상기 RPi신호의 동작지연시간 tC를 빠르게 보상하기 위하여 피모오스트랜지스터P1 및 P2의 사이즈를 크게하는 경우에도 tA가 tB보다 빠르게 할 수 없으므로, 상기 RPi신호의 오동작을 방지하기 위해서는 τ1=tC-tRA 전달지연시간을 갖게 되다. 여기서 상기 τ1은 리던던시디코더15에서 리던던시어드레스RAi를 디코딩할 시 지연되는 시간을 의미한다.

두번째로 제1도에서 t(XAi-RAi) 시간은 각각의 어드레스에 따라 로딩(loading)의 차이와 리던던시디코더15의 엔모오스트랜지스터 동작 갯수에 따라 τ2가 각각 차이가 발생되어 어드레스 스큐(address skew) 발생되다. 즉, 일반적으로 메인워드라인 선택이 리던던시 메인워드라인 선택보다 빠르게 되므로, 메인워드라인이 동작상태에 비동작상태로 천이되는 속도를 리던던시 메인워드라인이 비동작상태에서 동작 상태로 천이되는 속도보다 늦춰주지 않으면, 메인워드라인과 리던던시 메인워드라인이 동시에 활성화되는 스큐가 발생된다. 따라서 메인워드라인이 리더던시 메인워드라인 차이(τ4-τ2=τDU) 만큼 억세스 시간이 늦어지는 문제점이 발생된다.

세번째로 상기 두번째에서 설명한 스큐시간τskew로 인하여 동기식 반도체 메모리장치에서 셋업시간(set-up time)과 홀드시간(hold time)이 상기 τDU 만큼의 손실이 발생된다. 이런 이유는 상기 제3도에서 메인워드라인이 어드레스XAi가 하이 논리 레벨일 경우, 또는 RPi신호가 로우일 때 리던던시 메인워드라인이 선택되어 2개의 워드라인이 상기 τDU시간 동안 동시에 동작하게 되기 때문이다. 또한 상기 τDU시간 동안 동작전류가 증가된다.

따라서 본 발명의 목적은 동기식 반도체 메모리장치에서 리던던시 워드라인을 신속하게 선택할 수 있는 펄스 리던던시 디코더회로를 제공함에 있다.

본 발명의 다른 목적을 동기식 반도체 메모리장치에서 어드레스 스큐에 무관하게 적정 타이밍을 제공하고 리던던시디코더의 동작속도를 비동작속도와의 이득을 고려하지 않고 빠르게 처리하며 워드라인 오동작에 따른 동작전류 증가를 방지할 수 있는 반도체 메모리장치의 리던던시 디코더회로를 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위하여 동기식 반도체 메모리장치의 리던던시 디코더회로가, 리던던시 디코딩신호를 발생하는 공통노드와, 공통 노드에 병렬 연결되어 리던던시 어드레스를 프로그램할 수 있는 퓨즈들과, 상기 퓨즈들과 연결되고 제어단이 입력 어드레스에 연결되는 스위칭수단들로 구성되어 리던던시디코딩신호를 발생하는 수단과, 상기 공통노드에 연결되며, 동기신호에 의해 스위칭되어 상기 공통노드의 출력을 리던던시디코딩신호로 출력하는 수단으로 구성되어, 상기 동기신호의 동작주기에서 상기 리던던시디코딩신호의 출력통로를 형성하고 비동작주기에서 상기 리던던시디코딩신호의 출력통로를 차단하는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

여기에서 사용되는 KFRST라는 용어는 입력되는 어드레스XAi를 동기시키는 제1동기신호를 나타낸다. KFRST2라는 용어는 상기 KFRST신호를 소정 지연하는 신호로서 RPi신호를 동기시키기 위한 제2동기신호를 나타낸다. KFCND는 상기 RPi신호를 동기시켜 리더던시 메인워드라인을 선택하기 위한 제3동기신호를 의미한다. ZRR은 공통노드로서 리던던시디코딩신호RPi를 출력하는 노드를 의미한다.

제5도는 본 발명에 따라 노말워드라인(normal wordline)과 리던던시워드라인(redundancy wordline)을 선택하는 블럭을 도시하는 도면이다. 먼저 노말워드라인을 선택하는 구성을 살펴보면, 어드레스버퍼11은 수신되는 어드레스XAi를 KFRST에 동기시켜 출력한다. 상기 어드레스버퍼11에서 출력되는 어드레스신호는 Ai가 된다. 디코더12는 상기 어드레스신호Ai를 디코딩하여 디코딩신호Pi를 발생한다. 상기 디코딩신호Pi를 입력하는 메인워드선디코더13은 상기 디코딩신호Pi에 의해 해당하는 노말워드라인MWL을 KSCND1에 동기시켜 선택한다. 두번째로 리던던시 워드라인을 선택하는 구성을 살펴보면, 어드레스버퍼14는 입력되는 어드레스XAi를 KFRST에 동기시켜 출력한다. 상기 어드레스버퍼14에 출력되는 어드레스신호는 리던던시 어드레스신호RAi가 된다. 리던던시디코더15는 상기 리던던시 어드레스RAi를 디코딩하며, KFRST2신호에 동기시켜 리던던시 디코딩신호RPi를 발생한다. 상기 리던던시 디코딩신호RPi를 입력하는 리던던시메인워드선디코더16은 상기 리더던시 디코딩신호RPi에 의해 해당하는 리던던시 워드라인RMWL을 KSCND1에 동기시켜 선택한다.

이때 상기 리던던시디코더15와 디코더12는 서로 다른 구성을 가지므로, 입력되는 리던던시어드레스RAi와 어드레스Ai를 디코딩할 시 각각 τ1과 τ3의 지연시간을 갖는다. 따라서 상기 리던던시 워드라인RMWL이 선택되는 시간과 노말워드라인MWL이 선택되는 시간은 각각 τ2와 τ4가 걸린다.

제6도는 제5도 중 리던던시디코더15의 구성을 도시하는 도면으로, 퓨즈FE는 해당하는 리던던시디코더15가 프로그램되었을 시 절단한다. 따라서 노드ZFE에 연결되는 퓨즈FE, 저항R1, 모오스캐패시터C1, 인버터I1, 엔모오스트랜지스터N2 및 피모오스트랜지스터P2는 해당하는 리던던시디코더15가 프로그램되었는지 아닌지를 표시하는 수단이 된다. 또한 피모오스트랜지스터P1 및 엔모오스트랜지스터N1은 노드ZRR에 연결되며, 동작모드시 활성화되는 ZZPD신호에 따라 스위칭되어 상기 노드ZRR에 동작상태를 나타내는 수단이 된다. 퓨즈Fi1 및 Fi2(i=0,1,2,...,n)는 결함구제모드시 리던던시워드라인을 선택하기 위한 리던던시 어드레스RPi를 프로그램하기 위한 수단이 된다. 엔모오스트랜지스터Ni1 및 Ni2(i=0,1,2,...,n)와 인버터IG0-IGn은 입력되는 리던던시어드레스RAi를 상기 프로그램수단에 의해 디코딩하여 출력하는 수단이 된다. 인버터I4는 상기 동기신호KFRST2을 반전출력한다. 엔모오스트랜지스터N3은 상기 노드ZRR과 접지전압 사이에 연결되며 게이트전극이 상기 인버터I4의 출력단에 연결된다. 상기 인버터I4 및 엔모오스트랜지스터N3은 상기 RPi신호를 상기 동기신호KFRST2에 동기시켜 출력하는 수단이 된다.

제7도는 상기 제5도 및 제6도와 같은 구성의 동작 특성을 도시하는 파형도이다.

먼저 어드레스버퍼11 및 14는 제3도와 같은 어드레스XAi를 입력하며, 상기 입력되는 어드레스XAi를 제7도의 제1동기신호KFRST에 동기시켜 제3도의 Ai 또는 RAi와 같은 어드레스신호로 출력한다. 상기 리던던시어드레스RAi를 입력하는 리던던시디코더15는 상기 제6도와 같은 구성으로 상기 리던던시어드레스RAi를 제2동기신호KFRST2신호에 동기시켜 디코딩된 RPi신호를 출력한다.

상기 제6도를 참조하면, 상기 리던던시디코더15의 퓨즈Fi1 및 Fi2를 이용하여 결함이 발생된 노말 메모리셀의 어드레스를 프로그램하므로서, 상기 결함이 발생된 노말 메모리셀을 리던던시 메모리셀로 대체하고, 이후 상기 퓨즈FE를 절단하여 해당하는 리던던시디코더15를 사용상태로 한다. 그리고 상기 ZZPD신호가 로우 논리 상태가 되면, 피모오스트랜지스터P1은 턴온되고 엔모오스트랜지스터N1은 턴오프된다. 이때 상기 퓨즈FE가 절단되면 노드ZFE는 로우 논리 레벨이 되며, 인버터I1을 통해 하이 논리 레벨로 반전되어 엔모오스트랜지스터N2가 턴온되므로 노드ZFE는 완전한 로우 논리 레벨이 된다. 상기 노드ZFE가 로우 논리 레벨이 되면, 피모오스트랜지스터P2가 턴온되므로, 노드ZRR은 하이 논리 레벨이 된다.

상기와 같은 상태에서 입력되는 리던던시어드레스RAi가 프로그램된 퓨즈Fi1 및 Fi2와 동일한 어드레스를 갖는 경우, 상기 노드ZRR은 하이 논리 레벨을 유지하게 되어 상기 RPi는 하이 논리신호로 출력된다. 그러나 상기 입력되는 리던던시어드레스RAi가 프로그램된 퓨즈Fi1 및 Fi2와 상이한 어드레스를 갖는 어드레스를 갖는 경우, 상기 노드ZRR은 로우 논리 레벨을 유지하게 되어 상기 RPi는 로우 논리신호로 출력된다.

이때 상기 제3도에 도시된 바와 같이 제2동기신호KFRST2는 상기 제1동기신호 KFRST신호가 소정 지연된 신호로서, 인버터I4는 상기 제2동기신호KFRST2를 반전하여 /KFRST2신호로 출력한다. 그리고 상기 반전된 /KFRST2신호가 상기 엔모오스트랜지스터N3의 게이트전극에 인가되므로, 상기 노드ZRR에 발생되는 RPi신호는 상기 제2동기신호 KFRST2신호에 동기되는 신호가 된다. 이때 상기 제7도에 도시된 바와 같이 t(XAi-RAi)t(KFRST-KFRST2)이므로, 상기 노드ZRR의 출력신호는 상기 제2동기신호 KFRST2에 의해 결정된다. 즉, 상기 제2동기신호 KFRST2의 논리가 로우 레벨일 때 엔모오스트랜지스터N3은 턴온되므로, 상기 노드ZRR에 나타나는 RPi신호의 레벨은 로우 레벨이고, 상기 제2동기신호 KFRST2의 논리가 하이 레벨일 때 상기 엔모오스트랜지스터N3은 턴온되므로, 상기 노드ZRR에 나타나는 RPi신호의 레벨은 프로그램된 어드레스와 상기 RAi 어드레스의 상태에 따라 결정된다.

따라서 상기 RPi신호는 제2동기신호KFRST2에 동기되므로, RPi신호의 동작(enable) 및 비동작(disable)의 이득(margin)을 고려하지 않아도 됨을 알 수 있다. 즉, 제8도에 도시한 바와 같이 동작은 점선으로 도시한 바와 같이 동작 및 비동작 간의 이득을 고려하지 않아도 되므로, 리던던시디코더15의 동작지연시간τ1'을 빠르게 할 수있다.(τ1'τ1)

또한 상기 동기신호 KFRST2에 의해 상기 리더던시디코더15는 상기 RPi신호를 발생하므로, 각각의 어드레스 차이에 따른 어드레스 스큐가 발생되지 않는다.

그리고 상기 제5도에서 τ'1-τ3=t(KSCND1)-t(KFRST2)가 될 수 있도록 상기 KSCND1신호와 KFRST2신호의 시간 지연을 만들면 τ2=τ4가 되어 결함을 구제한 메모리셀과 노말 메모리셀의 워드라인 선택시간의 차이를 제거할 수 있다. 따라서 리페어셀의 워드라인에 의한 2개의 워드라인이 동시에 선택되는 것을 방지하여 동작전류의 증가를 방지하며, 셋업 시간과 홀드시간의 특성을 개선할 수 있다.

상술한 바와 같이 본 발명의 리던던시디코더회로는 동작지연시간, 어드레스 스큐, 더블 워드라인에 의해 동작전류 방지 및 셋업시간, 홀도시간 특성을 향상시킬 수 있는 이점이 있다.

Claims (5)

1. 동기식 반도체 메모리장치의 리던던시 디코더회로에 있어서, 리던던시 디코딩신호를 발생하는 공통노드와, 공통 노드에 병렬 연결되어 리던던시 어드레스를 프로그램할 수 있는 퓨즈들과, 상기 퓨즈들과 연결되고 제어단이 입력 어드레스에 연결되는 스위칭수단들로 구성되어 리던던시디코딩신호를 발생하는 수단과, 상기 공통노드에 연결되며, 동기신호에 의해 스위칭되어 상기 공통노드의 출력을 리던던시디코딩신호로 출력하는 수단으로 구성되어, 상기 동기신호의 동작주기에서 상기 리던던시디코딩신호의 출력통로를 형성하고 비동작주기에서 상기 리던던시디코딩신호의 출력통로를 차단하는 것을 특징으로 하는 동기식 반도체 메모리장치의 리던던시 디코더회로.
2. 제1항에 있어서, 상기 리던던시디코딩신호를 출력하는 수단이, 상기 공통노드와 접지단 사이에 연결되며 게이트 전극이 일정 주기로 온/오프되는 동기신호에 연결되어 동작주기에서 상기 공통노드의 출력을 활성화하고 비동작주기에서 상기 공통노드의 출력을 비활성화시키도록 스위칭되는 모오스트랜지스터인 것을 특징으로 하는 반도체 메모리장치의 리던던시 디코더회로.
3. 반도체 메모리장치의 리던던시회로에 있어서, 입력 어드레스를 제1동기신호에 동기시켜 리던던시어드레스로 출력하는 어드레스버퍼와, 내부에 어드레스프로그램 수단을 구비하여, 상기 리던던시어드레스가 상기 프로그램어드레스와 동일할 시 제2동기신호에 동기시켜 리던던시디코딩신호로 출력하며, 상기 제2구동신호가 상기 제1동기신호를 소정 지연한 신호인 리던던시디코더와, 상기 리던던시디코딩신호를 제3동기신호에 동기시켜 리던던시 메인워드라인의 선택신호로 출력하며, 상기 제3동기신호가 상기 제2동기신호를 소정 지연한 신호인 리던던시 메인워드라인 디코더로 구성된 것을 특징으로 하는 반도체 메모리장치의 리던던시회로.
4. 제3항에 있어서, 상기 리던던시디코더가, 리던던시 디코딩신호를 발생하는 공통노드와, 공통 노드에 병렬 연결되어 리던던시 어드레스를 프로그램할 수 있는 퓨즈들과, 상기 퓨즈들과 연결되고 제어단이 입력 어드레스에 연결되는 스위칭수단들로 구성되어 리던던시디코딩신호를 발생하는 수단과, 상기 공통노드에 연결되며, 동기신호에 의해 스위칭되어 상기 공통 노드의 출력을 리던던시디코딩신호로 출력하는 수단으로 구성되어, 상기 동기신호의 동작주기에서 상기 리던던시디코딩신호의 출력통로를 형성하고 비동작주기에서 상기 리던던시디코딩신호의 출력통로를 차단하는 것을 특징으로 하는 동기식 반도체 메모리장치의 리던던시회로.
5. 제4항에 있어서, 상기 리더던시디코딩신호를 출력하는 수단이, 상기 공통노드와 접지단 사이에 연결되며 게이트전극이 일정 주기로 온/오프되는 동기신호에 연결되어 동작주기에서 상기 공통노드의 출력을 활성화하고 비동작주기에서 상기 공통노드의 출력을 비활성화시키도록 스위칭되는 모오스트랜지스터인 것을 특징으로 하는 반도체 메모리장치의 리던던시회로.