KR0162136B1 - 고집적 마스크롬 제조방법 - Google Patents
고집적 마스크롬 제조방법 Download PDFInfo
- Publication number
- KR0162136B1 KR0162136B1 KR1019940035219A KR19940035219A KR0162136B1 KR 0162136 B1 KR0162136 B1 KR 0162136B1 KR 1019940035219 A KR1019940035219 A KR 1019940035219A KR 19940035219 A KR19940035219 A KR 19940035219A KR 0162136 B1 KR0162136 B1 KR 0162136B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- source
- forming
- etching
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000007788 liquid Substances 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
Landscapes
- Semiconductor Memories (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자의 제조 방법
2. 발명이 해결하려고 하는 기술적 과제
마스크롬 제조시 패터닝 공정에서 노광기의 해상력의 한계로 인해 각 게이트 전극 사이의 간격을 최소 0.5㎛ 내지 0.7㎛로 유지해야 하기 때문에 더 이상의 고집화를 이룰 수 없다는 문제점을 해소하고자 함.
3. 발명의 해결방법의 요지
Mask ROM의 게이트 폴리실리콘을 형성하기에 앞서 소자의 소오스/드레인 영역을 형성하고, 액상 산화막을 이용한 측벽 스페이서를 형성하여 반도체 기판의 소오스/드레인 영역까지 트렌치 식각을 실시하고 그 트렌치 부분에 게이트 전극을 형성하므로써 게이트 전극의 양측벽에 소오스/드레인 영역이 위치한 형태가 되어 각 게이트 전극 사이의 간격을 줄여 소자의 고집적화를 실현함.
4. 발명의 중요한 용도
고집적의 마스크롬 제조에 이용됨
Description
제1a도 내지 제1c도는 종래의 고집적 마스크롬 제조 방법에 따른 제조 공정도.
제2a도 내지 제2h도는 본 발명의 고집적 마스크롬 제조 방법에 따른 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 13,19 : 포토레지스트
14 : 액상 산화막 15 : 측벽 스페이서
16 : n+소오스/드레인 영역 17 : 게이트 산화막
18 : 게이트 전극
본 발명이 고집적 반도체 소자 제조 방법에 관한 것으로서, 특히 트렌치를 이용하여 게이트 전극을 형성하므로서 게이트 전극 사이의 공간을 최소화한 고집적 마스크롬(MASKROM: Mask Read Only Memory)을 제조하는 방법에 관한 것이다.
종래의 MASKROM 제조 공정을 보면, 먼저 제1a도에 도시된 바와 같이, 반도체기판(1)상에 게이트 산화막(2)과 게이트 폴리실리콘(3)이 형성된 구조에서, 포토레지스트를 도포한 후 일정한 간격의 게이트 전극을 형성하기 위한 포토레지스트 마스크 패턴(4)을 형성한다. 다음에 제1b도에 도시한바와 같이, 상기 포토레지스트 마스크 패턴(4)을 식각 마스크로 이용하여 상기 폴리실리콘(3)과 게이트 산화막(2)을 차례로 식각한 후 소오스/드레인 영역을 형성하기 위한 이온주입을 실시한다. 다음에는 제1c도에 도시한 바와 같이, 잔류 포토레지스트(4)를 제거하고 어닐링(Ammealing) 공정을 수행하여 일정한 간격의 게이트 전극(5)을 형성하게 된다. 그러나 이와 같이 포토레지스트에 의한 마스크 패턴을 형성하는데 있어서는, 노광기의 해상력을 고려할 때 MASKROM 소자의 각 게이트 전극의 간격을 0.5㎛내지 0.7㎛로 유지해야 하며, 간격을 더 이상 좁히기는 매우 어렵다는 문제점이 있었다.
고집적 MASKROM의 제조시 발생되는 이러한 문제점을 해결하기 위하여 안출된 본 발명은 트렌치를 이용하여 게이트 전극을 형성하여 소오스/드레인 영역이 게이트 전극 측벽에 형성되도록 하므로서 게이트 전극 사이의 공간을 최소화한 고집적 마스크롬을 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 고집적 마스크롬 제조방법은, 반도체 기판 상에 산화막을 성장시키고 소정 깊이의 소오스/드레인 소정 깊이의 소오스/드레인 접합영역을 형성하기 위한 이온 주입을 실시하고 어닐링(Annealing) 공정을 수행하여 불순물을 확산시키는 단계와, 상기 산화막 상에 포토레지스트를 도포한 후, 포토마스크를 이용한 노광공정을 통해 게이트 전극을 형성하는 단계와, 전체 구조 상부에 산화막을 증착하는 단계와, 블랭킷 식각 방식으로 상기 산화막을 식각하여 상기 포토레지스트를 제거하는 단계와, 상기 측벽 스페이서를 식각 마스크로 이용하여 반도체 기판에 상기 소오스/드레인 접합영역이 형성된 깊이까지 트렌치가 형성되도록 식각 공정을 실시하는 단계와, 전체 구조 상부에 게이트 산화막을 성장시키고 폴리실리콘을 증착한 다음 도핑을 실시하는 단계 및, 전체구조 상부에 포토레지스트를 평탄하게 도포한 후 평탄화(Planar) 식각을 실시하여 게이트 전극을 형성하고, 잔류 포토레지트를 제거하는 단계를 포함하는 것을 특징으로 한다.
이제 본 발명의 실시예에 대하여 첨부도면을 참조하여 보다 상세하게 설명한다. 먼저 제2a도에 도시된 바와 같이, 반도체 기판(11)상에 약 200Å의 산화막(12)을 성장시킨 다음, 0.5㎛ 내지 1.0㎛의 비교적 깊은 깊이까지 소오스/드레인 접합영역이 형성되도록 이온주입을 실시하고 어닐링 공정을 수행하여 불순물을 확산시킨다. 이때 이온주입공정은 가벼운 중량의 인(P)이온을 높은 에너지로 주입한다. 다음에, 제2b도에 도시된 바와 같이, 상기 산화막(12)상에 포토레지스트를 도포한 후, 일정한 간격의 게이트 전극을 형성하기 위한 포토레지스트 마스크 패턴(13)을 형성한다. 이때, 포토레지스트(13)가 남아있는 지역뿐만 아니라 포토레지스트와 포토레지스트 사이에도 게이트 전극이 형성되게 되므로 포토레지스트 패턴간의 간격이 포토레지스트(13)의 폭보다 약간 넓게 되도록 패턴을 형성하는 것이 바람직하다. 다음에는 제2c도에 도시된 바와 같이, 액상 산화막(14)(LPO:Liquid Phase Oxide)을 1,500Å 내지 4,000Å의 두께로 증착하고, 블랭킷 식각 공정을 실시하여 제2d도에 도시된 바와 같이 포토레지스트(13)를 제거하여 액상 산화막으로 이루어진 측벽 스페이서(15)가 남도록 한다. 다음에는 제2f도에 도시된 바와 같이 측벽 스페이서(15)를 식각 마스크로 이용하여 반도체 기판(11)의 n+소오스/드레인 영역이 형성된 깊이까지 식각되도록 트렌치 식각을 실시한다. 다음에는 제2g도에 도시된 바와 같이, 게이트 산화막(18)을 증착하고 도핑을 실시한다. 다음에 전체 구조 상부에 포토레지스트(19)를 평탄하게 도포한 후, 소오스/ 드레인영역은 식각되지 않도록 포토레지스트와 폴리실리콘의 식각비를 1:1로 하여 평탄화(Planar)식각을 설치하고, 잔류 포토레지스트를 제거한다. 그러면, 제2h도에 도시된 바와 같이 게이트 전극(18)의 양측면에 0.2㎛ 내지 0.3㎛ 간격의 소오스/드레인 영역(16)이 위치한 형태의 마스크롬이 제조될 수 있다.
전술한 바와 같이 본 발명에 따르면, 게이트 전극 사이의 공간을 최소화하여 워드 라인 사이가 조밀한 고집적 마스크롬을 제조하는 것이 가능하다.
Claims (6)
- 고집적 마스크롬(MASKROM)을 제조하는 방법에 있어서, 반도체 기판 상에 산화막을 성장시키고 소정 깊이의 소오스/드레인 접합영역을 형성하기 위한 이온 주입을 실시하고 어닐링(Annealing)공정을 수행하여 불순물을 확산시키는 단계와, 상기 산화막 상에 포토레지스트를 도포한 후, 포토마스크를 이용한 노광공정을 통해 게이트 전극을 형성하기 위한 소정의 패턴 폭과 간격을 가진 포토레지스트 패턴을 형성하는 단계와, 전체 구조 상부에 산화막을 증착하는 단계와, 블랭킷 식각 방식으로 상기 산화막을 식각하여 상기 포토레지스트 패턴의 측벽에 측벽 스페이서를 형성하는 단계와, 상기 포토레지스트를 제거하는 단계와, 상기 측벽 스페이스를 식각 마스크로 이용하여 반도체 기판에 상기 소오스/드레인 접합영역이 형성된 깊이까지 트렌치가 형성되도록 식각 공정을 실시하는 단계와, 전체 구조 상부에 게이트 산화막을 성장시키고 폴리실리콘 증착한 다음 도핑을 실시하는 단계와, 전체 구조 상부에 포토레지스트를 평탄하게 도포한 후 평탄화(Planar) 식각을 실시하여 게이트 전극을 형성하고, 잔류 포토레지스트를 제거하는 단계를 포함해서 이루어진 고집적 마스크롬 제조방법.
- 제1항에 있어서, 상기 포토레지스트 패턴 사이의 간격이 패턴의 폭 보다 더 넓은 것을 특징으로 하는 고집적 마스크롬 제조 방법.
- 제1항에 있어서, 상기 소오스/드레인 접합 영역의 깊이는 0.5㎛ 내지 1.0㎛로 형성되는 것을 특징으로 하는 고집적 마스크롬 제조 방법.
- 제1항에 있어서, 상기 이온주입 단계는 인(P) 이온을 주입하는 것을 특징으로 하는 고집적 마스크롬 제조 방법.
- 제1항 또는 제3항에 있어서, 상기 측벽 스페이서의 폭은 0.2㎛ 내지 0.3㎛로 형성되는 것을 특징으로 하는 고집적 마스크롬 제조 방법.
- 제1항에 있어서, 상기 평탄화 식각 단계에서 포토레지스트와 폴리실리콘이 동일한 비율로 식각되는 것을 특징으로 하는 고집적 마스크롬 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035219A KR0162136B1 (ko) | 1994-12-20 | 1994-12-20 | 고집적 마스크롬 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035219A KR0162136B1 (ko) | 1994-12-20 | 1994-12-20 | 고집적 마스크롬 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026885A KR960026885A (ko) | 1996-07-22 |
| KR0162136B1 true KR0162136B1 (ko) | 1998-12-01 |
Family
ID=19402339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940035219A KR0162136B1 (ko) | 1994-12-20 | 1994-12-20 | 고집적 마스크롬 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0162136B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396137B1 (ko) * | 2001-06-13 | 2003-08-27 | 재단법인서울대학교산학협력재단 | 극미세 다중 패턴의 형성방법 |
-
1994
- 1994-12-20 KR KR1019940035219A patent/KR0162136B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026885A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6589336B1 (en) | Production method for silicon epitaxial wafer and silicon epitaxial wafer | |
| KR0162136B1 (ko) | 고집적 마스크롬 제조방법 | |
| KR100244248B1 (ko) | 반도체 소자의 웰 형성방법 | |
| KR100252899B1 (ko) | 마스크 롬 및 그 제조방법 | |
| KR100215906B1 (ko) | 위상반전 마스크의 제조방법 | |
| KR100360873B1 (ko) | 박막트랜지스터제조방법 | |
| JPH0298142A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR0184937B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0180136B1 (ko) | 마스크름의 워드라인 형성 방법 | |
| KR100197530B1 (ko) | 반도체 소자의 제조방법 | |
| KR0182871B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR910006748B1 (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 형성방법 | |
| KR0167890B1 (ko) | 박막 트랜지스터 제조 방법 | |
| KR960002069B1 (ko) | 웨이퍼의 자동정렬을 위한 에피층 형성 방법 | |
| KR100209732B1 (ko) | 반도체 소자 제조방법 | |
| KR920000706B1 (ko) | 고농도 확산영역을 갖는 트렌치 제조방법 | |
| KR950014269B1 (ko) | 반도체 장치의 워드라인 형성방법 | |
| KR100198632B1 (ko) | 반도체 소자의 제조방법 | |
| KR100400763B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100439106B1 (ko) | 반도체소자의 제조방법 | |
| KR100253322B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100290876B1 (ko) | 반도체 소자의 제조방법 | |
| KR100198607B1 (ko) | 마스크 롬 제조방법 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |