KR0161113B1 - 동작 중지 신호 발생기 - Google Patents

동작 중지 신호 발생기 Download PDF

Info

Publication number
KR0161113B1
KR0161113B1 KR1019950046105A KR19950046105A KR0161113B1 KR 0161113 B1 KR0161113 B1 KR 0161113B1 KR 1019950046105 A KR1019950046105 A KR 1019950046105A KR 19950046105 A KR19950046105 A KR 19950046105A KR 0161113 B1 KR0161113 B1 KR 0161113B1
Authority
KR
South Korea
Prior art keywords
output
signal
output signal
value
counter
Prior art date
Application number
KR1019950046105A
Other languages
English (en)
Other versions
KR970049504A (ko
Inventor
옥창효
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950046105A priority Critical patent/KR0161113B1/ko
Publication of KR970049504A publication Critical patent/KR970049504A/ko
Application granted granted Critical
Publication of KR0161113B1 publication Critical patent/KR0161113B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명에 의한 동작중지신호발생기는 사용자에 의해 제어신호를 출력하는 모드 레지스터와, 모드 레지스터의 제어신호에 의해 상승계수를 하는 상승계수기와, 데이타버스를 통해 입력되는 계수 설정값을 저장하는 데이타 레지스터와, 상승계수기의 계수값과 데이타 레지스터의 설정값이 각각 입력되는 값을 비교하되, 계수값의 계수 오버플로시에 상승계수기에 궤환되어 상승계수기를 초기화시키는 출력신호를 출력하는 비교기와, 비교기의 출력신호가 클럭신호로서 입력되면서, 데이타버스를 통해 오버플로의 횟수에 대한 설정값이 입력되는 하강계수기와, 하강계수기의 출력값이 입력되는 반전소자와, 비교기의 출력신호와 반전소자의 출력값에 따라 동작중지신호를 출력하는 논리곱게이트소자와, 비교기의 출력신호 또는 논리합게이트의 출력신호를 선택적으로 출력시키기 위한 출력신호선택부와, 출력신호선택부에서 선택되어 출력되는 출력신호가 출력되도록 하는 출력신호구동부를 포함하여 이루어진다.

Description

동작 중지 신호 발생기
제1도는 종래의 동작중지신호발생기의 일실시예를 도시한 블럭도.
제2도는 본 발명에 의한 동작중지신호발생기의 일실시예를 도시한 블럭도.
본 발명은 동작중지(interrupt)신호발생기에 관한 것으로, 특히 계수기(counter)의 계수 오버플로(count over-flow)에 따라 발생되는 동작중지신호에 있어서, 사용자가 계수 오버플로의 횟수를 설정하고, 설정한 횟수만큼 계수 오버플로되어야만 동작중지신호가 발생되도록 하는 것에 적당하도록 한 동작중지신호발생기에 관한 것이다.
제1도는 종래의 동작중지신호발생기의 일실시예를 도시한 블럭(block)도로서, 종래의 동작중지신호발생회로의 일실시예로서 8비트 상승계수(8-bit up-count)형의 동작중지신호발생기의 블럭도이다. 이하 첨부된 도면을 참고로 종래의 동작중지신호발생기의 구성 및 동작을 설명하면 다음과 같다.
종래의 동작중지신호발생기의 일실시예인 8비트 상승계수형의 동작중지신호발생기는 제1도에 도시된 바와 같이, 사용자에 의해 제어신호를 출력하는 모드 레지스터(mode register)와, 모드 레지스터의 제어신호에 의해 8비트의 상승계수를 하는 8비트 상승계수기(8-bit up-counter)와, 8비트 데이타버스(8-bit data bus)를 통해 입력되는 계수 설정값을 출력하는 8비트 데이타 레지스터(8-bit data-register)와, 8비트 상승계수기와 8비트 데이타 레지스터에서 각각 입력되는 값을 비교하여, 일치하는 경우에 외부 장치의 동작중지신호를 발생시키는 비교기(compatator)와, 비교기의 출력신호가 입력되어 비교기에서 출력되는 비교값의 출력신호를 출력시키는 출력신호구동부를 포함하여 이루어진다.
이하 종래의 동작중지신호발생기의 동작을 설명하겠다.
종래의 시간기록계에서는 8비트 데이타 레지스터에 계수하고자 하는 값 즉, 8비트의 설정 계수값을 미리 설정하여 저장시키고, 모드 레지스터의 제어신호에 따라 8비트 상승계수기가 동작되어 계수를 시작하게 된다.
그리고 비교기에서는 8비트 상승계수기에서 계수되면서 입력된 값과 8비트 데이타 레지스터에서 출력되는 계수 설정값을 비교하여 서로 일치하면 즉, 상승계수기에서의 계수값이 오버플로되면, 외부 장치의 동작을 중지시키는 동작중지신호를 출력하면서, 8비트 상승계수기로 출력신호가 궤환되어서 상승계수기에서는 0(zero)부터 다시 계수를 시작하도록 한다.
즉, 종래의 타이머를 이용한 동작신호발생회로에서는 비교기에서 상승계수기의 계수값과 데이타 레지스터의 계수 설정값을 비교하여 서로 일치하는 경우에만 외부장치의 동작중지신호가 출력되도록 하면서, 상승계수기의 계수값을 초기화시키고, 비교기의 출력신호는 즉, 동작중지신호는 출력신호구동부에 입력되어 출력신호를 출력하게 되어서, 동작중지신호가 발생되면서 동시에 출력신호구동부가 구동되었다.
그러나 종래의 동작중지신호발생기에서는 비교기에서 상승계수기의 계수값과 데이타 레지스터의 계수 설정값을 비교하여 서로 일치하는 경우에만 동작중지신호가 발생되기 때문에 사용자가 선택적으로 동작중지신호를 발생시킬 수가 없었고, 단지 데이타 레지스터에만 의존하여 즉, 데이타 레지스터에 저장되는 계수 설정값에 따라 비교기에서 상승계수기의 계수값과 비교되어 동작중지신호를 발생시킬 수 밖에 없으므로, 그 용도가 제한되었다.
본 발명은 이러한 문제를 해결하기 위하여 안출된 것으로, 타이머를 이용한 동작중지신호발생회로를 개선하여 사용자가 원하는 간격으로 동작중지신호가 발생되도록 하는 것이 그 목적이다.
본 발명에 의한 동작중지신호발생기는 사용자에 의해 제어신호를 출력하는 모드 레지스터와, 모드 레지스터의 제어신호에 의해 상승계수를 하는 상승계수기와, 데이타버스를 통해 입력되는 계수 설정값을 저장하는 데이타 레지스터와, 상승계수기의 계수값과 데이타 레지스터의 설정값이 각각 입력되는 값을 비교하되, 계수값의 계수 오버플로시에 상승계수기에 궤환되어 상승계수기를 초기화시키는 출력신호를 출력하는 비교기와, 비교기의 출력신호가 클럭(clock)신호로서 입력되면서, 데이타버스를 통해 오버플로의 횟수에 대한 설정값이 입력되는 하강계수기(down-counter)와, 하강계수기의 출력값이 입력되는 반전(inverter)소자와, 비교기의 출력신호와 반전소자의 출력값에 따라 동작중지신호를 출력하는 논리곱게이트(AND gate)소자와, 비교기의 출력신호 또는 논리합게이트의 출력신호를 선택적으로 출력시키기 위한 출력신호선택부와, 출력신호선택부에서 선택되어 출력되는 출력신호가 출력되도록 하는 출력신호구동부를 포함하여 이루어진다.
제2도는 본 발명에 의한 동작중지신호발생기의 일실시예를 도시한 블럭도로서, 이하 첨부된 도면을 참고로 본 발명에 의한 동작중지신호발생기의 구성 및 동작을 설명하면 다음과 같다.
본 발명에 의한 동작중지신호발생기는 제2도에 도시된 바와 같이, 사용자에 의해 제어신호를 출력하는 모드 레지스터와, 모드 레지스터의 제어신호에 의해 상승계수를 하는 상승계수기와, 데이타버스를 통해 입력되는 계수 설정값을 저장하는 데이타 레지스터와, 상승계수기의 계수값과 데이타 레지스터의 설정값이 각각 입력되는 값을 비교하되, 계수값의 계수 오버플로시에 상승계수기에 궤환되어 상승계수기를 초기화시키는 출력신호를 출력시는 비교기와, 비교기의 출력신호가 클럭(CK)신호로서 입력되면서, 데이타버스를 통해 오버플로의 횟수에 대한 설정값이 입력되는 하강계수기와, 하강계수기의 출력값이 입력되는 반전소자(I)와, 비교기의 출력신호와 반전소자의 출력값에 따라 동작중지신호를 출력하는 논리곱게이트소자(AND)와, 비교기의 출력신호와 논리합게이트소자의 출력신호가 입력되되, 모드 레지스터에서 출력되는 제어신호에 따라 선택되는 비교기의 출력신호 또는 논리합게이트의 출력신호를 출력하는 멀티플렉스(MUX; multiplex)로 형성한 출력신호선택부와, 출력신호선택부에서 선택되어 출력되는 출력신호가 출력되도록 하는 출력신호구동부를 포함하여 이루어진다.
이하 본 발명에 의한 동작중지신호발생기의 동작을 설명하면 다음과 같다.
본 발명에 의한 동작중지신호발생기에서는 상승계수기의 계수값과 데이타 레지스터의 설정값이 비교기에서 비교하여, 상승계수기의 계수값이 계수 오버플로되었을 경우 뿐만 아니라 하강계수기의 출력값이 0이 되었을 경우 즉, 반전소자의 출력값이 1이 될 경우에만 논리합게이트소자를 통하여 동작중지신호가 발생된다.
이때, 하강계수기에는 데이타버스를 통하여 오버플로의 횟수가 설정되고, 비교기에서 상승계수기의 계수값이 오버플로됨에 따라 출력되는 신호가 클럭신호로서 입력되어 하강계수한다.
즉, 상승계수기의 계수값에 대하여 2번 또는 5번의 계수 오버플로 발생시에만 동작중지신호를 발생시키고 싶으면, 하강계수기에 2 또는 5의 설정값을 저장시키고, 모드 레지스터를 통하여 상승계수기를 동작시킨다.
그리고 상승계수기가 동작됨에 따라, 상승계수기의 계수값과 데이타 레지스터의 설정값과 비교기에서 비교되고, 비교기에서는 계수값과 설정값이 서로 일치하면 즉, 계수 오버플로가 발생되면 출력신호를 발생하게 되는데, 이 출력신호는 상승계수기로 궤환되어 상승계수기를 0부터 다시 계수하도록 초기화시키면서, 하강계수기로 클럭신호로 입력되어서, 하강계수기의 출력신호가 2 또는 5의 설정값이 하강계수되어 0이 될 때까지 출력신호 즉, 동작중지신호를 발생시키지 못하게 되며, 하강계수기가 0이 되야만 동작중지신호를 발생하게 되는 것이다.
또한 본 발명에 의한 동작중지신호발생기에서의 출력신호구동부에서는 출력신호선택부로서 형성시킨 멀티플렉스를 부가하여, 모드 레지스터의 제어신호에 따라 비교기에서 출력되는 출력신호가 출력되도록 하거나 또는 논리합게이트소자의 출력신호가 출력되도록 할 수 있다.
본 발명에 의한 동작중지신호발생기에서는 계수 오버플로의 횟수가 계수되는 하강계수기를 사용하여, 사용자가 원하는 만큼의 계수 오버플로 횟수가 되어야만 한번의 동작중지신호가 발생되도록 하였으며, 또한 종래의 기술과 같이 동작중지신호가 발생되면서 동시에 출력신호구동부가 구동되는 것이 아니라 각각 제어되도록 하였다.
그리고 출력신호선택부에 의해 출력신호구동부에서 종래의 기술과 같이, 비교기에서 출력되는 출력신호가 출력되도록 할 수도 있고, 논리게이트소자의 출력신호 즉, 사용자가 설정한 계수 오버플로의 횟수가 되어야만 출력되는 동작중지신호에 의한 출력신호가 출력되도록 할 수도 있으며, 이는 출력선택부로서 멀티플렉스를 형성할 경우에 모드 레지스터의 제어신호에 의해 멀티플렉스의 출력신호가 선택된다.
본 발명에 의한 동작중지신호발생기에서는 동작중지신호의 발생시기를 사용자의 선택에 의해 조절할 수 있으며, 또한 동작중지신호의 발생횟수를 계수할 수 있으므로, 리모콘과 같은 유사 모양의 펄스가 지속적으로 출력되는 출력신호를 만들어 낼때에 편리하게 프로그래밍할 수 있는 등의 폭넓은 용도로서 그 응용범위가 넓어진다.

Claims (2)

  1. 동작중지신호발생기에 있어서, 사용자에 의해 제어신호를 출력하는 모드 레지스터와, 상기 모드 레지스터의 제어신호에 의해 상승계수를 하는 상승계수기와, 데이타버스를 통해 입력되는 계수 설정값을 저장하는 데이타 레지스터와, 상기 상승계수기의 계수값과 상기 데이타 레지스터의 설정값이 각각 입력되는 값을 비교하되, 상기 계수값의 계수 오버플로시에 상기 상승계수기에 궤환되어 상기 상승계수기를 초기화시키는 출력신호를 출력하는 비교기와, 상기 비교기의 출력신호가 클럭신호로서 입력되면서, 상기 데이타버스를 통해 상기 오버플로의 횟수에 대한 설정값이 입력되는 하강계수기와, 상기 하강계수기의 출력값이 입력되는 반전소자와, 상기 비교기의 출력신호와 상기 반전소자의 출력값에 따라 동작중지신호를 출력하는 논리곱게이트소자와, 상기 비교기의 출력신호 또는 상기 논리합게이트의 출력신호를 선택적으로 출력시키기 위한 출력신호선택부와, 상기 출력신호선택부에서 선택되어 출력되는 출력신호가 출력되도록 하는 출력신호구동부를 포함하여 이루어지는 동작중지신호발생기.
  2. 제1항에 있어서, 상기 출력신호선택부는 상기 비교의 출력신호와, 상기 논리합게이트소자의 출력신호가 입력되고, 상기 모드 레지스터에서 출력되는 제어신호에 따라 선택되는 상기 비교기의 출력신호 또는 상기 논리합게이트의 출력신호를 출력하는 멀티플렉스로 형성하는 것을 특징으로 하는 동작중지신호발생기.
KR1019950046105A 1995-12-01 1995-12-01 동작 중지 신호 발생기 KR0161113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046105A KR0161113B1 (ko) 1995-12-01 1995-12-01 동작 중지 신호 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046105A KR0161113B1 (ko) 1995-12-01 1995-12-01 동작 중지 신호 발생기

Publications (2)

Publication Number Publication Date
KR970049504A KR970049504A (ko) 1997-07-29
KR0161113B1 true KR0161113B1 (ko) 1999-01-15

Family

ID=19437405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046105A KR0161113B1 (ko) 1995-12-01 1995-12-01 동작 중지 신호 발생기

Country Status (1)

Country Link
KR (1) KR0161113B1 (ko)

Also Published As

Publication number Publication date
KR970049504A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR0139764B1 (ko) 펄스발생회로
US4031476A (en) Non-integer frequency divider having controllable error
US3745380A (en) Apparatus for controlling clock pulses
JPH06112813A (ja) クロック発生回路
KR0161113B1 (ko) 동작 중지 신호 발생기
US5323438A (en) Programmable pulse-width modulation signal generator
US5854755A (en) Clock frequency multiplication device
US4772833A (en) Feedback control system for producing pulse width modulation control signal
US5029191A (en) Binary counter with resolution doubling
JPH1198007A (ja) 分周回路
US4139840A (en) Ladderless D/A converter
US5333163A (en) IC including counter circuit and one chip microcomputer thereof
US4180797A (en) Digital comparator constructed of IIL
JP3284317B2 (ja) パルス幅変調装置
KR940001828Y1 (ko) 신호발생 회로
JPS5936767B2 (ja) オ−トクリア回路方式
KR0152946B1 (ko) 다중 출력 타이머
JP2898774B2 (ja) パルス発生器
SU1267593A1 (ru) Генератор импульсов с управл емой частотой
US4043114A (en) Circuits for setting the display mode and the correction mode of electronic timepieces
SU993446A1 (ru) Генератор функций
JP3051937B2 (ja) 可変計数パルス信号発生装置
KR880001797B1 (ko) 디지탈 볼륨 조절 회로
KR0183747B1 (ko) 클럭 펄스의 주파수 변환방법 및 회로
KR930005476Y1 (ko) 프로그래머블 펄스 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee