JP2898774B2 - パルス発生器 - Google Patents
パルス発生器Info
- Publication number
- JP2898774B2 JP2898774B2 JP3073316A JP7331691A JP2898774B2 JP 2898774 B2 JP2898774 B2 JP 2898774B2 JP 3073316 A JP3073316 A JP 3073316A JP 7331691 A JP7331691 A JP 7331691A JP 2898774 B2 JP2898774 B2 JP 2898774B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- value
- count
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、パルス発生器に係り、
例えば時間制御を必要とするマイクロコントローラに用
いるのに好適なパルス発生器に関する。
例えば時間制御を必要とするマイクロコントローラに用
いるのに好適なパルス発生器に関する。
【０００２】マイクロコントローラでは、種々のタイミ
ング制御を行うためのタイマを内蔵または周辺回路とし
て有している。タイミング制御に用いられるタイミング
パルスは用途によって種々の時間幅のものが必要とな
り、その時間幅の設定調整に簡便さが要求されている。
ング制御を行うためのタイマを内蔵または周辺回路とし
て有している。タイミング制御に用いられるタイミング
パルスは用途によって種々の時間幅のものが必要とな
り、その時間幅の設定調整に簡便さが要求されている。
【０００３】
【従来の技術】従来のタイマ例の概要を図４、図５に示
す。
す。
【０００４】このタイマは、フリーランタイマ１００、
比較器１０２、比較値レジスタ１０１、端子出力／割込
み制御部１０３より構成されている。フリーランタイマ
１００は、起動後一定の周期でカウントし続け、比較値
レジスタ１０１とタイマ値の一致発生により出力／割込
み制御部１０３で端子出力ＰOUT や割込み信号ＩＮＴの
発生を行う構成となっており、比較一致発生毎に比較値
レジスタ１０１の設定値Ｘを書換えることにより、任意
のインターバル発生及び波形出力を行っている。
比較器１０２、比較値レジスタ１０１、端子出力／割込
み制御部１０３より構成されている。フリーランタイマ
１００は、起動後一定の周期でカウントし続け、比較値
レジスタ１０１とタイマ値の一致発生により出力／割込
み制御部１０３で端子出力ＰOUT や割込み信号ＩＮＴの
発生を行う構成となっており、比較一致発生毎に比較値
レジスタ１０１の設定値Ｘを書換えることにより、任意
のインターバル発生及び波形出力を行っている。
【０００５】また、比較器１０２、比較値レジスタ１０
１を複数チャネルもつことにより複雑な波形などの制御
を行っている。
１を複数チャネルもつことにより複雑な波形などの制御
を行っている。
【０００６】図５に図３の形式のタイマで波形出力をお
こなった場合の例を示す。この図で横軸は時間、縦軸が
タイマのカウント値ＣＮＴで、タイマ起動時に比較値レ
ジスタ１０１の比較値Ｘはの値に設定されており、タ
イマカウント値ＣＮＴと比較値Ｘが一致した時（ｔ１）
に端子出力ＰOUT を反転し、比較値レジスタ１０１に次
の波形を反転させる時間の設定を行う。このようにし
て順次波形の変化タイミングにあわせて比較値Ｘのデー
タを計算し設定する必要がある。
こなった場合の例を示す。この図で横軸は時間、縦軸が
タイマのカウント値ＣＮＴで、タイマ起動時に比較値レ
ジスタ１０１の比較値Ｘはの値に設定されており、タ
イマカウント値ＣＮＴと比較値Ｘが一致した時（ｔ１）
に端子出力ＰOUT を反転し、比較値レジスタ１０１に次
の波形を反転させる時間の設定を行う。このようにし
て順次波形の変化タイミングにあわせて比較値Ｘのデー
タを計算し設定する必要がある。
【０００７】また、従来のタイマの他の例を図６、図７
に示す。
に示す。
【０００８】このタイマは、リロード（再設定）可能な
ダウンカウントタイマ１０５、リロード値設定レジスタ
１０４、端子出力／割込み制御部１０３より構成されて
いる。タイマの起動により、リロード値設定レジスタ１
０４の値をダウンカウントタイマ１０５に設定して、カ
ウント動作を開始し、ダウンカウントタイマ１０５がア
ンダーフローするとリロード値設定レジスタ１０４の値
Ｙをダウンカウントタイマ１０５に再設定し、カウント
動作を継続する。ダウンカウントタイマ１０５のアンダ
ーフロー毎に波形出力制御や割込み発生を行う構成にな
っており、リロード動作完了毎にリロード値設定レジス
タ１０４の値Ｙを書換えることにより任意のインターバ
ル発生及び波形出力を行っている。
ダウンカウントタイマ１０５、リロード値設定レジスタ
１０４、端子出力／割込み制御部１０３より構成されて
いる。タイマの起動により、リロード値設定レジスタ１
０４の値をダウンカウントタイマ１０５に設定して、カ
ウント動作を開始し、ダウンカウントタイマ１０５がア
ンダーフローするとリロード値設定レジスタ１０４の値
Ｙをダウンカウントタイマ１０５に再設定し、カウント
動作を継続する。ダウンカウントタイマ１０５のアンダ
ーフロー毎に波形出力制御や割込み発生を行う構成にな
っており、リロード動作完了毎にリロード値設定レジス
タ１０４の値Ｙを書換えることにより任意のインターバ
ル発生及び波形出力を行っている。
【０００９】図７に図６の形式のタイマで波形出力をお
こなった場合の例を示す。この図で、起動時において、
ダウンカウントタイマ１０５はの値に設定されてお
り、リロード値設定レジスタ１０４にはの値Ｙが設定
されている。ダウンカウントタイマ１０５のアンダーフ
ローによりの値がダウンカウントタイマ１０５に設定
されてカウント動作を続け、次のアンダーフローまでに
の値をリロード値設定レジスタＹに設定する必要があ
る。
こなった場合の例を示す。この図で、起動時において、
ダウンカウントタイマ１０５はの値に設定されてお
り、リロード値設定レジスタ１０４にはの値Ｙが設定
されている。ダウンカウントタイマ１０５のアンダーフ
ローによりの値がダウンカウントタイマ１０５に設定
されてカウント動作を続け、次のアンダーフローまでに
の値をリロード値設定レジスタＹに設定する必要があ
る。
【００１０】
【発明が解決しようとする課題】図４に示すタイマは、
タイマ１チャネルに対して複数の比較値レジスタを設け
ることにより、独立した端子に対して制御を行うことが
できるので、ハードウェア量を削減することが可能とな
る利点を有している。
タイマ１チャネルに対して複数の比較値レジスタを設け
ることにより、独立した端子に対して制御を行うことが
できるので、ハードウェア量を削減することが可能とな
る利点を有している。
【００１１】しかしながら、このタイマはフリーランの
タイマ１００に対して比較値Ｘを設定するので、設定の
際に演算が必要となり、ＣＰＵの処理能力を落としてし
まうという欠点を有している。
タイマ１００に対して比較値Ｘを設定するので、設定の
際に演算が必要となり、ＣＰＵの処理能力を落としてし
まうという欠点を有している。
【００１２】一方、図６に示すタイマはリロード値Ｙの
設定により出力波形のパルス幅を絶対値で設定できるの
で演算の必要がなく、ＣＰＵへの負担が軽くなる利点を
有する。
設定により出力波形のパルス幅を絶対値で設定できるの
で演算の必要がなく、ＣＰＵへの負担が軽くなる利点を
有する。
【００１３】しかしながら、このタイマは独立した多チ
ャネルの制御にはチャネル数分のタイマとリロードレジ
スタが必要となり、多チャネル制御を行おうとした場合
ハードウェア量が大きくなる欠点を有している。
ャネルの制御にはチャネル数分のタイマとリロードレジ
スタが必要となり、多チャネル制御を行おうとした場合
ハードウェア量が大きくなる欠点を有している。
【００１４】本発明の目的は、簡単に任意のパルス幅あ
るいは波形のパルス信号を発生することが可能なパルス
発生器を提供することにある。
るいは波形のパルス信号を発生することが可能なパルス
発生器を提供することにある。
【００１５】
【課題を解決するための手段】本発明は一定周期のクロ
ック信号（ＣＬＫ）を外部からのカウント方向切換信号
（ｃ）によりアップまたはダウンのいずれかの方向にカ
ウント方向を切換えてカウントするアップ／ダウンカウ
ント可能なタイマ（１）と、前記タイマ（１）のカウン
ト方向を切換えるためのカウント方向切換値（Ａ）を格
納する第１レジスタ（２）と、前記カウント方向切換値
（Ａ）と前記タイマ（１）のタイマカウント値（ＣＮ
Ｔ）とを比較し、両値が一致したとき第１一致検出信号
（ａ）を出力する第１比較器（３）と、前記第１一致検
出信号（ａ）が入力されたとき、前記タイマ（１）にカ
ウント方向切換信号（ｃ）を与えるカウント方向コント
ローラ（４）と、出力パルス信号（ＰOUT ）の幅（Ｔ）
を規定するパルス幅設定値（Ｂ）を格納する第２レジス
タ（５）と、前記パルス幅設定値（Ｂ）と前記タイマ
（１）のタイマカウント値（ＣＮＴ）とを比較し、両値
が一致したとき第２一致検出信号（ｄ）を出力する第２
比較器（６）と、前記第２一致検出信号（ｄ）が入力さ
れるごとに出力パルス信号（ＰOUT ）の信号を制御する
出力制御器（７）と、を備えて構成する。
ック信号（ＣＬＫ）を外部からのカウント方向切換信号
（ｃ）によりアップまたはダウンのいずれかの方向にカ
ウント方向を切換えてカウントするアップ／ダウンカウ
ント可能なタイマ（１）と、前記タイマ（１）のカウン
ト方向を切換えるためのカウント方向切換値（Ａ）を格
納する第１レジスタ（２）と、前記カウント方向切換値
（Ａ）と前記タイマ（１）のタイマカウント値（ＣＮ
Ｔ）とを比較し、両値が一致したとき第１一致検出信号
（ａ）を出力する第１比較器（３）と、前記第１一致検
出信号（ａ）が入力されたとき、前記タイマ（１）にカ
ウント方向切換信号（ｃ）を与えるカウント方向コント
ローラ（４）と、出力パルス信号（ＰOUT ）の幅（Ｔ）
を規定するパルス幅設定値（Ｂ）を格納する第２レジス
タ（５）と、前記パルス幅設定値（Ｂ）と前記タイマ
（１）のタイマカウント値（ＣＮＴ）とを比較し、両値
が一致したとき第２一致検出信号（ｄ）を出力する第２
比較器（６）と、前記第２一致検出信号（ｄ）が入力さ
れるごとに出力パルス信号（ＰOUT ）の信号を制御する
出力制御器（７）と、を備えて構成する。
【００１６】
【作用】本発明によれば、第１レジスタ（２）にはカウ
ント方向切換値（Ａ）が設定され、かつ、第２レジスタ
（５）にはパルス幅設定値（Ｂ）が設定される。タイマ
（１）にはクロック信号（ＣＬＫ）が与えられ、タイマ
（１）はこのクロック信号（ＣＬＫ）のカウント動作を
行う。タイマ（１）でのカウント方向は、例えば、タイ
マカウント値（ＣＮＴ）＝０でカウントアップ、タイマ
カウント値（ＣＮＴ）＝カウント方向切換値（Ａ）のと
きカウントダウンに切換るものとする。いま、タイマ
（１）がカウントアップ動作を行うと、そのときのタイ
マカウント値（ＣＮＴ）が時々刻々と第１比較器（３）
および第２比較器（６）に与えられる。一方、第１比較
器（３）には第１レジスタ（２）からカウント方向切換
値（Ａ）が与えられ、第２比較器（６）には第２レジス
タ（５）からパルス幅設定値（Ｂ）が与えられる。タイ
マ（１）のカウントアップに伴って、第１比較器（３）
はカウント方向切換値（Ａ）とタイマカウント値（ＣＮ
Ｔ）との比較を行い、第２比較器（６）はパルス幅設定
値（Ｂ）とタイマカウント値（ＣＮＴ）との比較を行
う。パルス幅設定値（Ｂ）の値が相対的にカウント方向
切換値（Ａ）の値より低い値であるとすると、第２比較
器（６）はタイマカウント値（ＣＮＴ）＝パルス幅設定
値（Ｂ）のとき、すなわち両値が一致したとき、第２一
致検出信号（ｄ）を出力制御器（７）に出力する。出力
制御器（７）は第２一致検出信号（ｄ）を受けて出力パ
ルス信号（ＰOUT ）の信号極性を反転させる。すなわ
ち、例えばそれまでの出力パルス信号（ＰOUT ）＝Ｌで
あればＨに立上げる。このとき、タイマ（１）はカウン
トアップ動作を継続しており、タイマカウント値（ＣＮ
Ｔ）＝Ａになると、第１比較器（３）は第１一致検出信
号（ａ）をカウント方向コントローラ（４）に出力す
る。カウント方向コントローラ（４）は第１一致検出信
号（ａ）を受け、カウント方向切換信号（ｃ）をタイマ
（１）に出力する。このカウント方向切換信号（ｃ）に
より、タイマ（１）はカウント方向をそれまでのカウン
トアップからカウントダウンに転じる。カウントダウン
に伴なってタイマカウント値（ＣＮＴ）＝パルス幅設定
値（Ｂ）となったとき、第２比較器（６）は第２一致検
出信号（ｄ）を出力制御器（７）に出力する。出力制御
器（７）は第２一致検出信号（ｄ）を受けて出力パルス
信号（ＰOUT ）の信号極性を反転させ、それまで出力パ
ルス信号（ＰOUT ）＝Ｈであったのを出力パルス信号
（Ｐ OUT ）＝Ｌに立下げる。このようにして、タイマ
（１）のカウントアップ時の第２一致検出信号（ｄ）に
より出力パルス信号（ＰOUT ）が立上り、次のカウント
ダウン時の第２一致検出信号（ｄ）により出力パルス信
号（ＰOUT ）が立下って、出力パルス信号（ＰOUT ）の
パルス幅（Ｔ）が決定される。
ント方向切換値（Ａ）が設定され、かつ、第２レジスタ
（５）にはパルス幅設定値（Ｂ）が設定される。タイマ
（１）にはクロック信号（ＣＬＫ）が与えられ、タイマ
（１）はこのクロック信号（ＣＬＫ）のカウント動作を
行う。タイマ（１）でのカウント方向は、例えば、タイ
マカウント値（ＣＮＴ）＝０でカウントアップ、タイマ
カウント値（ＣＮＴ）＝カウント方向切換値（Ａ）のと
きカウントダウンに切換るものとする。いま、タイマ
（１）がカウントアップ動作を行うと、そのときのタイ
マカウント値（ＣＮＴ）が時々刻々と第１比較器（３）
および第２比較器（６）に与えられる。一方、第１比較
器（３）には第１レジスタ（２）からカウント方向切換
値（Ａ）が与えられ、第２比較器（６）には第２レジス
タ（５）からパルス幅設定値（Ｂ）が与えられる。タイ
マ（１）のカウントアップに伴って、第１比較器（３）
はカウント方向切換値（Ａ）とタイマカウント値（ＣＮ
Ｔ）との比較を行い、第２比較器（６）はパルス幅設定
値（Ｂ）とタイマカウント値（ＣＮＴ）との比較を行
う。パルス幅設定値（Ｂ）の値が相対的にカウント方向
切換値（Ａ）の値より低い値であるとすると、第２比較
器（６）はタイマカウント値（ＣＮＴ）＝パルス幅設定
値（Ｂ）のとき、すなわち両値が一致したとき、第２一
致検出信号（ｄ）を出力制御器（７）に出力する。出力
制御器（７）は第２一致検出信号（ｄ）を受けて出力パ
ルス信号（ＰOUT ）の信号極性を反転させる。すなわ
ち、例えばそれまでの出力パルス信号（ＰOUT ）＝Ｌで
あればＨに立上げる。このとき、タイマ（１）はカウン
トアップ動作を継続しており、タイマカウント値（ＣＮ
Ｔ）＝Ａになると、第１比較器（３）は第１一致検出信
号（ａ）をカウント方向コントローラ（４）に出力す
る。カウント方向コントローラ（４）は第１一致検出信
号（ａ）を受け、カウント方向切換信号（ｃ）をタイマ
（１）に出力する。このカウント方向切換信号（ｃ）に
より、タイマ（１）はカウント方向をそれまでのカウン
トアップからカウントダウンに転じる。カウントダウン
に伴なってタイマカウント値（ＣＮＴ）＝パルス幅設定
値（Ｂ）となったとき、第２比較器（６）は第２一致検
出信号（ｄ）を出力制御器（７）に出力する。出力制御
器（７）は第２一致検出信号（ｄ）を受けて出力パルス
信号（ＰOUT ）の信号極性を反転させ、それまで出力パ
ルス信号（ＰOUT ）＝Ｈであったのを出力パルス信号
（Ｐ OUT ）＝Ｌに立下げる。このようにして、タイマ
（１）のカウントアップ時の第２一致検出信号（ｄ）に
より出力パルス信号（ＰOUT ）が立上り、次のカウント
ダウン時の第２一致検出信号（ｄ）により出力パルス信
号（ＰOUT ）が立下って、出力パルス信号（ＰOUT ）の
パルス幅（Ｔ）が決定される。
【００１７】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。
説明する。
【００１８】図１に、本発明に係るパルス発生器の実施
例を示す。図１に示すように、パルス発生器はタイマ１
を有している。タイマ１はアップダウンカウンタを用い
て構成され、外部から入力される一定周期のクロック信
号ＣＬＫをカウントアップし、かつ、カウントダウンす
る。このカウント方向の切換えは、カウント方向切換信
号ｃの入力タイミングに同期して行われる。
例を示す。図１に示すように、パルス発生器はタイマ１
を有している。タイマ１はアップダウンカウンタを用い
て構成され、外部から入力される一定周期のクロック信
号ＣＬＫをカウントアップし、かつ、カウントダウンす
る。このカウント方向の切換えは、カウント方向切換信
号ｃの入力タイミングに同期して行われる。
【００１９】また、タイマ１はタイマカウント値ＣＮＴ
＝０になったとき、ゼロ検出信号ｂをカウント方向制御
器４に出力する。タイマ１は時々刻々と変化するタイマ
カウント値ＣＮＴを第１比較器３および第２比較器６に
常時出力する。
＝０になったとき、ゼロ検出信号ｂをカウント方向制御
器４に出力する。タイマ１は時々刻々と変化するタイマ
カウント値ＣＮＴを第１比較器３および第２比較器６に
常時出力する。
【００２０】一方、パルス発生器は第１レジスタ２を有
している。第１レジスタ２は外部から与えられる任意の
カウント方向切換値Ａを格納し、そのカウント方向切換
値Ａをパラレルデータの形式で第１比較器３に出力す
る。
している。第１レジスタ２は外部から与えられる任意の
カウント方向切換値Ａを格納し、そのカウント方向切換
値Ａをパラレルデータの形式で第１比較器３に出力す
る。
【００２１】同様に、パルス発生器は第２レジスタ５を
有している。第２レジスタ５は外部から与えられる任意
のパルス幅設定値Ｂを格納し、そのパルス幅設定値Ｂの
パラレルデータの形式で第２比較器６に出力する。
有している。第２レジスタ５は外部から与えられる任意
のパルス幅設定値Ｂを格納し、そのパルス幅設定値Ｂの
パラレルデータの形式で第２比較器６に出力する。
【００２２】第１比較器３はカウント方向切換値Ａとタ
イマカウント値ＣＮＴとを比較し、両値が一致したとき
（ＣＮＴ＝Ａ）、第１一致検出信号ａをカウント方向制
御器４に出力する。
イマカウント値ＣＮＴとを比較し、両値が一致したとき
（ＣＮＴ＝Ａ）、第１一致検出信号ａをカウント方向制
御器４に出力する。
【００２３】カウント方向制御器４は第１一致検出信号
ａまたはゼロ検出信号ｂをトリガとしてカウント方向切
換信号ｃを出力するタイミングコントローラであり、第
１一致検出信号ａまたはゼロ検出信号ｂが入力されたと
きカウント方向切換信号ｃをタイマ１に出力する。
ａまたはゼロ検出信号ｂをトリガとしてカウント方向切
換信号ｃを出力するタイミングコントローラであり、第
１一致検出信号ａまたはゼロ検出信号ｂが入力されたと
きカウント方向切換信号ｃをタイマ１に出力する。
【００２４】第２比較器６はパルス幅設定値Ｂとタイマ
カウント値ＣＮＴとを比較し、両値が一致したとき（Ｃ
ＮＴ＝Ｂ）、第２一致検出信号ｄを出力制御器７に出力
する。
カウント値ＣＮＴとを比較し、両値が一致したとき（Ｃ
ＮＴ＝Ｂ）、第２一致検出信号ｄを出力制御器７に出力
する。
【００２５】出力制御器７は第２一致検出信号ｄが入力
されるタイミングで極性が反転する出力パルス信号Ｐ
OUT を発生するシュミットトリガ回路等からなるパルス
発生回路である。この出力制御器７は、必要な場合、割
込信号ＩＲを出力する。
されるタイミングで極性が反転する出力パルス信号Ｐ
OUT を発生するシュミットトリガ回路等からなるパルス
発生回路である。この出力制御器７は、必要な場合、割
込信号ＩＲを出力する。
【００２６】次に、図２を参照して図１の動作を説明す
る。まず、前提として、図２（ａ）に示すように、第１
レジスタ２に設定されるカウント方向切換値Ａは第２レ
ジスタ５に設定されるパルス幅設定値Ｂよりも相対的に
大きな値であるとする。
る。まず、前提として、図２（ａ）に示すように、第１
レジスタ２に設定されるカウント方向切換値Ａは第２レ
ジスタ５に設定されるパルス幅設定値Ｂよりも相対的に
大きな値であるとする。
【００２７】いま、パルス発生器が図示しないタイミン
グコントローラにより起動されたとする。すると、タイ
マ１はタイマカウント値ＣＮＴ＝０から始めてクロック
信号ＣＬＫのカウントアップを開始する。これに伴い、
タイマカウント値ＣＮＴが順次上昇し、そのタイマカウ
ント値ＣＮＴは第１比較器３および第２比較器６にそれ
ぞれ与えられる。第１比較器３は時々刻々と入力される
タイマカウント値ＣＮＴとカウント方向切換値Ａとを比
較しており、同様に第２比較器６もタイマカウント値Ｃ
ＮＴとパルス幅設定値Ｂとを比較している。タイマカウ
ント値ＣＮＴが上昇し、タイマカウント値ＣＮＴ＝パル
ス幅設定値Ｂになったとすると（時刻ｔ B1）、第２比較
器６は第２一致検出信号ｄを出力制御器７に出力する。
このとき、出力制御器７は時刻ｔB1の時点で出力パルス
信号ＰOUT を立上らせ、極性を反転させる（論理レベル
ではＬ→Ｈ）。さらに、タイマカウント値ＣＮＴが上昇
し、タイマカウント値ＣＮＴ＝カウント方向切換値Ａに
なったとすると（時刻ｔAH 1 ）、今度は第１比較器３か
ら第１一致検出信号ａがカウント方向制御器４に対して
出力される。このとき、カウント方向制御器４は時刻ｔ
AH1 の時点でカウント方向切換信号ｃをタイマ１に出力
する。タイマ１はカウント方向切換信号ｃを受けカウン
ト方向をそれまでのカウントアップからカウントダウン
に切換える。その結果、タイマ１のタイマカウント値Ｃ
ＮＴは順次減少する。タイマカウント値ＣＮＴの減少に
伴い、タイマカウント値ＣＮＴ＝パルス幅設定値Ｂにな
ったとき（時刻ｔB2）、再び第２比較器６は第２一致検
出信号ｄを出力する。この第２一致検出信号ｄにより出
力制御器７は出力パルス信号ＰOUT の極性を反転させる
（論理レベルではＨ→Ｌ）。このようにして、時刻ｔB1
で立上った出力パルス信号ＰOUT は時刻ｔB2で立下り、
パルス幅Ｔの出力パルス信号ＰOUT が発生されることと
なる。さらに、タイマカウント値ＣＮＴが減少し、タイ
マカウント値ＣＮＴ＝０になると、タイマ１はゼロ検出
信号ｂをカウント方向制御器４に出力する（時刻
ｔAL1 ）。このとき、カウント方向制御器４はカウント
方向切換信号ｃをタイマ１に出力する。タイマ１はカウ
ント方向切換信号ｃを受けてカウント方向をそれまでの
カウントダウンからカウントアップに切換える。その結
果、タイマ１は再びカウントアップを始め、以下上記同
様の動作が繰返され、カウント方向切換値Ａとパルス幅
設定値Ｂで決まるパルス幅Ｔの出力パルス信号ＰOUT が
出力制御器７から出力されることとなる。したがって、
出力パルス信号ＰOUT のパルス幅Ｔを変更したい場合に
は、まず、パルス幅設定値Ｂを変更すればよく、あるい
はカウント方向切換値Ａを変更すればよい。パルス幅設
定値Ｂを変更するか、カウント方向切換値Ａを変更する
かは、パルス幅Ｔの大きさに依存し、大幅な設定変更は
カウント方向切換値Ａの変更が有効である。
グコントローラにより起動されたとする。すると、タイ
マ１はタイマカウント値ＣＮＴ＝０から始めてクロック
信号ＣＬＫのカウントアップを開始する。これに伴い、
タイマカウント値ＣＮＴが順次上昇し、そのタイマカウ
ント値ＣＮＴは第１比較器３および第２比較器６にそれ
ぞれ与えられる。第１比較器３は時々刻々と入力される
タイマカウント値ＣＮＴとカウント方向切換値Ａとを比
較しており、同様に第２比較器６もタイマカウント値Ｃ
ＮＴとパルス幅設定値Ｂとを比較している。タイマカウ
ント値ＣＮＴが上昇し、タイマカウント値ＣＮＴ＝パル
ス幅設定値Ｂになったとすると（時刻ｔ B1）、第２比較
器６は第２一致検出信号ｄを出力制御器７に出力する。
このとき、出力制御器７は時刻ｔB1の時点で出力パルス
信号ＰOUT を立上らせ、極性を反転させる（論理レベル
ではＬ→Ｈ）。さらに、タイマカウント値ＣＮＴが上昇
し、タイマカウント値ＣＮＴ＝カウント方向切換値Ａに
なったとすると（時刻ｔAH 1 ）、今度は第１比較器３か
ら第１一致検出信号ａがカウント方向制御器４に対して
出力される。このとき、カウント方向制御器４は時刻ｔ
AH1 の時点でカウント方向切換信号ｃをタイマ１に出力
する。タイマ１はカウント方向切換信号ｃを受けカウン
ト方向をそれまでのカウントアップからカウントダウン
に切換える。その結果、タイマ１のタイマカウント値Ｃ
ＮＴは順次減少する。タイマカウント値ＣＮＴの減少に
伴い、タイマカウント値ＣＮＴ＝パルス幅設定値Ｂにな
ったとき（時刻ｔB2）、再び第２比較器６は第２一致検
出信号ｄを出力する。この第２一致検出信号ｄにより出
力制御器７は出力パルス信号ＰOUT の極性を反転させる
（論理レベルではＨ→Ｌ）。このようにして、時刻ｔB1
で立上った出力パルス信号ＰOUT は時刻ｔB2で立下り、
パルス幅Ｔの出力パルス信号ＰOUT が発生されることと
なる。さらに、タイマカウント値ＣＮＴが減少し、タイ
マカウント値ＣＮＴ＝０になると、タイマ１はゼロ検出
信号ｂをカウント方向制御器４に出力する（時刻
ｔAL1 ）。このとき、カウント方向制御器４はカウント
方向切換信号ｃをタイマ１に出力する。タイマ１はカウ
ント方向切換信号ｃを受けてカウント方向をそれまでの
カウントダウンからカウントアップに切換える。その結
果、タイマ１は再びカウントアップを始め、以下上記同
様の動作が繰返され、カウント方向切換値Ａとパルス幅
設定値Ｂで決まるパルス幅Ｔの出力パルス信号ＰOUT が
出力制御器７から出力されることとなる。したがって、
出力パルス信号ＰOUT のパルス幅Ｔを変更したい場合に
は、まず、パルス幅設定値Ｂを変更すればよく、あるい
はカウント方向切換値Ａを変更すればよい。パルス幅設
定値Ｂを変更するか、カウント方向切換値Ａを変更する
かは、パルス幅Ｔの大きさに依存し、大幅な設定変更は
カウント方向切換値Ａの変更が有効である。
【００２８】次に、本発明に係るパルス発生器の他の例
を図３に示す。この実施例はＩＣチップレベルで図１の
機能を具現化したものである。
を図３に示す。この実施例はＩＣチップレベルで図１の
機能を具現化したものである。
【００２９】図３においてパルス発生器は、当該パルス
発生器の全体のタイミング制御および図１のカウント方
向制御器４の機能を有するタイマユニット制御部８と、
カウント方向切換値Ａおよびパルス幅設定値Ｂを一時的
に格納するコンペアバッファレジスタ９と、図１の第１
レジスタ２、第１比較器３、第２レジスタ５および第２
比較器６の機能を含むコンペアレジスタ１０と、内部ク
ロック信号ＣＬＫ1 を分周するプリスケーラ１２と、外
部クロック信号ＣＬＫ2 もしくはプリスケーラ１２の出
力のいずれかをタイマユニット制御部８からのコントロ
ール信号により選択して出力するセレクタ１３と、図１
の出力制御器７に相当する出力制御器１１とを有して構
成される。タイマユニット制御部８、コンペアバッファ
レジスタ９および１６ｂｉｔタイマ１４は、データバス
１５を介して図示しないホスト装置に接続され、必要な
データの供給を受ける。
発生器の全体のタイミング制御および図１のカウント方
向制御器４の機能を有するタイマユニット制御部８と、
カウント方向切換値Ａおよびパルス幅設定値Ｂを一時的
に格納するコンペアバッファレジスタ９と、図１の第１
レジスタ２、第１比較器３、第２レジスタ５および第２
比較器６の機能を含むコンペアレジスタ１０と、内部ク
ロック信号ＣＬＫ1 を分周するプリスケーラ１２と、外
部クロック信号ＣＬＫ2 もしくはプリスケーラ１２の出
力のいずれかをタイマユニット制御部８からのコントロ
ール信号により選択して出力するセレクタ１３と、図１
の出力制御器７に相当する出力制御器１１とを有して構
成される。タイマユニット制御部８、コンペアバッファ
レジスタ９および１６ｂｉｔタイマ１４は、データバス
１５を介して図示しないホスト装置に接続され、必要な
データの供給を受ける。
【００３０】以上の構成において、１６ｂｉｔタイマ１
４はアップ／ダウンの機能を有しており、１６ｂｉｔタ
イマ１４のタイマカウント値ＣＮＴとコンペアレジスタ
１０の値（カウント方向切換値Ａ）が一致したときタイ
マユニット制御部８により１６ｂｉｔタイマ１４のカウ
ント方向をダウンカウントに切換え、また、タイマカウ
ント値ＣＮＴ＝０の検出によりアップカウントに切換
る。そして、１６ｂｉｔタイマ１４とコンペアレジスタ
１０の値を比較し、出力制御器１１を介して出力パルス
信号ＰOUT を出力する。
４はアップ／ダウンの機能を有しており、１６ｂｉｔタ
イマ１４のタイマカウント値ＣＮＴとコンペアレジスタ
１０の値（カウント方向切換値Ａ）が一致したときタイ
マユニット制御部８により１６ｂｉｔタイマ１４のカウ
ント方向をダウンカウントに切換え、また、タイマカウ
ント値ＣＮＴ＝０の検出によりアップカウントに切換
る。そして、１６ｂｉｔタイマ１４とコンペアレジスタ
１０の値を比較し、出力制御器１１を介して出力パルス
信号ＰOUT を出力する。
【００３１】
【発明の効果】以上の通り、本発明によれば、カウント
方向切換値およびパルス幅設定値を設定し、それらの値
とタイマカウント値との比較により任意のパルス幅の出
力パルス信号を発生させることができるので、種々のタ
イミング制御用のパルス発生器として広汎に用いること
が可能となる。
方向切換値およびパルス幅設定値を設定し、それらの値
とタイマカウント値との比較により任意のパルス幅の出
力パルス信号を発生させることができるので、種々のタ
イミング制御用のパルス発生器として広汎に用いること
が可能となる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作を示す波形図である。
【図３】本発明の他の実施例を示すブロック図である。
【図４】従来のタイマーの一例を示すブロック図であ
る。
る。
【図５】図４の動作を示す波形図である。
【図６】従来のタイマの他の例を示すブロック図であ
る。
る。
【図７】図６の動作を示す波形図である。
１…タイマ ２…第１レジスタ ３…第１比較器 ４…カウント方向制御器 ５…第２レジスタ ６…第２比較器 ７…出力制御器 ８…タイマユニット制御部 ９…コンペアバッファレジスタ １０…コンペアレジスタ １１…出力制御器 １２…プリスケーラ １３…セレクタ １４…１６ｂｉｔタイマ １５…データバス １００…フリーランタイマ １０１…比較値レジスタ １０２…比較器 １０３…出力制御器 １０４…リロード値設定レジスタ １０５…ダウンカウントタイマ Ａ…カウント方向切換値 Ｂ…パルス幅設定値 ＣＬＫ…クロック信号 ＣＬＫ1 …内部クロック信号 ＣＬＫ2 …外部クロック信号 ＣＮＴ…タイマカウント値 ＩＲ…割込信号 ＰOUT …出力パルス信号 Ｔ…パルス幅 Ｘ…比較値 Ｙ…比較値 ａ…第１一致検出信号 ｂ…ゼロ検出信号 ｃ…カウント方向切換信号 ｄ…第２一致検出信号 ｔAH1 、ｔAH2 、ｔAL1 、ｔAL1 、ｔAL2 、ｔB1、
ｔB2、ｔB3、ｔB4、ｔB5…タイミング
ｔB2、ｔB3、ｔB4、ｔB5…タイミング
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−110318（ＪＰ，Ａ) 特開 昭63−169813（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/04 - 1/14
Claims (1)
- 【請求項１】 一定周期のクロック信号（ＣＬＫ）を外
部からのカウント方向切換信号（ｃ）によりアップまた
はダウンのいずれかの方向にカウント方向を切換えてカ
ウントするアップ／ダウンカウント可能なタイマ（１）
と、前記タイマ（１）のカウント方向を切換えるための
カウント方向切換値（Ａ）を格納する第１レジスタ
（２）と、前記カウント方向切換値（Ａ）と前記タイマ
（１）のタイマカウント値（ＣＮＴ）とを比較し、両値
が一致したとき第１一致検出信号（ａ）を出力する第１
比較器（３）と、前記第１一致検出信号（ａ）が入力さ
れたとき、前記タイマ（１）にカウント方向切換信号
（ｃ）を与えるカウント方向コントローラ（４）と、出
力パルス信号（ＰOUT ）の幅（Ｔ）を規定するパルス幅
設定値（Ｂ）を格納する第２レジスタ（５）と、前記パ
ルス幅設定値（Ｂ）と前記タイマ（１）のタイマカウン
ト値（ＣＮＴ）とを比較し、両値が一致したとき第２一
致検出信号（ｄ）を出力する第２比較器（６）と、前記
第２一致検出信号（ｄ）が入力されるごとに出力パルス
信号（ＰOUT ）の信号を制御する出力制御器（７）と、
を備えたことを特徴とするパルス発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073316A JP2898774B2 (ja) | 1991-04-05 | 1991-04-05 | パルス発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073316A JP2898774B2 (ja) | 1991-04-05 | 1991-04-05 | パルス発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04308909A JPH04308909A (ja) | 1992-10-30 |
| JP2898774B2 true JP2898774B2 (ja) | 1999-06-02 |
Family
ID=13514649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3073316A Expired - Fee Related JP2898774B2 (ja) | 1991-04-05 | 1991-04-05 | パルス発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2898774B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5577235A (en) * | 1994-08-31 | 1996-11-19 | Microchip Technologies, Inc. | Microcontroller with multiple timing functions available in a single peripheral module |
-
1991
- 1991-04-05 JP JP3073316A patent/JP2898774B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04308909A (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0388131A2 (en) | Random number generator | |
| US6263450B1 (en) | Programmable and resettable multifunction processor timer | |
| JP3156269B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| JP2898774B2 (ja) | パルス発生器 | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JP3534457B2 (ja) | 信号発生装置 | |
| KR100594315B1 (ko) | 다중 펄스 생성 장치 | |
| JP2816389B2 (ja) | パルス幅変調器 | |
| JP3284317B2 (ja) | パルス幅変調装置 | |
| JP2775822B2 (ja) | インバータのオンディレイ回路 | |
| JPS58182924A (ja) | 信号発生回路 | |
| JPH0514186A (ja) | パルス幅変調回路 | |
| JPS62289012A (ja) | デユ−テイ制御パルス発生回路 | |
| SU1091351A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
| KR0161113B1 (ko) | 동작 중지 신호 발생기 | |
| JP2600502B2 (ja) | 情報処理装置 | |
| JP2803389B2 (ja) | タイマ装置 | |
| JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
| RU2074512C1 (ru) | Формирователь импульсной последовательности | |
| SU411446A1 (ja) | ||
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JP2517943B2 (ja) | タイマ装置 | |
| SU482898A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| JPH0729701Y2 (ja) | 周波数継電器装置 | |
| JP2648003B2 (ja) | タイマカウンタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |