KR0160723B1 - 수치제어장치와 피.엘.씨 사이의 인터페이스 시스템 - Google Patents

수치제어장치와 피.엘.씨 사이의 인터페이스 시스템 Download PDF

Info

Publication number
KR0160723B1
KR0160723B1 KR1019950029855A KR19950029855A KR0160723B1 KR 0160723 B1 KR0160723 B1 KR 0160723B1 KR 1019950029855 A KR1019950029855 A KR 1019950029855A KR 19950029855 A KR19950029855 A KR 19950029855A KR 0160723 B1 KR0160723 B1 KR 0160723B1
Authority
KR
South Korea
Prior art keywords
transmitted
serial communication
data
serial
communication device
Prior art date
Application number
KR1019950029855A
Other languages
English (en)
Other versions
KR970016868A (ko
Inventor
서호석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950029855A priority Critical patent/KR0160723B1/ko
Publication of KR970016868A publication Critical patent/KR970016868A/ko
Application granted granted Critical
Publication of KR0160723B1 publication Critical patent/KR0160723B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34291—Programmable interface, pic, plc

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Numerical Control (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명에 따른 인터페이스 시스템은 수치제어장치와, 수치제어장치에 대한 입출력 기능을 수행하는 외장형 피.엘.씨를 연계하는 인터페이스 시스템이다. 이 시스템은 이중 포트 램, 버스 드라이버 및 직렬 통신장치를 포함한다. 이중 포트 램은, 수치제어장치로부터 피.엘.씨에 전송될 병렬 데이터, 및 피.엘.씨로부터 수치제어장치에 전송될 병렬 데이터를 일시 저장한다. 버스 드라이버는, 이중 포트 램과 피.엘.씨 내의 버스 드라이버 사이에서 병렬 데이터를 연계한다. 직렬 통신장치는 수치제어장치로부터 피.엘.씨 내의 직렬 통신장치에 전송될 직렬 데이터 및 피.엘.씨 내의 직렬 통신장치로부터 수치제어장치에 전송될 직렬 데이터를 연계한다.

Description

수치제어장치와 피.엘.씨 사이의 인터페이스 시스템
제1도는 일반적인 수치제어장치의 구성을 보여주는 블록도이다.
제2도는 종래의 수치제어장치와 피.엘.씨 사이의 인터페이스 방식을 보여주는 피.엘.씨의 내부 블록도이다.
제3도는 본 발명에 따른 수치제어장치와 피.엘.씨 사이의 인터페이스 시스템을 보여주는 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
C : 인터페이스 시스템 D : 피.엘.씨
10 : 중앙처리소자 11,12 : 입출력 모듈
13,20 : 직렬 통신장치 14,16 : 버스 드라이버
18 : 이중포트 램
본 발명은 수치제어(Numerical Control) 장치와 피.엘.씨(Programable Logic Controller) 사이의 인터페이스(interface) 시스템에 관한 것으로서, 특히. 수치제어장치와 외장형 피.엘.씨 사이의 인터페이스 시스템에 관한 것이다.
피.엘.씨는 일반적으로 내장형 피.엘.씨와 외장형 피.엘.씨로 구분될 수 있다. 내장형 피.엘.씨는 병렬(parallel) 데이터 통신이 가능하여 빠른 속도로써 적용되는 주제어기와 통신할 수 있다. 그러나, 주제어기에 종속되어 사용되므로, 주제어기와 통신할 수 있다. 그러나, 주제어기에 종속되어 사용되므로 범용성을 갖지 못한다. 한편, 외장형 피.엘.씨는 독립적으로 사용할 수 있을 뿐만 아니라, 임의의 주제어기와 인터페이스되어 사용할 수 있다. 그러나, 그 통신방식이 RS232 또는 RS422 등의 직렬(serial) 데이터 통신방식에 한정됨에 따라 상대적으로 낮은 데이터 통신 속도를 갖는다.
제1도는 일반적인 수치제어장치의 구성을 보여준다. 제1도에서 롬(Read Only Memory, 2)은 시스템 전체의 동작을 관리 및 제어하는 프로그램을 내장하고 있다. 중앙처리소자(1)는 상기 프로그램에 의거하여 시스템 전체의 동작을 관리 및 제어한다. 램(Random Access Momory, 3)은 수치제어에 필요한 파라메터 또는 연산 처리의 결과를 일시적으로 저장한다. 수동입력장치(4)는, 사용자가 입력시키는 데이터를 소정의 형식으로 변환시킨다. 위치제어장치(5)는 서어보회로(8)를 제어하여 서어보 전동기(9)를 구동시킨다. 표시장치(6)는 각종 데이터 및 수치제어 프로그램 등을 화면에 보여준다. 그리고 입출력장치(7)는 수치제어장치의 시스템 버스(System bus)와 인터페이스되어 사용되는 외부적 장치로서, 그 대표적인 예로 외장형 피.엘.씨를 들 수 있다.
제1도와 같은 일반적인 수치제어장치에 있어서, 종래에는 외장형 피.엘.씨를 입출력장치로 사용하기 위하여, 시스템 버스와 피.엘.씨 내의 중앙처리소자 사이에서 RS232 또는 RS422 등의 직렬(serial) 데이터 통신방식이 직접적으로 적용됨에 따라, 상대적으로 낮은 데이터 통신 속도가 불가피하였다.
제2도는 종래의 수치제어장치와 피.엘.씨 사이의 인터페이스 방식을 보여준다. 제2도에서 블록 A는 피.엘.씨의 기본부, 블록 B는 피.엘.씨의 증설부를 나타낸다. 피.엘.씨의 중앙처리소자(10)를 갖춘 기본부(A)에는 몇 개의 입출력 모듈(I/0 module, 11, 12)이 포함되어 별도의 입출력 장치와 접속할 수 있도록 되어 있다. 직렬 통신장치(13)는, 수치제어장치 내의 개인용 컴퓨터(PC) 또는 로더(Loader)를 통하여 작성된 레더 프로그램을 피.엘.씨의 중앙처리소자(10)에 중계하는 역할을 수행한다. 버스 드라이버(14, 15)는 증설부(B)의 접속시 시스템 버스신호를 중계하는 역할을 수행한다. 부호 16 및 17은 증설부(B) 내의 입추력 모듈을 나타낸다.
피.엘.씨의 중앙처리소자(10)와 피.엘.씨의 입출력 모듈(11, 12, 16, 17) 사이에는 병렬 데이터 통신방식이 적용되지만, 피.엘.씨의 중앙처리소자(10)와 수치제어장치 사이에는 직렬 통신장치(13)를 통하여 RS232 또는 RS422 등의 직렬 데이터 통신방식이 적용된다. 즉, 수치제어장치의 시스템 버스와 피.엘.씨 내의 시스템 버스 사이에서 직렬 통신장치(13)를 통하여 직렬 데이터 통신이 수행됨에 따라, 상대적으로 낮은 통신 속도가 불가피 하였다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로서, 수치제어장치와 피.엘.씨 사이의 병렬(parallel) 데이터 통신이 가능한 인터페이스 시스템을 제공하는 것에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 인터페이스 시스템은, 수치제어장치와, 상기 수치제어장치에 대한 입출력 기능을 수행하는 외장형 피.엘.씨를 연계하는 인터페이스 시스템이다. 이 시스템은 이중 포트 램, 버스 드라이버 및 직렬 통신 장치를 포함한다. 상기 이중 포트 램은, 상기 수치제어장치로부터 상기 피.엘.씨에 전송될 병렬 데이터, 및 상기 피.엘.씨로부터 상기 수치제어장치에 전송될 병렬 데이터를 일시 저장한다. 상기 버스 드라이버는 상기 이중 포트 램과 상기 피.엘.씨 내의 버스 드라이버 사이에서 병렬 데이터를 연계한다. 상기 직렬 통신장치는 상기 수치제어장치로부터 상기 피.엘.씨 내의 직렬 통신 장치에 전송될 직렬 데이터 및 상기 피.엘.씨 내의 직렬 통신장치로부터 상기 수치제어장치에 전송될 직렬 데이터를 연계한다.
피.엘.씨는 자신의 버스 드라이버를 통하여 병렬 통신을 수행하므로, 자신의 버스 드라이버, 본 발명의 상기 버스 드라이버 및 이중 포트 램을 통하여 수치제어장치와 병렬 통신을 수행할 수 있다.
또한, 피.엘.씨는 자신의 직렬 통신장치. 본 발명의 상기 직렬 통신장치를 통하여 수치제어장치와 별도의 직렬 통신을 수행할 수도 있다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 설명하기로 한다.
수치제어장치와 피.엘.씨 사이에 병렬(parallel) 데이터 통신을 수행하기 위해서는, 수치제어장치로부터 상기 피.엘.씨에 전송될 데이터 및 상기 피.엘.씨로부터 상기 수치제어장치에 전송될 데이터를 버퍼링할 수 있는 회로가 필요하다. 아울러 피.엘.씨의 중앙처리소자가 상기 버퍼링 회로를 자체적인 증설부(제2도의 B)로 간주하고 동작한다면, 수치제어장치와 피.엘.씨 사이의 병렬(parallel) 데이터 통신이 가능하다. 왜냐하면, 상기한 바와 같이 피.엘.씨의 중앙처리소자와 피.엘.씨의 입출력 모듈(제2도의 11, 12, 16, 17) 사이에는 병렬 데이터 통신방식이 적용되기 때문이다. 상기 버퍼링 회로로서는, 하나의 데이터 저장공간 및 두 데이터 버스의 포트를 갖춘 접점 통신용 공유 메모리 예를 들어, 이중 포트 램(Dual Port Random Access Memory)이 적합하다. 즉, 수치제어장치와 피.엘.씨 사이에 소정의 접점통신용 공유 메모리를 시스템 버스로써 연계하면 병렬 데이터 통신이 가능하다.
수치제어장치로부터 피.엘.씨에 전송될 데이터를, 상기 공유 메모리에 일시 저장한 후, 저장된 데이터를 피.엘.씨가 매 스캔 타임(Scan time)마다 수용하게 한다. 한편, 피.엘.씨로부터 수치제어장치에 전송될 데이터를, 상기 공유 메모리에 일시 저장한 후, 저장된 데이터를 수치제어장치가 주기적으로 수용하게 한다. 이에 따라, 수치제어장치와 피.엘.씨 사이의 병렬 데이터 통신이 가능하여 통신 속도를 높일 수 있다.
제3도는 본 발명에 따른 수치제어장치와 피.엘.씨 사이의 인터페이스 시스템을 보여준다. 제3도를 참조하면, 본 발명에 따른 인터페이스 시스템(C)은, 수치제어장치와, 수치제어장치에 대한 입출력 기능을 수행하는 외장형 피.엘.씨(D)를 연계하는 인터페이스 시스템이다.
이 시스템은 이중 포트 램(18), 버스 드라이버(19) 및 직렬 통신장치(20)를 포함한다. 이중 포트 램(18)은, 수치제어장치로부터 피.엘.씨(D)에 전송될 병렬 데이터 및 피.엘.씨(D)로부터 수치제어장치에 전송될 병렬 데이터를 일시 저장한다. 버스 드라이버(19)는, 이중 포트 램(18)과 피.엘.씨(D) 내의 버스 드라이버(19) 사이에서 병렬 데이터를 연계한다. 직렬 통신장치(20)는 수치제어장치로부터 피.엘.씨(D) 내의 직렬 통신장치(13)에 전송될 직렬 데이터 및 피.엘.씨(D) 내의 직렬 통신장치(13)로부터 수치제어장치에 전송될 직렬 데이터를 연계한다. 피.엘.씨(D)에는 중앙처리소자(10) 및 몇 개의 입출력 모듈(I/O module, 11, 12)이 포함되어 있다.
피.엘.씨(D)는 자신의 버스 드라이버(14)를 통하여 병렬 통신을 수행하므로, 자신의 버스 드라이버(14), 인터페이스 시스템(C) 내의 버스 드라이버(19) 및 이중 포트 램(18)을 통하여 수치제어장치와 병렬 통신을 수행할 수 있다. 또한, 피.엘.씨(D)는 자신의 직렬 통신장치(13), 인터페이스 시스템(C) 내의 직렬 통신장치(20)를 통하여 수치제어장치와 별도의 직렬 통신을 수행할 수도 있다. 즉, 수치제어장치 내의 별도의 개인용 컴퓨터(PC) 또는 로더(Loader)는, 인터페이스 시스템(C) 내의 직렬 통신장치(20) 및 피.엘.씨(D) 내의 직렬 통신장치(13)를 통하여 피.엘.씨(D)와 직렬 통신을 수행할 수도 있다.
제2도와 제3도를 비교해 보면, 제2도의 피.엘.씨의 증설부(B)가 제3도의 인터페이스 시스템(C)로 대체됨을 알 수 있다. 물론 제3도의 경우에도, 적용되는 입출력 접점수가 많아져서 피.엘.씨 기본부(블럭 D)의 접점수를 초과하면 별도의 증설부를 접속할 수 있다. 상기한 바와 같이 피.엘.씨(D) 내의 중앙처리소자(10)가 인터페이스 시스템(D)을 자체적인 증설부(B)로 간주하고 동작하면, 수치제어장치와 피.엘.씨(D) 사이에서, 이중 포트 램(18)의 액세스 타임(Access time)에 의거한 통신 속도로써 병렬 데이터 통신을 수행할 수 있다.
이상 설명된 바와 같이 본 발명에 따른 인터페이스 시스템에 의하면, 수치제어장치와 피.엘.씨 사이의 병렬 데이터 통신이 가능함에 따라 그 통신 속도를 높일 수 있다. 또한, 별도의 직렬 통신도 수행할 수도 있다.
본 발명은 상기 실시예에서 한정되지 않고, 당업자의 수준에서 그 변경 및 개량이 가능하다.

Claims (1)

  1. 수치제어장치와, 상기 수치제어장치에 대한 입출력 기능을 수행하는 외장형 피.엘.씨를 연계하는 인터페이스 시스템에 있어서, 상기 수치제어장치로부터 상기 피.엘.씨에 전송될 병렬 데이터 및 상기 피.엘.씨로부터 상기 수치제어장치에 전송될 병렬 데이터를 일시 저장하기 위한 이중 포트 램 ; 상기 이중 포트 램과 상기 피.엘.씨 내의 버스 드라이버 사이에서 병렬 데이터를 연계하기 위한 버스 드라이버 ; 및 상기 수치제어장치로부터 상기 피.엘.씨 내의 직렬 통신장치에 전송될 직렬 데이터 및 상기 피.엘.씨 내의 직렬 통신장치로부터 상기 수치제어장치에 전송될 직렬 데이터를 연계하기 위한 직렬 통신장치;를 포함한 것을 특징으로 하는 인터페이스 시스템.
KR1019950029855A 1995-09-13 1995-09-13 수치제어장치와 피.엘.씨 사이의 인터페이스 시스템 KR0160723B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029855A KR0160723B1 (ko) 1995-09-13 1995-09-13 수치제어장치와 피.엘.씨 사이의 인터페이스 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029855A KR0160723B1 (ko) 1995-09-13 1995-09-13 수치제어장치와 피.엘.씨 사이의 인터페이스 시스템

Publications (2)

Publication Number Publication Date
KR970016868A KR970016868A (ko) 1997-04-28
KR0160723B1 true KR0160723B1 (ko) 1999-03-20

Family

ID=19426684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029855A KR0160723B1 (ko) 1995-09-13 1995-09-13 수치제어장치와 피.엘.씨 사이의 인터페이스 시스템

Country Status (1)

Country Link
KR (1) KR0160723B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350894B1 (ko) * 2000-06-20 2002-09-05 한화기계주식회사 피엘시와 포토센서를 이용한 무선 직렬통신장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438977B1 (ko) * 1997-10-18 2004-09-08 엘지산전 주식회사 인버터제어장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350894B1 (ko) * 2000-06-20 2002-09-05 한화기계주식회사 피엘시와 포토센서를 이용한 무선 직렬통신장치

Also Published As

Publication number Publication date
KR970016868A (ko) 1997-04-28

Similar Documents

Publication Publication Date Title
KR890007157A (ko) 데이타 프로세서
JP3306832B2 (ja) オペレータ・メッセージ伝達機能を有するプログラマブル制御装置
KR0160723B1 (ko) 수치제어장치와 피.엘.씨 사이의 인터페이스 시스템
US20020161944A1 (en) Programmable controller
EP0338077B1 (en) High-speed input/output module and plc apparatus
US5615104A (en) Monitoring method and apparatus using a programmable logic controller
US5726895A (en) Combined two computer system
US5909371A (en) Process of operating a numerical control with critical-time and non-critical-time processes in a real time system
JPH10171516A (ja) 数値制御装置および数値制御装置の画面表示，データ入出力方法
KR0170281B1 (ko) 피엘시
KR970002412B1 (ko) 디엠에이(dma)가 가능한 통신코프러세서 보드
KR100438977B1 (ko) 인버터제어장치
KR910008821Y1 (ko) 입력접점만을 가진 증설용 프로그램머블 로직 컨트롤러
KR100191491B1 (ko) 수치제어기의 신호전송장치
JPH10105212A (ja) 表示制御システム
KR950014012B1 (ko) 공유 메모리를 이용한 위치 결정 운전방법
JP3181442B2 (ja) 射出成形機の制御方法
JPH096425A (ja) マルチプロセッサシステム
KR0157456B1 (ko) 로보트 제어기에서 사용자 정의 처리 함수의 실행방법
JP2002044161A (ja) プログラマブル・ロジック・コントローラ・システム
JPH11134010A (ja) プログラマブルコントローラにおけるプログラム実行方法
JPH03252706A (ja) 数値制御システム
JPH07219607A (ja) デジタル制御装置
KR200204986Y1 (ko) 마이크로 콘트롤보드
JPS61112204A (ja) リモ−トプロセス入出力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050727

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee