KR0158967B1 - 2포트 직렬통신제어장치 - Google Patents
2포트 직렬통신제어장치 Download PDFInfo
- Publication number
- KR0158967B1 KR0158967B1 KR1019950032561A KR19950032561A KR0158967B1 KR 0158967 B1 KR0158967 B1 KR 0158967B1 KR 1019950032561 A KR1019950032561 A KR 1019950032561A KR 19950032561 A KR19950032561 A KR 19950032561A KR 0158967 B1 KR0158967 B1 KR 0158967B1
- Authority
- KR
- South Korea
- Prior art keywords
- serial communication
- communication port
- data terminal
- microprocessor
- terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
본 발명은 2포트 직렬통신제어장치에 관한 것으로, 2개 이상의 RS232C 직렬통신포트가 있는 마이크로프로세서를 내장한 송수신 데이타 단말기에 있어서, 상기 수신측 데이타 단말기의 마이크로프로세서(1)로부터의 제어에 따라 상기 수신측 데이타 단말기의 마이크로프로세서(1)로부터의 제어에 따라 상기 송신측 데이타 단말기의 제1직렬통신포트(5)를 통해 송신된 데이타를 수신측 데이타 단말기의 제1직렬통신포트(3)에서 선택 수신하도록 함과 더불어 송신측 데이타 단말기의 제2직렬통신포트(6)를 통해 전송된 데이타를 수신측 데이타 단말기의 제2직렬통신포트(4)에서 선택 수신하도록 스위칭하는 스위칭부(7)를 포함하여 구성되어 수신측 마이크로프로세서(1)에서 상기 스위칭부(7)에 제어신호를 인가하여 2개의 RS232C 직렬통신포트에서 동시에 또는 각각 선택적으로 데이타를 수신함으로써 수신측 마이크로프로세서(1)의 동작 상태에 따라 용이하게 데이타를 수신할 수 있을 뿐만 아니라 고속으로 데이타를 전송받을 수 있는 것이다.
Description
제1도는 종래의 직렬통신제어장치의 블럭도.
제2도는 본 발명에 따른 2포트 직렬통신제어장치의 블럭도.
제3도는 본 발명의 1실시예에 따른 2포트 직렬통신제어장치의 상세 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 수신측 마이크로프로세서 2 : 송신측 마이크로프로세서
3 : 수신측 제1직렬통신포트 4 : 수신측 제2직렬통신포트
5 : 송신측 제1직렬통신포트 6 : 송신측 제2직렬통신포트
7 : 스위칭부 8 : 제1전압레벨변환기
9 : 제2전압레벨변환기 10 : EX-OR
11 : 버퍼
본 발명은 직렬통신제어장치에 관한 것으로, 특히 2개의 RS232C 직렬통신포트를 마이크로프로세서의 제어에 의해 선택하여 데이타를 수신하는 2포트 직렬통신제어장치에 관한 것이다.
일반적으로, 데이타 단말기에 내장되어 있는 마이크로프로세서는 기본적으로 직렬통신을 할 수 있는 RS232C 직렬통신포트를 2개 이상 갖고 있다.
그런데, 종래에는 송신측 데이타 단말기 및 수신측 데이타 단말기에 내장되어 있는 마이크로프로세서가 각각 2개의 RS232C 직렬통신포트로 데이타 통신을 할 때 각각 RS232C 케이블로 연결하여 데이타를 전송하였다.
즉, 종래의 직렬통신장치의 블럭도인 제1도에 도시된 바와 같이, 송신측 데이타 단말기의 마이크로프로세서(2)의 제1직렬통신포트(5)와 수신측 데이타 단말기의 마이크로프로세서(1)의 제1직렬통신포트(3)가 RS232C 케이블로 연결되어 있다. 마찬가지로 송신측 데이타 단말기의 마이크로프로세서(2)의 제2직렬통신포트(6)와 수신측 데이타 단말기의 마이크로프로세서(1)의 제2직렬통신포트(4)가 RS232C 케이블로 연결되어 있다.
그런데, 종래에는 상기한 바와 같이 송수신 데이타 단말기를 RS232C 케이블로만 연결하여 수신측 마이크로프로세서의 상태에 따라 2개의 포트를 제어할 수 없어 송신측으로부터 전송되는 데이타를 효율적으로 수신할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 수신측 마이크로프로세서에서 2개의 RS232C 직렬통신포트를 제어하여 마이크로프로세서의 상태에 따라 데이타를 효율적으로 수신하는 2포트 직렬통신제어장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 2포트 직렬통신제어장치는, 2개 이상의 RS232C 직렬통신포트가 있는 마이크로프로세서를 각각 내장한 송수신 데이타 단말기에 있어서, 상기 수신측 데이타 단말기의 마이크로프로세서로부터의 제어에 따라 상기 송신측 데이타 단말기의 제1직렬통신포트를 통해 송신된 데이타를 수신측 데이타 단말기의 제1직렬통신포트에서 선택 수신하도록 함과 더불어 송신측 데이타 단말기의 제2직렬통신포트를 통해 전송된 데이타를 수신측 데이타 단말기의 제2직렬통신포트에서 선택 수신하도록 스위칭하는 스위칭부를 포함하여 구성된 것을 특징으로 한다.
또한, 상기 스위칭부는 수신측 데이타 단말기의 마이크로프로세서로부터의 제어신호에 따라 제1직렬통신포트에서 데이타의 수신을 제어하기 위한 제어신호를 출력하는 EX-OR와, 상기 EX-OR로부터의 제어신호에 따라 제1직렬통신포트에서 데이타를 수신하기 위한 송신허가 제어신호를 출력하는 버퍼로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
제2도는 본 발명에 따른 2포트 직렬통신제어장치의 블럭도로서, 제1직렬통신포트(3)와 제2직렬통신포트(4)를 갖고 있는 수신측 데이타 단말기의 마이크로프로세서(1)와; 제1직렬통신포트(5)와 제2직렬통신포트(6)를 갖고 있는 송신측 데이타 단말기의 마이크로프로세서(2); 상기 수신측 데이타 단말기의 마이크로프로세서(1)로부터의 제어에 따라 상기 송신측 데이타 단말기의 제1직렬통신포트(5)를 통해 송신된 데이타를 수신측 데이타 단말기의 제1직렬통신포트(3)에서 선택 수신하도록 함과 더불어 송신측 데이타 단말기의 제2직렬통신포트(6)를 통해 전송된 데이타를 수신측 데이타 단말기의 제2직렬통신포트(4)에서 선택 수신하도록 스위칭하는 스위칭부(7); 및 상기 송신측 데이타 단말기의 마이크로프로세서(2)의 제1직렬통신포트(5)와 제2직렬통신포트(6)에 각각 연결되어 RS232C 레벨의 전압을 TTL 레벨의 전압으로 변환하는 제1전압레벨변환기(4) 및 제2전압레벨변환기(5)로 구성된다.
이어서, 상기와 같이 구성된 본 발명의 작용 및 효과를 상세히 설명한다.
송수신측 데이타 단말기에 내장되어 있는 마이크로프로세서는 기본적으로 2개 이상의 RS232C 직렬통신포트를 구비하고 있는데, 상기 송신측 데이타 단말기의 2개의 RS232C 직렬통신포트는 각각 RS232C 케이블을 통해 제1전압레벨변환기(8) 및 제2전압레벨변환기(9)에 접속된다.
또한, 상기 송신측 데이타 단말기의 제1직렬통신포트(5)와 제2직렬통신포트(6)에 각각 접속된 상기 제1전압레벨변환기(8) 및 제2전압레벨변환기(9)는 수신측 데이타 단말기의 제1직렬통신포트 및 제2직렬통신포트와 상기 스위칭부(7)에 접속된다.
상기 스위칭부(7)는 상기 수신측 데이타 단말기의 마이크로프로세서(1)의 제어신호에 따라 상기 송신측 데이타 단말기의 제1직렬통신포트(5)만 수신측 데이타 단말기의 제1직렬통신포트(3)와 연결되어 상기 수신측 데이타 단말기의 제1직렬통신포트(3)에서만 데이타를 수신하거나, 송신측 데이타 단말기의 제2직렬통신포트(6)만 수신측 데이타 단말기의 제2직렬통신포트(4)와 연결되어 상기 수신측 데이타 단말기의 제2직렬통신포트(4)에서만 데이타를 수신하거나, 송신측 데이타 단말기의 제1직렬통신포트(5)와 제2직렬통신포트(6)가 각각 수신측 데이타 단말기의 제1직렬통신포트(3)와 제2직렬통신포트(4)에 모두 연결되어 2개의 RS232C 직렬통신포트에서 동시에 데이타를 수신하거나, 상기 송신측 데이타 단말기의 2개의 RS232C 직렬통신포트가 모두 수신측 데이타 단말기의 2개의 RS232C 직렬통신포트에 연결되지 않아 2개의 RS232C 직렬통신포트에서 모두 데이타가 수신되지 않도록 스위칭한다.
본 발명의 1실시예에 따른 2포트 직렬통신제어장치의 상세회로도인 제3도에 도시된 바와 같이, 수신측 데이타 단말기에는 2개의 RS232C 직렬통신포트가 있는데, 제1직렬통신포트(3)에는 송신 데이타의 신호선인 TXD1과 수신 데이타의 신호선인 RXD1이 구비되어 있고, 데이타의 송신을 요구하기 위한 제어선인 RTS1과 상기 RTS1의 송신요구에 대한 송신허가 제어선인 CTS1이 구비되어 있다.
마찬가지로, 제2직렬통신포트(4)에도 TXD2, RXD2의 신호선과 RTS2, CTS2의 제어선이 구비되어 있다.
스위칭부(7)는 EX-OR(10)와 버퍼(11)로 구성되는데, 상기 EX-OR(10)가 CTS2와 포트 PA1을 조합하여 버퍼(11)를 인에이블하도록 되어 있다.
따라서, 상기 수신측 데이타 단말기의 제2직렬통신포트(4)의 송신허가 제어선인가 상기 EX-OR(10)의 한 단자에 접속되고 수신측 마이크로프로세서(1)의 포트 PA1으로부터 상기 EX-OR(10)의 또다른 단자에 수신측 데이타 단말기의 2개의 RS232C 직렬통신포트의 스위칭을 제어하기 위한 제어신호가 인가된다.
또한, 상기 제1직렬통신포트(3)의 송신허가 제어선인이 상기 스위칭부(7)의 버퍼(11)의 입력단자에 접속되고, 상기 버퍼(11)의 출력단자는 상기 제1전압레벨변환기(8)에 접속된다.
한편, 상기 EX-OR(10)의 출력단자는 상기 버퍼(11)의 로우 액티브(Low active) 제어단자에 접속된다.
이때 송신측 데이타 단말기의 2개의 RS232C 직렬통신포트로부터 각각 RS232C 케이블을 통해 상기 제1전압레벨변환기(8) 및 제2전압레벨변환기(9)에 접속되어 RS232C 레벨의 전압에서 TTL 레벨의 전압으로 변환된 데이타는 수신측 마이크로프로세서(1)의 제어에 따른 상기 스위칭부(7)의 스위칭에 의해 수신측 데이타 단말기의 2개의 RS232C 직렬통신포트에서 선택적으로 수신된다.
예를 들어, 수신측 마이크로프로세서(1)의 포트 PA1에서 상기 스위칭부(7)의 EX-OR(10)의 한 단자에 0의 제어신호를 인가하고 제2직렬통신포트(4)의 송신허가 제어선인에서 0의 제어신호를 상기 EX-OR(10)의 또다른 단자에 인가할 때, 상기 EX-OR(10)에서 출력되는 신호는 0이 되고, 이 신호는 상기 스위칭부(7)의 버퍼(11)의 로우 액티브(Low active) 제어단자에 입력되어 상기 버퍼(11)를 온시켜 제1직렬통신포트(3)의 송신허가 제어선인에서 0의 제어신호가 상기 제1전압레벨변환기(8)에 인가되어 상기 제1직렬통신포트(3)에서는 데이타를 수신하도록 스위칭되고, 제2직렬통신포트(4)에서도 로우 액티브(Low active) 송신허가 제어선인에서 0의 제어신호가 상기 제2전압레벨변환기(9)에 인가되어 데이타를 수신한다.
따라서, 2포트가 인에이블되어 고속으로 데이타를 수신할 수 있는 것이다.
또한, 수신측 마이크로프로세서(1)의 포트 PA1에서 상기 스위칭부(7)의 EX-OR(10)의 한 단자에 0의 제어신호를 인가하고 제2직렬통신포트(4)의 송신허가 제어선인에서 1의 제어신호를 상기 EX-OR(10)의 또다른 단자에 인가할 때, 상기 EX-OR(10)에서 출력되는 신호는 1이 되고, 이 신호는 상기 스위칭부(7)의 버퍼(11)의 로우 액티브 제어단자에 입력되어 상기 버퍼(11)를 오프시켜 제1직렬통신포트(3)의 송신허가 제어선인에서 0의 제어신호가 상기 제1전압레벨변환기(8)에 인가되지 않아 상기 제1직렬통신포트(3)에서는 데이타를 수신하지 않도록 스위칭되고, 제2직렬통신포트(4)에서도 로우 액티브 송신허가 제어선인에서 1의 제어신호가 상기 제2전압레벨변환기(9)에 인가되어 데이타를 수신하지 않는다.
한편, 수신측 마이크로프로세서(1)의 포트 PA1에서 상기 스위칭부(7)의 EX-OR(10)의 한 단자에 1의 제어신호를 인가하고 제2직렬통신포트(4)의 송신허가 제어선인에서 0의 제어신호를 상기 EX-OR(10)의 또다른 단자에 인가할 때, 상기 EX-OR(10)에서 출력되는 신호는 1이 되고, 이 신호는 상기 스위칭부(7)의 버퍼(11)의 로우 액티브 제어단자에 입력되어 상기 버퍼(11)를 오프시켜 제1직렬통신포트(3)의 송신허가 제어선인에서 0의 제어신호가 상기 제1전압레벨변환기(8)에 인가되지 않아 상기 제1직렬통신포트(3)에서는 데이타를 수신하지 않도록 스위칭되고, 제2직렬통신포트(4)에서는 로우 액티브 송신허가 제어선인에서 0이 상기 제2전압레벨변환기(9)에 인가되어 데이타를 수신한다.
또한, 수신측 마이크로프로세서(1)의 포트 PA1에서 상기 스위칭부(7)의 EX-OR(10)의 한 단자에 1의 제어신호를 인가하고 제2직렬통신포트(4)의 송신허가 제어선인에서 1의 제어신호를 상기 EX-OR(10)의 또다른 단자에 인가할 때, 상기 EX-OR(10)에서 출력되는 신호는 0이 되고, 이 신호는 상기 스위칭부(7)의 버퍼(11)의 로우 액티브 제어단자에 입력되어 상기 버퍼(11)를 온시켜 제1직렬통신포트(3)의 송신허가 제어선인에서 0의 제어신호가 상기 제1전압레벨변환기(8)에 인가되어 상기 제1직렬통신포트(3)에서는 데이타를 수신하도록 스위칭되고, 제2직렬통신포트(4)에서도 로우 액티브 송신허가 제어선인에서 1의 제어신호가 상기 제2전압레벨변환기(9)에 인가되어 데이타를 수신하지 않는다.
즉, 수신측 마이크로프로세서(1)의 포트 PA1의 제어신호와 상기 제2직렬통신포트(4)의 로우 액티브 송신허가 제어선인에서의 제어신호에 따른 상기 스위칭부(7)의 스위칭에 의해 송신측 제1직렬통신포트(5)의 데이타를 수신측 제1직렬통신포트(3)에서 수신하거나 수신하지 않고, 또한 송신측 제2직렬통신포트(6)의 데이타를 수신측 제2직렬통신포트(4)에서 수신하거나 수신하지 않게 된다.
이상에서 설명한 바와 같이 본 발명에 따른 2포트 직렬통신제어장치에 의하면, 수신측 마이크로프로세서에서 스위칭부에 제어신호를 인가하여 2개의 RS232C 직렬통신포트에서 동시에 또는 각각 선택적으로 데이타를 수신함으로써 수신측 마이크로프로세서의 동작 상태에 따라 용이하게 데이타를 수신할 수 있는 효과가 있다.
Claims (3)
- 2개 이상의 RS232C 직렬통신포트가 있는 마이크로프로세서를 내장한 송수신 데이타 단말기에 있어서, 상기 수신측 데이타 단말기의 마이크로프로세서(1)로부터의 제어에 따라 상기 송신측 데이타 단말기의 제1직렬통신포트(5)를 통해 송신된 데이타를 수신측 데이타 단말기의 제1직렬통신포트(3)에서 선택 수신하도록 함과 더불어 송신측 데이타 단말기의 제2직렬통신포트(6)를 통해 전송된 데이타를 수신측 데이타 단말기의 제2직렬통신포트(4)에서 선택 수신하도록 스위칭하는 스위칭부(7)를 포함하여 구성된 것을 특징으로 하는 2포트 직렬통신제어장치.
- 제1항에 있어서, 상기 스위칭부(7)는 수신측 데이타 단말기의 마이크로프로세서(1)로부터의 제어신호에 따라 제1직렬통신포트(3)에서 데이타의 수신을 제어하기 위한 제어신호를 출력하는 EX-OR(10);와, 상기 EX-OR(10)로부터의 제어신호에 따라 제1직렬통신포트(3)에서 데이타를 수신하기 위한 송신허가 제어신호를 출력하는 버퍼(11)로 구성되는 것을 특징으로 하는 2포트 직렬통신제어장치.
- 상기 제2항에 있어서, 상기 스위칭부(7)의 EX-OR(10)는 출력단자가 버퍼(11)의 제어단자에 입력되어 제1직렬통신포트(3)의 송신허가 제어선인과, 송신측 제1직렬통신포트(5)와 케이블로 연결된 제1전압레벨변환기(8)를 스위칭하도록 제어하는 것을 특징으로 하는 2포트 직렬통신제어장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032561A KR0158967B1 (ko) | 1995-09-29 | 1995-09-29 | 2포트 직렬통신제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032561A KR0158967B1 (ko) | 1995-09-29 | 1995-09-29 | 2포트 직렬통신제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970019231A KR970019231A (ko) | 1997-04-30 |
| KR0158967B1 true KR0158967B1 (ko) | 1998-12-01 |
Family
ID=19428316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950032561A KR0158967B1 (ko) | 1995-09-29 | 1995-09-29 | 2포트 직렬통신제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0158967B1 (ko) |
-
1995
- 1995-09-29 KR KR1019950032561A patent/KR0158967B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970019231A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950035232A (ko) | 신호 메시지 교환 제어 장치 및 방법 | |
| KR0158967B1 (ko) | 2포트 직렬통신제어장치 | |
| EP0199338B1 (en) | Repeater circuit | |
| JPH06224976A (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| JPS5999846A (ja) | フアクシミリ通信装置 | |
| RU2116007C1 (ru) | Устройство приема тактовых сигналов для управления сетевой синхронизацией атс | |
| JP4040113B2 (ja) | Ｉｓｄｎインターフェースのｔ／ｓ点共用装置 | |
| KR100202977B1 (ko) | 이중화 보드와 백보드상의 코넥터간 정합장치 | |
| JP3275960B2 (ja) | Ｌａｎ間接続装置におけるｌａｎアナライザ接続方法と装置 | |
| JPH0370423B2 (ko) | ||
| JP3154886B2 (ja) | データ通信システム | |
| JPS62272399A (ja) | 差圧・圧力伝送器 | |
| KR950002114Y1 (ko) | 데이타 통신을 위한 인터페이스회로 | |
| JPH07288559A (ja) | 通信用信号変換器 | |
| KR100241785B1 (ko) | 다중화장치의 비트스위칭회로 | |
| KR0161152B1 (ko) | 알에스 485 방식의 그로벌버스 중계기능을 갖는 통신장치 | |
| KR200331434Y1 (ko) | 고속 디지털 신호 버스 매칭 장치 | |
| KR0183129B1 (ko) | 변속 제어 장치와 모니터간의 통신장치 및 그 제어방법 | |
| JP2619652B2 (ja) | データ伝送装置 | |
| KR0182643B1 (ko) | 유니 글로발 버스 호환 장치 | |
| KR100545649B1 (ko) | 셀 스케쥴링 장치 및 방법 | |
| JPH0293752A (ja) | データ転送制御システム | |
| JPH0427251A (ja) | ターミナルアダプタのデータ転送方式 | |
| JPS6121650A (ja) | 自動交換機のデ−タ端末接続制御方式 | |
| JPH11266209A (ja) | 光伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010730 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |