KR0151189B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법Info
- Publication number
- KR0151189B1 KR0151189B1 KR1019940032369A KR19940032369A KR0151189B1 KR 0151189 B1 KR0151189 B1 KR 0151189B1 KR 1019940032369 A KR1019940032369 A KR 1019940032369A KR 19940032369 A KR19940032369 A KR 19940032369A KR 0151189 B1 KR0151189 B1 KR 0151189B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- field
- substrate
- semiconductor layer
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 버즈 빅(Bird's Beak)이 발생하지 않도록 한 필드산화막 제조방법에 관한 것이다.
이와 같은 본 발명의 필드산화막 제조방법은 기판상에 제1절연막을 형성하고, 상기 제1절연막상에 반도체층을 증착하여, 필드영역의 반도체층을 선택적으로 제거하는 공정, 상기 필드영역의 제1절연막에 필드이온을 주입하고, 전면에 제2절연막을 평탄하게 증착하는 공정, 기판을 열산화하여 필드영역의 반도체층을 산화시키는 공정, 상기 전표면에 제3절연막을 평탄하게 증착하고, 기판 표면까지 에치백하여 필드영역에만 필드산화막을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
Description
제1도는 종래의 필드산화막 공정단면도.
제2도는 본 발명의 제1실시예 필드산화막 공정단면도.
제3도는 본 발명의 제2실시예 필드산화막 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
21,31 : 기판 22,32 : 제1절연막
23 : 반도체층 24,34 : 감광막
25,36 : 필드산화막 26,33 : 제2절연막
27 : 산화된 반도체층 28,35 : 제3절연막
29 : 이온주입후 생긴 정션
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 버즈 빅(Bird's Beak)현상이 일어나지 않도록 한 필드산화막 제조방법에 관한 것이다. 종래의 필드산화막 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 필드산화막 공정단면도로써 필드산화막 제조방법을 나타낸 것이다. 제1도 (a)와 같이 기판(1)상에 열산화막(2)을 형성하고, 상기 열산화막(2)상에 질화막(3)을 증착하고, 상기 질화막(3)상에 감광막(4)을 도포하고 노광 및 현상하여 필드영역을 정의한 후 필드영역의 질화막(3) 및 열산화막(2)을 선택적으로 제거한다.
제1도 (b)와 같이 상기 필드영역의 기판(1)상에 필드 이온주입을 하고, 제1도 (c)와 같이 감광막(4)을 제거한 뒤 열산화하여 필드산화막(5)을 형성한 후, 제1도 (d)와 같이 질화막(3)을 제거함으로써 종래의 필드산화막(5)을 완성한다. 이때 필드산화막(5) 하단에는 이온주입후 생긴 정션(6)이 형성된다. 그러나 이와 같은 종래의 필드산화막 제조방법에 있어서는 버즈 빅 현상이 발생한다. 이는 소자 제조가 점점 고집적화됨에 따라 상대적인 액티브(Active)영역의 감소를 초래하고, 소자 제조가 점차 진행됨에 따라 단차가 커지게 되어 노광작업시 디포커스(Defocus)에 의해 형상전달(Pattern transfer)에 문제점이 있었다. 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로, 버즈 빅(Bird's Beak)현상을 방지하고 최대한의 평탄화를 이루는데 그 목적이 있다. 이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자 제조방법은 기판상에 제1절연막을 형성하고, 상기 제1절연막상에 반도체층을 증착하여, 필드영역의 반도체층을 선택적으로 제거하는 공정, 상기 필드영역의 제1절연막에 필드이온을 주입하고, 전면에 제2절연막을 평탄하게 증착하는 공정, 기판을 열산화하여 필드영역의 반도체층을 산화시키는 공정, 상기 전표면에 제3절연막을 평탄하게 증착하고, 기판 표면까지 에치백하여 필드영역에만 필드산화막을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명의 필드산화막 제조방법은 첨부된 도면을 참조하여 자세히 설명하면 다음과 같다.
제2도는 본 발명의 제1실시예 필드산화막 공정단면도로써 제2도 (a)와 같이 기판(21)상에 제1절연막(열산화막)(22)을 형성하고, 상기 제1절연막(22)상에 반도체층(다결정실리콘층)(23)을 증착한다. 이어서, 제2도 (b)와 같이 상기 반도체층(23)상에 감광막(24)을 도포하고, 노광 및 현상하여 필드영역을 정의한 후, 필드영역의 반도체층(23)을 선택적으로 제거한다.
상기 필드영역의 제1절연막(22)상에 필드이온을 주입한다. 이어서, 제2도 (c)와 같이 상기 감광막(24)을 제거하고, 상기 필드영역과 반도체층(23)상에 제2절연막(증착산화막)(26)을 증착한다. 이때 제2절연막(26)은 평탄화용 보호막으로써 SOG(Spin On Glass), BSG(Boron Doped Silica Glass), BPSG(Boro-Phospo Silicate Glass)등을 사용한다.
제2도 (d)와 같이 상기 제2절연막(26)상에 필드산화를 실시한다. 제2절연막(26)을 채운 부분으로 산화제(oxidant)가 확산되어 들어가서 기판(21)과 상호 작용하여, 필드산화막이 형성될 영역이 결정된다. 이때 산화는 등방적으로 일어나기 때문에 버즈 빅(Bird's Beak)현상이 발생하지 않고, 반도체층(23)속으로 확산되는 산화제(oxidant)는 반도체층(23) 자체를 산화시키므로 기판(21)을 산화시키지 못한다. 즉, 반도체층(23)은 산화제에 의해 산화된 반도체층(27)이 되고, 미설명 부호 29는 필드이온주입후 필드산화에 의해 생긴 정션이다. 상기와 같이 필드산화가 실시된 후, 제2도 (e)에서와 같이 평탄화를 위해 제3절연막(증착산화막)(28)을 증착하고, 제2도 (f)와 같이 상기 기판(21)표면까지 에치 백(Etch Back)하여 필드산화막(29)을 완성한다. 이때 필드산화는 반도체층(23)이 모두 산화되는 시점까지 함으로써 반도체층(23) 두께는 필드산화막(25)의 크기 및 깊이를 결정할 수 있다. 한편, 제3도는 본 발명 제2실시예 필드산화막 공정단면도로써 제3도 (a)와 같이 기판(31)상에 제1절연막(열산화막)(32)을 형성하고, 상기 제1절연막(32)상에 감광막(34)을 도포한 후, 노광 및 현상하여 필드영역을 정의한다.
이어, 제3도 (b)와 같이 선택적으로 필드영역의 기판(31)을 소정깊이로 식각하여 트랜치(Trench)을 형성한다. 제3도 (c)와 같이 상기 제1절연막(32)상의 감광막(34)을 제거하고, 상기 제1절연막(32)과 기판(31)의 필드형성영역에 제2절연막(33)을 증착한다. 이때 제2절연막(33)은 도핑된 산화막 및 여러 산화막의 도합을 사용함으로써 이온주입을 대시한다. 이어서 제3도 (d)와 같이 상기 제2절연막(33)상에 필드산화를 실시한다. 이때 산화는 등방적으로 일어난다. 필드산화가 완성된 후 평탄화를 위해 제3도 (e)와 같이 제3절연막(증착산화막)(35)을 증착하고, 제3도 (f)와 같이 상기 기판(31) 표면까지 에치 백하여 필드산화막(36)을 완성한다.
상기와 같이 설명한 본 발명의 필드산화막 제조방법에 있어서는 하기와 같은 효과가 있다.
첫째, 등방적인 필드산화에 의해 버즈 빅(Bird's Beak)을 최소화시킴으로써 소자의 고집적화에 따른 상대적인 액티브(active)영역을 증가시킬 수 있다.
둘째, 에치 백(Etch Back)함으로써 필드산화막의 평탄화를 기대할 수 있다.
셋째, 반도체층의 두께를 조절함으로써 필드산화막의 크기 및 깊이를 쉽게 조정할 수 있다.
Claims (4)
- 기판상에 제1절연막을 형성하고, 상기 제1절연막상에 반도체층을 증착하여 필드영역의 반도체층을 선택적으로 제거하는 공정, 상기 필드영역의 제1절연막에 필드이온을 주입하고, 전면에 제2절연막을 평탄하게 증착하는 공정, 체기판을 열산화하여 필드영역의 상기 반도체층을 산화시키는 공정, 상기 전면표면에 제3절연막을 평탄하게 증착하고, 기판표면까지 에치백하여 필드영역만 필드산화막을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 반도체층은 다결정실리콘층으로 형성함을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 제2, 제3절연막은 BSG(Boron Doped Silica Glass) , SOG(Spin On Glass), BPSG(Boro-Phospo Silicate Glass)중 하나를 선택하여 형성함을 특징으로 하는 반도체소자 제조방법.
- 기판상에 제1절연막을 형성하고, 필드영역의 제1절연막과 기판을 소정의 깊이로 제거하는 공정, 전면에 제2절연막을 평탄하게 증착하고 기판을 열산화하는 공정, 상기 전표면에 제3절연막을 평탄하게 증착하고 기판 표면까지 에치백하여 필드영역에 필드산화막을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032369A KR0151189B1 (ko) | 1994-12-01 | 1994-12-01 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032369A KR0151189B1 (ko) | 1994-12-01 | 1994-12-01 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026724A KR960026724A (ko) | 1996-07-22 |
| KR0151189B1 true KR0151189B1 (ko) | 1998-10-01 |
Family
ID=19400003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940032369A KR0151189B1 (ko) | 1994-12-01 | 1994-12-01 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0151189B1 (ko) |
-
1994
- 1994-12-01 KR KR1019940032369A patent/KR0151189B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026724A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229315A (en) | Method for forming an isolated film on a semiconductor device | |
| JP3978310B2 (ja) | 反射防止コーティングを使用する集積回路製作でのアイソレーション法 | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH02288359A (ja) | シリコン基板中に１つの導電タイプのウェルを形成する方法 | |
| KR0151189B1 (ko) | 반도체 소자 제조방법 | |
| KR0151267B1 (ko) | 반도체장치의 제조방법 | |
| KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR100241517B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| KR100232198B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| KR930006130B1 (ko) | 반도체 집적회로의 소자격리영역 형성방법 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR0179023B1 (ko) | 모스소자의 격리방법 | |
| KR100274977B1 (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
| KR930005239B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| KR100514676B1 (ko) | 모스형 반도체 소자의 제조 방법 | |
| KR950012543B1 (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR100224651B1 (ko) | 반도체장치의 제조방법 | |
| KR19980020850A (ko) | 반도체 소자의 제조방법 | |
| KR0144252B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR0172545B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR20010082901A (ko) | 반도체소자의 격리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060522 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |