KR0148033B1

KR0148033B1 - 핑퐁방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로

Info

Publication number: KR0148033B1
Application number: KR1019940033480A
Authority: KR
Inventors: 김상범; 최장식; 김기현; 민병기; 천대녕
Original assignee: 양승택; 재단법인한국전자통신연구소
Priority date: 1994-12-09
Filing date: 1994-12-09
Publication date: 1998-09-15
Also published as: KR960028428A

Abstract

본 발명은 동영상을 실시간 압축 또는 복원하는 영상 처리 시스템에서 동여상의입력과 출력을 수행하는 비디오 오버레이 회로와 영상 압축/복원기 사이의 데이터 변환 및 인터페이스 회로에 관한 것으로 일반적인 비디오 오버레이 회로의 프레임 메모리 구조를 개선하여 프레임 메모리를 핑퐁 방식으로 구성하여 영상 압축/복원기와의 인터페이스를 제공하는 방법과 동 방법을 사용한 프레임 메모리와 영상 압축/복원기 사이의 블럭 변환기 구조에 관한 것이다.

특징적인 구성으로는 동영상의 실시간 압축 또는 복원을 위한 영상 처리 시스템에서 동영상의 입력과 출력을 수행하는 비디오 오버레이 회로에 있어서, 핑퐁 방식으로 구성한 두개의 프레임 메모리 뱅크와, 상기 비디오 오버레이 회로의 NTSC디코더부로부터 한 영상 프레임의 끝을 알리는 블랭크 신호가 검출되면 뱅크 선택 신호를 반전시켜서 비디오 오버레이 회로와 픽셀 블럭 변환부로 연결되는 프레임 메모리 뱅크를 바꾸어 주도록 하는 프레임 메모리 뱅크 제어부와, 상기 프레임 메모리 뱅크 제어부의 뱅크 선택 신호에 의해 두개의 프레임 메모리 뱅크 중 한 프레임 메모리 뱅크가 비디오 오버레이 회로로 연결되면 다른 프레임 메모리 뱅크는 픽셀 블럭 변환부를 거쳐서 영상 압축/복원부에 연결되도록 두개의 프레임 메모리 뱅크를 제어하는 프레임 메모리 선택부 및 픽셀 블록 변화 선택부와, 상기 두개의 프레임 메모리 뱅크에 저장되는 데이터와 영상 압축/복원부에서 사용되는 데이터의 형식을 변환시키고 전송 동기를 맞추어 주는 픽셀 블록 변환부로 구성함에 있으며 이것은 기존의 오버레이 회로의 동작에 영향을 주지 않고 영상 데이터를 얻거나 디스플레이 할 수 있으며 칼라 변환등의 영상 압축/복원의 전 처리 과정을 기존의 오버레이 회로를 이용할 수 있다는 장점이 있다.

Description

핑퐁 방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로

제1도는 일반적인 구조를 갖는 비다오 오버레이 회로를 나타내는 블럭도.

제2도는 본 발명에 의한 핑퐁 방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로의 블록도.

제3도는 본 발명의 블럭 변환 과정에서 사용되는 데이터 형태.

제4도는 본 발명에 따른 픽셀 블럭 변환부의 블럭도.

제5도는 본 발명의 블럭 변환 회로의 Y데이터 패스 회로도.

제6도는 본 발명의 블럭 변환 회로의 UV데이터 패스 회로도

.

* 도면의 주요부분에 대한 부호의 설명

101 : NTSC디코더부 102 : 비디오 오버레이 제어부

103 : 디지탈/아날로그 변환부 194 : 프레임 메모리

201, 202 : 핑퐁 방식 프레임 메모리 뱅크

203, 204 : 프레임 메모리 뱅크 선택부

205 : 픽셀 블록 변환 선택부 300 : 픽셀 블럭 변환부

310 : Y데이터 패스 320 : UV데이터 패스

351 : 라인 어드레스 발생기 352 : 블럭 어드레스 발생기

353 : 블럭 메모리 어드레스 선택기

354, 355 : 블럭 메모리 데이터 선택기

357 : 픽셀 블럭 변환 제어기 400 : 블럭 메모리

401, 402 : Y블럭 메모리 403, 404 : UV블럭 메모리

500 : 영상 압축/복원부

본 발명은 핑퐁 방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로에 관한 것으로서 보다 상세하게는 비디오 오버레이 회로의 프레임 메모리의 구조를 핑퐁(Ping-Pong)방식으로 구성함으로써 동영상을 실시간 압축 또는 복원하는 영상 처리 시스템에서 동영상의 입력과 출력을 수행하는 비디오 오버레이 회로와 영상 압축/복원기와의 데이터 변환 및 인터페이스를 제공할 수 있는 블록 변환 회로에 관한 것이다.

종랭의 일반적인 비디오 오버레이 회로는 컴퓨터 화면과 동영상 입력을 중첩(오버레이)시키는 목적으로 사용되므로 영상 압축/복원기와의 입출력을 위한 인터페이스가 제공되어 있지 않는 구조로서 제1도와 같이 비디오 영상 입력단자를 통해 들어오는 아날로그 신호를 디코딩하여 밝기 성분(Y)과 책상 성분(UV)으로 분리하는 NTSC디코더부(101)와, 상기 NTSC디코더부(101)를 거쳐서 밝기 성분 및 색상 성분의 각 칼라 요소로 분리되고 디지탈화된 신호를 저장하는 프레임 메모리(104)와, 상기 프레임 메모리(104)에 저장된 영상 데이터를 VGA화면 데이터와 오버레이 시키는 비디오 오버레이 제어부(102)와, 상기 비디오 오버레이 데이터와 프레임 메모리의 데이터를 아날로그로 변환시켜 출력하는 디지탈/아날로그 변환부(103)로 구성하였다.

이러한 구성의 종래 비디오 오버레이 회로에서 아날로그의 비디오 영상 입력은 NTSC 디코더부(101)를 거쳐서 밝기 성분과 색상 성분에 각 칼라 구성 요소로 분리되고 디지탈화된 신호로 변환되어 프레임 메모리부(104)에 저장되며, 이렇게 저장된 영상 데이터는 비디오 오버레이 제어부(102)의 제어하에서 VGA화면 데이터와 오버레이 되고 디지탈/아날로그(D/A)변환부(103)를 거쳐서 아날로그의 적녹청(RGB) 신호로 바뀌어 모니터에 출력된다.

그러나 상기와 같은 종래의 비디오 오버레이 회로에서는 프레임 메모리의 영상 데이터가 라인 단위로 엑세스 할 수 있고 밝기 성분과 색상 성분으로 구성되어 있으며 밝기/색상 성분의 Y:U:V의 구성비는 4:1:1이고 한번에 엑세스되는 데이터의 길이는 24비트이고 16비트의 Y성분과 4비트의 U성분 그리고 4비트의 V성분 으로 구성되어 있으며 YUV성분의 각 성분의 8비트의 데이터의 단위로 그 값을 나타내고 있으므로 Y성분은 한번 엑세스할 때마다 2개의 Y값이 엑세스되고 U성분과 V성분은 2번의 엑세스를 통하여 각각의 U값과 V값이 만들어진다.

반면에 영상/압축 복원기의 입출력 데이터는YUV의 각 색상 성분별로 8비트씩 8×8블럭 단위로 입출력되어야 하므로 상기 종래의 프레임 메모리와 영상 압축/복원 회로 사이에 일대일의 데이터 전송이 불가능하였다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서 본 발명의 목적은 일반적인 비디오 오버레이 회로의 프레임 메모리 부분을 핑퐁 방식의 프레임 메모리로 구성함으로써 비디오 영상 입력단자로부터 비디오 오버레이 제어부를 통하여 프레임 메모리에 실린 비디오 영상 데이터를 JPEG(Joint Photographic Experts Group)과 같은 영상 압축/복원 회로에 전달 할 수 있도록하여 비디오 오버레이 회로와영상 압축/복원 회로와의 인터페이스를 가능하게 하는 핑퐁 방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 핑퐁 방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로의 특징은 동영상의 실시간 압축 또는 복원을 위한 영상 처리 시스템에서 동영상의 입력과 출력을 수행하는 비디오 오보레이 회로에 있어서, 핑퐁 방식으로 구성한 두개의 프레임 메모리 뱅크와, 상기 비디오 오버레이 회로의 NTSC디코더부로부터 한 영상 프레임의 끝을 알리는 블랭크 신호를 검출하여 두 프레임 메모리의 연결 상태를 바꾸도록 하는 프레임 메모리 뱅크 선택 신호(BANK SEL)를 발생하는 프레임 메모리 뱅크 제어부와, 상기 프레임 메모리 뱅크 선택 신호에 의해 비디오 오버레이 제어부에서 인가하는 데이터 신호, 어드레스 신호, 읽기, 쓰기 제어 신호를 두 프레임 메모리 뱅크 중에서 한 프레임 메모리 뱅크에 연결하도록 하는 오버레이 프레임 메모리 선택부와, 상기 뱅크 선택 신호(BANK SEL)에 의해 픽셀 블록 변환부에서 인가하는 데이터 신호, 어드레스 신호, 읽기, 쓰기, 제어 신호를 다른 한 프레임 메모리에 연결하도록 하는 픽셀 블록 프레임 메모리 선택부와, 상기 두개의 프레임 메모리 뱅크에 저장되는 데이터와 영상 압축/복원부에서 사용되는 데이터의 형식을 변환시키고 전송 동기를 맞추어 주는 픽셀 블록 변환부로 구성함에 있다.

이하, 본 발명에 따른 핑퐁 방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로의 바람직한 하나의 실시예에 대하여 첨부 도면을 참고하여 상세히 설명한다.

제2도는 본 발명에 의한 핑퐁 방식의 프레임 메모리 구조를 갖는 비디오 오버레이 회로와 영상 압축/복원부와의 블록 변환 회로의 블럭도로서, 도면에 도시된 바와 같이 프레임 메모리 뱅크(201, 202)는 프레임 메모리 뱅크 선택부(203, 204) 및 픽셀 블록 변화 선택부(205)에 의해서 교대로 동작 될 수 있도록 구성하고, 프레임 메모리 뱅크 선택부(203, 204)및 픽셀 블록 변화 선택부(205)는 프레임 메모리 뱅크 제어부(206)의 뱅크 선택 신호(BANK SEL)로 동작되어 하나의 프레임 메모리 뱅크가 비디오 오버레이 회로의 비디오 오버레이 제어부(102)와 디지탈/아날로그 변환부(103)로 연결되면 다른 프레임 메모리 뱅크는 픽셀 블록 변환부(300)를 거쳐 영상 압축/복원부(500)에 연결될 수 있도록 프레임 메모리 뱅크를 제어하며 프레임 메모리 뱅크 제어부(206)는 비디오 오버레이 회로의 NTSC디코더부(101)를 검출하여 상기 다수의 선택부(203∼205)의 뱅크 선택 신호를 반전시켜서 비디오 오버레이부와 픽셀 블록 변환부(300)로 연결되는 프레임 메모리 뱅크를 바꾸어 주도록 구성한다.

제3도는 본 발명의 블럭 변환 과정에서 사용되는 데이터 형태를 보인 것으로서 (가)는 프레임 메모리 뱅크의 데이터 포맷을 나타낸 것이고 (나)는 픽셀 블록 변환부의 다수의 블록 메모리에 저장되는 데이터 포맷을 나타낸 것이며 (다)는 영상 압축/복원부의 입출력 픽셀 데이터 포맷을 나타낸 것이다.

제4도는 상기 제3도와 같은 데이터 변환 및 전송 동기를 맞추어 주기 위한 본 발명에 따른 픽셀 블럭 변환부의 블록도로서 도면에 도시된 바와 같이 상기 두 프레임 메모리 뱅크(201, 202)에 저장된 라인 단위의 데이터 순서를 블럭 단위의 데이터 순서로 재배열하기 위해서 데이터를 일시 저장하는 다수의 블럭 메모리 뱅크(401, 402, 403, 404)와, 블록 메모리 선택신호(BANK SEL)에 따라 두 개의 Y블럭 메모리 뱅크중 한 메모리 블록의 데어터 버스를 Y데이터 패스에 연결하면, 다른 메모리 블록의 데이터 버스는 영상 압축/복원부의 입출력 스위치(356)에 연결하도록 하는 Y뱅크 스위치(354)와 같은 방법으로 UV 블록 메모리를 UV 데이터 패스(320) 또는 영상/압축 복원부의 입출력 스위치(356)에 연결하도록 하는 UV 뱅크 스위치(355)와, 상기 블록 메모리의 데이터를 선택하기 위한 뱅크 스위치를 제어하는 영상 압축/복원부(500)의 Y_UV스위치(356)와, 상기 블럭 메모리의 데이터를 라인 단위 또는 블럭 단위로 엑세스하기 위한 라인 발생기(351) 및 블럭 어드레스 발생기(352)와, 블록 메모리 뱅크 선택 신호(BANK SEL)에 따라 어드레스 발생기(352)에서 인가되는 라인 단위 어드레스를 한 메모리 블록(‘0’메모리 블록 또는 ‘1’메모리 블록)에 연결하면, 다른 메모리 블록에는 블록 단위 어드레스를 연결하도록 하는 블록 메모리 뱅크 어드레스 스위치(353)와,프레임 메모리와 블럭 메모리 사이의 데이터 형태를 변환해주기 위한 Y데이터 패스(310)와 UV데이터 패스(320)와, 이들 구성 블럭들을 제어하기 위한 픽셀 블럭 제어기(357)로 구성함이 바람직하다.

제5도는 본 발명에 따른 상기 제4도의 Y데이터 패스(310)의 상세 회로도로서,도면에 도시된 바와 같이 프레임 메모리 뱅크의 Y데이터(FYDAT)와 픽셀 블록 변환부의 Y데이터(BYDAT)를 입력받아 픽셀 블럭 제어기(357)의 여러 제어 신호에 의해 데이터를 임시로 저장하거나 통과시키는 다수의 선택기(311, 313, 316, 317)와 플립플롭(312, 314, 315)및 3 상버퍼(318, 319)로 구성함이 바람직하다.

제6도는 본 발명에 따른 상기 제4도의 UV데이터 패스(320)의 상세 회로도로서, 도면에 도시된 바와 같이 프레임 메모리 뱅크의 U성분 데이터(FUDAT)와 V성분 데이터(FVDAT)와 픽셀 블록 변환부의 UV성분 데이터(BUVDAT)를 입력 받아 픽셀 블럭 제어기(357)의 여러 제어 신호에 의해 데이터를 임시로 저장하거나 통과시키는 논리곱 연산기(331, 343)와, 다수의 선택기(321, 323, 325, 327, 332, 334, 336, 338, 340)와, 플립플롭(322, 324, 326, 328, 329, 333, 335, 337, 339) 및 3상버퍼(330, 341, 342)로 구성함이 바람직하다.

이상에서와 같은 구성을 참고로 하여 본 발명에 따른 핑퐁 방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로의 동작을 제2도 내지 제6도에 의거하여 설명하면 다음과 같다.

우선 두개의 프레임 메모리 뱅크(201, 202)는 프레임 메모리 뱅크 선택부(203, 204)및 픽셀 블록 변환 선택부(205)에 의해서 한 프레임 메모리 뱅크가 비디오 오버레이 회로의 비디오 오버레이 제어부(101)와 디지탈/아날로그 변환부(103)로 연결되면 다른 프레임 메모리 뱅크는 픽셀 블럭 변환부(300)를 거쳐 영상 압축/복원부(500)에 연결된다.

상기 각 선택부의 동작은 각 프레임 메모리 뱅크의 연결을 제어하는 프레임 메모리 뱅크 제어부(206)에 의해서 수행되며 NTSC디코더부(101)로 부터 한 영상 프레임의 끝을 알리는 블랭크 신호가 검출되면 다수 선택부(203∼205)의 제어 신호를 반전시켜 비디오 오버레이 회로와 픽셀 블럭 변환부(300)로 연결되는 프레임 메모리 뱅크의 데이터 및 제어 신호 경로를 바꾸어 준다.

이렇게 구성된 핑퐁 방식의 프레임 메모리 구조에서 비디오 오버레이 제어부(102)는 자신에 연결된 프레임 메모리 뱅크를 영상 압축/복원부(500)의 간섭 없이 쓰거나 읽을 수 있고, 또한 영상 압축/복원부(500)는 픽셀 블럭 변환부(300)를 통하여 자신에게 연결된 프레임 메모리 뱅크의 내용을 비디오 오버레이 회로의 동작에 상관없이 언제든지 읽거나 쓸 수 있어서 서로 간의 동기를 위한 회로를 특별히 부가하지 않아도 되며, 비디오 오버레이 제어부에 연결된 프레임 메모리의 구성과 영상 압축/복원부에 연결되면 메모리의 구성을 다르게 할 수 있다.

비디오 오버레이 회로로 연결된 때의 프레임 메모리 구성은 일반적인 오버레이 회로에서 엑세스되는 구조를 갖게 되므로 여기서는 설명을 생각하고, 이하 설명되는 프레임 메모리는 픽셀 블럭 변환부에 연결될 때의 프레임 메모리 뱅크에 해당된다.

픽셀 블럭 변환부(300)는 프레임 메모리 뱅크에 저장되는 데이터 구조와 영상/압축 복원부(500)에서 사용되는 데이터 구조가 다르고, 또한 영상/압축 복원부(500)의 입출력에는 고속의 데이터 전송이 필요한 반면 프레임 메모리는 대개 이보다 훨씬 느린 액세스만 허용되므로 이들 사이에서 데이터 형식 변환 및 전송 동기를 맞추기 위해서 사용된다.

즉, 제3도와 같은 데이터 변환 및 전송 동기를 맞추어 주기 위한 본 발명의 픽셀 블럭 변환부(300)의 동작은 먼저 픽셀 블럭 제어기(357)는 여러 가지 제어 신호를 출력하여 픽셀 블럭 변환부(300)를 제어하게 된다.

그 중 ENC 신호는 “1”인 경우 프레임 메모리로부터 영상 데이터를 읽어서 영상 압축기로 데이터를 보내는 경로를 설정하고 “0”인 경우는 그 반대로 영상 복원기에 복원된 영상 데이터를 프레임 메모리에 쓰는 경로를 설정하게 하는 신호이고, 뱅크 선택 신호(BANK_SEL)는 “0”인 경우 블럭 메모리 0 뱅크(401, 403)의 데이터 포트를 선택기(354, 355)를 통하여 영상 압축/복원부(500)의 Y_UV선택기(356)에 연결하고 어드레스 포트를 선택기(353)를 통하여 블럭 어드레스 발생기(352) 연결하고 블럭 메모리 1 뱅크(402, 404)의 데이터 포트를 Y데이터 패스(310)와 UV데이터 패스(320)에 연결하고 어드레스 포트를 라인 어드레스 발생기(351)에 연결하게 하고, 뱅크 선택 신호(BANK_SEL)는 “1”인 경우는 반대의 연결 동작을 취하는 신호이다.

상기의 뱅크 선택 신호(BANK_SEL)는 블럭 메모리 뱅크에 대한 읽거나 쓰기 동작이 완료될 때 반전된다.

Y데이터 패스(310)는 프레임 메모리와 블럭 메모리간의 Y성분 데이터에 대한 데이터 변환 회로로서 ENC 신호가 1인 경우 프레임 메모리에서 16비트의 2개의 Y성분의 데이터를 2 사이클에 한번씩 읽어서 각 사이클마다 8비트의 1개 Y성분 데이터를 Y블럭 메모리에 저장할 수 있는 형태로 바꾸어 주는 역할을 하며 ENC 신호가 “0”이면 그 반대로 Y블럭 메모리에서 가가 사이클마다 8비트씩 Y성분 데이터를 읽어서 2사이클에 한번씩 2개의 Y성분 데이터를 프레임 메모리에 저장할 수 있게 한다.

제5도에 나타낸 Y데이터 패스(320)회로의 그 동작을 살펴보면 다음과 같다.

먼저, ENC신호가 “1”인 경우 FYDAT버스에 16비트의 Y성분 데이터가 두 클럭 동안 실리고 첫번째 클럭에 논리 하이 신호가 “0”이면 FYDAT의 상위 8비트는 선택기(311)를 거쳐서 플립플롭(312)에 저장되고 하위 8비트는 선택기(313)를 거쳐서 플립플롭(314)에 저장되면서 3상 버퍼(319)를 거쳐서 BYDAT버스가 인가된다.

다음 두번째 클럭에서는 논리 하이 신호가 “1”이면 플립플롭(312)에 있던 상위 데이터는 선택기(313)를 거쳐서 플립플롭(314)에 저장되면서 3상 버퍼(319)를 통하여 BYDAT 버스에 상위 8비트의 데이터가 실린다.

ENC 신호가 “0”인 경우 논리 하이 신호는 항상 “1”로 유지되고 BYDAT버스에 실린 8비트의 데이터는 선택기(311)를 거처서 플립플롭(312)에 저장되고 그 출력 데이터는 선택기(313)를 거쳐서 플립플롭(314)에 인가된다.

다음 클럭에서 NEXT 신호가 “0”이 되고 다음 새로운 데이터가 BYDAT버스에 실리면 선택기(311)를 거쳐서 플립플롭(312)에 저장되면서 선택기(313, 316)를 통하여 FYDAT버스에 상위 8비트의 데이터로 실리고, 동시에 플립플롭(314)에 저장된 데이터는 선택기(317)를 거쳐서 FYDAT버스에 하위 8비트 데이터롤 실린다.

다음 클럭에 다시 새로운 데이터가 BYDAT버스에 실리면서 각 플립플롭(312, 314, 315)은 전단의 플립플롭 데이터가 저장되고 NEXT 신호가 “1”이 되면 FYDAT버스에는 전 사이클에 실린 데이터를 그대로 유지하게 되므로 2사이클 동일한 16비트의 데이터가 FYDAT버스에 실리게 된다.

UV데이터 패스(320)는 프레임 메모리오 블럭 메모리간의 UV성분 데이터에 대한 데이터 변환 회로로서 ENC신호가 ‘1’인 경우 프레임 메모리에서 상위 4비트의 U성분 데이터와 V성분 데이터를 2클럭에 한번 읽고 다음 2클럭 동안에 하위 4비트 씩의 UV 성분을 읽어서 가 8비트씩의 U성분 데이터와 V성분 데이터로 순차적으로 UV블럭 메모리에 저장할 수 있게 한다.

반대로 ENC신호가 “0”인 경우 UV블럭 메모리에서 순차적으로 8비트의 U성분 데이터와 V 성분 데이터를 읽어서 프레임 메모리에 저장할 수 있는 형태로 바꾸어 주는 역할을 한다.

제6도에 나타낸 UV데이터 패스(320)의 회로 동작을 살펴보면 다음과 같다.

먼저, ENC신호가 “1”인 경우 FUDAT 버스에 상위 비트의 U성분 데이터와 FVDAT 버스에 상위 4비트의 V성분 데이터가 실린다.

상위 4비트의 U성분 데이터는 선택기(321)를 통하여 플립플롭(322)에 저장 되고 V성분 데이터는 플립플롭(333)에 저장된다.

다음 2클럭 후에 플립플롭(324)의 출력에는 U성분의 상위 4비트가 나타나고, FUDAT버스에는 하위 4비트의 U성분 데이터가 실리고 이 데이터들은 8비트의 U성분 데이터를 형성하여 UV_SEL 신호를 “1”로 하여 선택기(332)와 3상 버퍼(342)를 통하여 BUDAT 버스에 인가된다.

이때, 상위 4비트의 V성분 데이터는 선택기(334)를 통하여 플립플롭(335)에 저장되고 FVDAT버스에는 하위 4비트의 V성분 데이터가 실려서 플립플롭(333)에 인가된다.

다시 2클럭 후에 상위 4비트의 V 성분 데이터는 선택기(336, 338)를 거쳐서 플립플롭(339)에 저장되고 하위 4비트는 플립플롭(335)의 출력에 나타나고 8비트의 V성분 데이터가 선택기(332)의 입력에 인가되고 이때 UV_SEL 신호를 “0”으로 하면 선택기(332)와 3상 버퍼(342)를 통하여 BUDAT버스가 인가된다.

반대로 ENC 신호가 “0”인 경우 8비트의 U성분 데이터와 V성분 데이터는 2클럭을 주기로 BUDAT버스에 실리며 유효한 U성분 데이터가 실릴 때 LOAD_U신호를 “1”로 하여 상위 4비트는 선택기(325, 327)를 통하여 플립플롭(326, 328)에 인가되고 하위 4비트는 선택기(321, 323)를 통하여 플립플롭(322, 324)에 인가된다.

다음 2클럭 후에 유효한 V성분 데이터가 실릴 때 LOAD_V신호를 “1”로 하여 상위 4비트는 선택기(339, 340)를 통하여 플립플롭(339)과 3상버퍼(341)에 인가되고 하위 4비트는 선택기(334, 336)를 통하여 플립플롭(335, 337)에 인가된다.

LOAD_U신호와 LOAD_V신호는 매 4클릭을 주기로 각각 U성분 데이터와 V 성분 데이터가 유효한 시점에서 “1”로 하여 BUVDAT버스의 데이터를 플립플롭에 저장하고 그 이외에는“0”으로 하여 플립플롭에 저장된 데이터를 다음 플립플롭 으로 이동시킨다.

이렇게 이동되는 데이터는 2클럭을 주기로 FUDAT버스와 FVDAT버스에 각각의 UV성분에 대하여 상위 4비트를 2클럭 동안 인가되며 다음 2클럭 동안 하위 4비트의 데이터가 인가된다.

이렇게 구성된 Y데이터 패스(310)와 UV데이터 패스(320)블럭을 통하여 변환된 데이터의 흐름을 제4도의 블럭도에서 살펴보면, ENC신호가 “1”인 경우 Y데이터 패스(310)와 UV데이터 패스(320)를 통하여 블럭 메모리에 보내지는 데이터는 라인 어드레스 발생기(351)에서 제공되는 어드레스에 따라 순차적으로 블럭 메모리에 저장된다.

블럭 메모리가 채워지면 픽셀 블럭 제어기(357)는 뱅크 선택 신호(BANK_SEL)를 반전시켜서 채워진 블럭 메모리 뱅크를 PXDAT버스에 연결하고 블럭 어드레스 발생기(352)에서 인가하는 어드레스에 따라 읽혀진 블럭 순서의 데이터를 PXDAT버스에 인가한다.

반대로 ENC신호가 “0”인 경우는 그 반대의 동작을 수행한다.

이상에서와 같이 본 발명에 따른 핑퐁 방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로에 의하면 기존의 오버레이 회로의 동작에 영향을 주지 않고 영상 데이터를 얻거나 디스플레이 할 수 있으며 칼라 변환 등의 영상 압축/복원의 전 처리 과정을 기존의 오버레이 회로를 이용할 수 있는 유용함이 있다.

Claims

동영상을 실시간 압축 또는 복원하여 입/출력하는 비디오 오버레이 회로를 포함하는 영상 압축/복원 시스템에 있어서, 핑퐁 방식으로 구성한 두 개의 프레임 메모리 뱅크(201, 202)와, 상기 두 개의 프레임 메모리 뱅크(201, 202)에 저장되는 데이터와 영상 압축/복원부에서 사용되는 데이터의 형식을 변환시키고 전송 동기를 맞추어 주는 픽셀 블록 변환부(300)와, 상기 비디오 오버레이 회로의 NTSC 디코더부로부터 한 영상 프레임의 끝을 알리는 블랭크 신호를 검출하여 두 프레임 메모리 뱅크(201, 202)의 연결 상태를 바꾸도록 하는 프레임 메모리 뱅크 선택 신호(BANK SEL)를 발생하는 프레임 메모리 뱅크 제어부(206)와, 상기 프레임 메모리 뱅크 제어부(206)에서 발생된 제어 신호(BANK SEL)에 따라 비디오 오버레이 제어부(102)에서 인가하는 데이터 신호, 어드레스 신호, 읽기, 쓰기 제어 신호를 두 프레임 메모리 뱅크 중에서 한 프레임 메모리 뱅크에 연결하도록 하는 제1프레임 메모리 선택부(203)와, 상기 프레임 메모리 뱅크 제어부(206)에서 발생된 제어 신호(BANK SEL)에 따라 D/A 변환부(103)에서 인가하는 데이터 신호, 어드레스 신호, 읽기, 쓰기 제어 신호를 두 프레임 메모리 뱅크 중에서 한 프레임 메모리 뱅크에 연결하도록 하는 제2프레임 메모리 선택부(204)와, 상기 프레임 메모리 뱅크 제어부(206)에서 발생된 제어 신호(BANK SEL)에 따라 픽셀 블록 변환부(300)에서 인기하는 데이터 신호, 어드레스 신호, 읽기, 쓰기 제어 신호를 다른 한 프레임 메모리에 연결하도록 하는 제3프레임 메모리 선택부(205)로 구성된 것을 특징으로 하는 영상 압축/복원 시스템.
제1항에 있어서, 상기 프레임 메모리와 영상 압축/복원기 사이의 데이터 변환 및 전송 동기를 맞추기 위한 픽셀 블록 변환부(300)는, 상기 두 프레임 메모리 뱅크(201, 202)에 저장된 라인 단위의 배열을 갖는 데이터를 블록 단위의 순서로 재배열하기 위하여 데이터를 일시 저장하는 핑퐁 형태의 Y 또는 UV 블록 메모리 뱅크(401, 402, 403, 404)와, 프레임 메모리와 블록 메모리 사이의 데이터 형태를 변환해 주기 위한 Y데이터 패스(310) 및 UV 데이터 패스(320)와, 블록 메모리 뱅크 선택 신호(BANK SEL)에 따라 두 개의 Y블록 메모리 뱅크(401, 402)중 하나의 메모리 블록의 데이터 버스를 상기 Y 데이터 패스(310)에 연결하고, 다른 메모리 블록의 데이터 버스는영상/압축 복원부의 입출력 스위치(356)에 연결하도록 하는 Y뱅크 스위치(354)와, 블록 메모리 뱅크 선택 신호(BANK SEL)에 따라 두 개의 UV 블록 메모리 뱅크(403, 404) 중 하나의 메모리 블록에 데이터 버스를 상기 UV 데이터 패스(320)에 연결하고, 다른 메모리 블록의 데이터 버스는 영상/압축 복원부의 입출력 스위치(356)에 연결하도록 하는 UV 뱅크 스위치(355)와, 상기 블록 메모리의 데이터를 라인 또는 블록 단위로 액세스 하기 위한 라인 어드레스 발생기(351) 및 블록 어드레스 발생기(352)와, 블록 메모리 뱅크 선택 신호(BANK SEL)에 따라 상기 라인 어드레스 발생기(351)에서 인가되는 라인 단위 어드레스를 한 메모리 블록에 연결하고, 상기 블록 어드레스 발생기(352)에서 인가되는 블록 단위 어드레스를 다른 메모리 블록에 연결하도록 제어하는 블록 메모리 뱅크 어드레스 스위치(353)와, 상기 각 장치들을 제어하기 위한 픽셀 블록 제어기(357)로 구성된 것을 특징으로 하는 영상 압축/복원 시스템.