KR100237353B1 - 화면 주사선에 따른 비디오 신호의 변환장치 - Google Patents

화면 주사선에 따른 비디오 신호의 변환장치 Download PDF

Info

Publication number
KR100237353B1
KR100237353B1 KR1019970018093A KR19970018093A KR100237353B1 KR 100237353 B1 KR100237353 B1 KR 100237353B1 KR 1019970018093 A KR1019970018093 A KR 1019970018093A KR 19970018093 A KR19970018093 A KR 19970018093A KR 100237353 B1 KR100237353 B1 KR 100237353B1
Authority
KR
South Korea
Prior art keywords
signal
memory unit
luminance
color difference
output
Prior art date
Application number
KR1019970018093A
Other languages
English (en)
Other versions
KR19980082976A (ko
Inventor
강병주
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970018093A priority Critical patent/KR100237353B1/ko
Priority to US09/006,285 priority patent/US6128343A/en
Publication of KR19980082976A publication Critical patent/KR19980082976A/ko
Application granted granted Critical
Publication of KR100237353B1 publication Critical patent/KR100237353B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Color Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 발명은 화면 주사선에 따른 비디오 신호의 변환장치에 관한것으로, 특히 , 움직임 보상된 디지탈 휘도 신호를 저장하는 휘도신호 메모리부(100)와; 움직임 보상된 디지탈 색차 신호를 저장하는 색차신호 메모리부(200)와; 상기 휘도신호 메모리부(100)와 색차신호 메모리부(200)를 제어하는 어드레스 제어부(300)와; 상기 휘도신호 메모리부(100)에서 출력되는 4 바이트의 휘도 데이타를 2 바이트로 변환하여 출력하는 먹스부(400)와; 상기 색차신호 메모리부(200)의 신호 출력단에 접속되어 있는 보간기(500)와; 휘도/색차 신호를 인터페이스하는 디지탈 인터페이스부(600)를 포함하여 구성됨을 특징으로 한다.
이러한 본 발명은, CRT상에 직접 주사할 수 없는 복호화된 영상 데이타를 주사선 단위로 변환하여 디스플레이 할 수 있도록 하였으며, 특히, 화소를 4개씩 한번에 병렬 처리함으로써, 하드웨어 설계를 간단히 할 수 있어 하드웨어 구현이 용이한 효과를 거둘 수 있다.

Description

화면 주사선에 따른 비디오 신호의 변환장치
본 발명은 화면 주사선에 따른 비디오 신호의 변환장치에 관한 것으로, 특히 움직임 보상(블록 단위로 부호화 및 복호화)된 디지탈 영상 데이타를 화면으로 출력하기 위하여, 출력 데이타의 순서를 디스플레이 순서로 재배열하는 화면 주사선에 따른 비디오 신호의 변환장치에 관한 것이다.
한편, 종래의 디지탈 신호 처리된 영상에서 복호화된 영상 데이타는 브라운관(Cathode Ray Tube; 이하 CRT라 칭한다.)에 직접 주사할 수 없음으로, 주사선 단위로 변환하는 하드웨어를 구성해야만 하는 문제점이 있었다.
또한, 종래의 디지탈 신호 처리된 영상에서 영상 신호를 디지탈 신호로 데이타 처리하게 되면, 많은 양의 데이타를 가지게 되기 때문에, 데이타 압축이나 병렬 처리와 같은 방법을 사용하여 하드웨어를 구현해야 하는 구현상의 어려운 문제점이 있었다.
본 발명의 목적은, 상기와 같은 종래의 문제점을 해소하기 위한 것으로, CRT 상에 직접 주사할 수 없는 복호화된 영상 데이타를 주사선 단위로 변환하여 디스플레이 할 수 있도록 하였으며, 특히, 화소를 4개씩 한번에 병렬 처리함으로써, 하드웨어 설계를 간단히 할 수 있어 하드웨어 구현이 용이한 화면 주사선에 따른 비디오 신호의 변환장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 화면 주사선에 따른 비디오 신호의 변환장치는, 움직임 보상된 디지탈 휘도 신호를 저장하는 휘도신호 메모리(Memory)부와; 움직임 보상된 디지탈 색차 신호를 저장하는 색차신호 메모리부와; 상기 휘도신호 메모리부 및 색차신호 메모리부의 신호 입력단에 접속되어, 상기 휘도신호 메모리부와 색차신호 메모리부를 제어하는 어드레스(Adress) 제어부와; 상기 휘도신호 메모리부의 신호 출력단에 접속되어 상기 휘도신호 메모리부에서 출력되는 4 바이트(Byte)의 휘도 데이타를 2바이트로 변환하여 출력하는 먹스(MUX)부와; 상기 색차신호 메모리부의 신호 출력단에 접속되어 있는 보간기와; 상기 먹스부 및 보간기의 신호 출력단에 접속되어, 휘도/색차 신호를 인터페이스(Interface)하는 디지탈 인터페이스부를 포함하여 구성됨을 특징으로 한다.
한편, 상기 휘도신호 메모리부는, 데이타 손실을 방지하고, 연속적인 데이타 처리를 위해 각각 16K 바이트 용량을 가지며, 휘도신호(이하 Y라 칭한다.)a, Yb, Yc,Yd를 병렬처리하여 저장하는 다수개의 제1메모리부를 포함하여 구성됨을 특징으로 한다.
또한, 상기 색차신호 메모리부는, 데이타 손실을 방지하고, 연속적인 데이타 처리를 위해 각각 16K 바이트 용량을 가지며, 혼합 색차신호(이하 C라 칭한다.)bi,Cri를 병렬처리하여 저장하는 다수개의 제2메모리를 포함하여 구성됨을 특징으로 한다.
한편, 상기 각각의 메모리는, 데이타 처리과정에서 각각 8K 바이트의 용량을 가지며, 인에이블(Enable; 이하 EN이라 칭한다.) 신호에 의해 리드(Read)동작과 라이트(Write)동작이 교대로 계속 이루어지는 제1리드/라이트 가능 메모리(Radom Access Mimory; 이하 RAM이라 칭한다.)와 제2램을 포함하여 구성됨을 특징으로 한다.
또한, 상기 각각의 메모리는, 각각 8K 바이트 용량을 가지고, 입력 데이타와 출력 데이타의 속도가 다를 경우, EN신호를 통해 리드 동작과 라이트 동작을 교대로 수행하며, 어드레스 버스와 데이타 버스가 두쌍이 있고, 리드와 라이트를 분리해서 수행할 수 있음으로 하드웨어 구현이 간단한 제1듀얼포트램과 제2듀얼포트램을 포함하여 구성됨을 특징으로 한다.
한편, 상기 어드레스 제어부는 상기 휘도신호 메모리부의 각각의 메모리의 신호 입력단과 접속되어, 리드/라이트 제어신호 및 클럭을 출력하여, 상기 휘도신호 메모리부에 저장된 휘도 데이타를 디스플레이 순서로 출력하도록 제어하는 휘도신호 어드레스 제어기와; 상기 색차신호 메모리부의 각각의 메모리의 신호 입력단과 접속되어, 리드/라이트 제어신호 및 클럭을 출력하여, 상기 색차신호 메모리부에 저장된 색차 데이타를 디스플레이 순서로 출력하도록 제어하는 색차신호 어드레스 제어기를 포함하여 구성됨을 특징으로 한다.
또한, 상기 보간기는, 상기 색차신호 메모리부의 신호 출력단과 접속되어, 압축된 Cbi 신호를 확장시켜 주는 제1선입선출(First-in First-out; 이하 FIFO라 칭한다.)부와; 상기 색차신호 메모리부의 신호 출력단과 접속되어, 압축된 Cri 신호를 확장시켜 주는 제2FIFO부를 포함하여 구성됨을 특징으로 한다.
한편, 상기 디지탈 인터페이스는, 트랜지스터-트랜지스터 논리회로(Transistor-transistor Logic Circuit; 이하 TTL이하 칭한다.)레벨의 휘도 이븐(Even)신호(이하 Ye라 칭한다.)를 입력하여 래치(Latch)시키는 동작을 하는 제1D플립플롭과; TTL레벨의 휘도 오드(Odd)신호(이하 Yo라 칭한다.)를 입력하여 래치시키는 동작을 하는 제2D플립플롭과; TTL레벨의 Cbi를 입력하여 래치시키는 동작을 하는 제3D플립플롭과; TTL레벨의 Cri를 입력하여 래치시키는 동작을 하는 제2D플립플롭과; 상기 제1D플립플롭 및 제2D플립플롭의 신호 출력단과 접속되어, TTL레벨의 휘도 신호를 고속논리회로소자(Emitter Coupled Logic; 이하 ECL이라 칭한다.)레벨로 변환하여 출력하는 제1ECL 먹스와; 상기 제3D플립플롭 및 제4D플립플롭의 신호 출력단과 접속되어, TTL레벨의 색차신호를 ECL레벨로 변환하여 출력하는 제2ECL 먹스와; TTL레벨의 클럭을 ECL레벨의 클럭으로 변환하는 TTL-ECL 변환기를 포함하여 구성됨을 특징으로 한다.
이러한 본 발명 화면 주사선에 따른 비디오 신호의 변환장치는, CRT상에 직접 주사할 수 없는 복호화된 영상 데이타를 주사선 단위로 변환하여 디스플레이 할 수 있도록 하였으며, 특히, 화소를 4개씩 한번에 병렬 처리함으로써, 하드웨어 설계를 간단히 할 수 있어, 하드웨어 구현이 용이한 효과를 거둘 수 있다.
제1도는 HDTV의 프레임 구조를 나타낸 도면.
제2도는 본 발명의 메모리부에서 데이타를 리드/라이트 하는 순서를 나타낸 도면.
제3도는 본 발명의 구성을 나타낸 블럭도.
제4도는 제3도에서 휘도신호 메모리부의 구성을 나타낸 블럭도.
제5도는 제3도에서 색차신호 메모리부의 구성을 나타낸 블럭도.
제6도는 제3도에서 어드레스 제어부의 구성을 나타낸 블럭도.
제7도는 제5도, 제6도에서 각각의 메모리의 구성을 나타낸 블럭도.
제8도는 제5도, 제6에서 각각의 메모리의 또다른 일실시예를 나타낸 블럭도.
제9도는 제3도에서 보간기의 구성을 나타낸 블럭도.
제10도는 제3도에서 디지탈 인터페이스의 구성을 나타낸 블럭도.
* 도면의 주요부분에 대한 부호의 설명
100 : 휘도신호 메모리부 110 : 제1메모리부
111 : 제1램 112 : 제2램
113 : 제1도얼포트램 114 : 제2듀얼포트램
200 : 색차신호 메모리부 210 : 제2메모리부
300 : 어드레스 제어부 310 : 휘도신호 어드레스 제어기
320 : 색차신호 어드레스 제어기 400 : 먹스부
500 : 보간기 510 : 제1FIFO부
520 : 제2FIFO부 600 : 디지탈 인터페이스부
610 : 제1D플립플롭 620 : 제2D플립플롭
630 : 제3D플립플롭 640 : 제4D플립플롭
650 : 제1ECL 먹스 660 : 제2ECL 먹스
670 : TTL-ECL 변환기
이하, 본 발명 화면 주사선에 따른 비디오 신호의 변환장치의 기술적 사상에 따른 일 실시예를 들어 그 구성 및 동작을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
[실시예]
본 발명은 제3도, 제4도, 제5도, 제6도, 제7도, 제8도, 제9도, 제10도에서 도시한 바와 같이, 먼저, 상기 어드레스 제어부(300)내의 휘도신호 어드레스 제어기(310)의 신호 출력단을 휘도신호 메모리부(100)내에 장착된 4개의 제1메모리부(110)의 신호 입력단에 접속하고, 상기 어드레스 제어부(300)내의 색차신호 어드레스 제어기(320)의 신호 출력단을 상기 색차신호 메모리부(200)내에 장착된 2개의 제2메모리부(210)의 신호 입력단에 접속하며, 상기 4개의 제1메모리부(110)의 신호 출력단을 상기 먹스부(400)의 신호 입력단에 병렬로 접속하고, 상기 2개의 제2메모리부(210)의 신호 출력단을 상기 보간기(500)내의 제1FIFO부(510) 및 제2FIFO부(520)의 신호 입력단에 접속하며, 상기 먹스부(400)의 신호 출력단을 상기 디지탈 인터페이스부(600)내의 제1D플립플롭(610) 및 제2D플립플롭(620)의 신호 입력단에 접속하고, 상기 보간기(500)내의 제1FIFO부(510)의 신호 출력단을 상기 디지탈 인터페이스부(600)내의 제3D플립플롭(630)의 신호 입력단에 접속하며, 상기 보간기(500)내의 제2FIFO부(520)의 신호 출력단을 상기 디지탈 인터페이스부(600)내의 제4D플립플롭(640)의 신호 입력단에 접속하고, 상기 디지탈 인터페이스부(600)내의 제1D플립플롭(610) 및 제2D 플립플롭(620)의 신호 출력단을 제1ECL 먹스(650)의 신호 입력단에 접속하며, 상기 디지탈 인터페이스부(600)내의 제3D플립플롭(630) 및 제4D플립플롭(640)의 신호 출력단을 제2ECL 먹스(660)의 신호 입력단에 접속하고, 상기 TTL-ECL 변환기(670)의 신호 입력단에는 클럭이 인가되며, 상기 각각의 메모리부는 제1램(111) 및 제2램(112)을 병렬로 접속하여 본 실시예를 구성한다.
또한, 상기 각각의 제1메모리부(110)와 제2메모리부(210)를 제1듀얼포트램(113) 및 제2듀얼포트램(114)으로 병렬 접속하여 또다른 실시예를 구성한다.
상기와 같이 구성된 화면 주사선에 따른 비디오 신호의 변환장치의 동작과정을 제1도, 제2도를 참조하여 설명하면 다음과 같다.
먼저, 휘도 및 색차 신호를 갖는 영상 데이타는 제1(a)도와 같이 매크로 블록단위로 부호화/복호화 되고, 상기 어드레스 제어부(300)내의 휘도신호 어드레스 제어기(310) 및 색차신호 어드레스 제어기(320)에서 출력된 라이트 신호에 의해 제1(a)도와 같이 저장되고, 색차 신호 역시, 색차신호 메모리부(200)에 제1(b)도와 같이 저장된다.
즉, 상기 어드레스 제어부(300)내의 휘도신호 어드레스 제어기(310) 및 색차신호 어드레스 제어기(320)에서 출력된 라이트 신호는 EN 신호가 1일 경우이며, 이때에 휘도신호 메모리부(100)의 제1램(111) 및 색차신호 메모리부(200)내의 제1듀얼포트램(113)이 라이트 동작을 수행하고, 휘도신호 메모리부(100)의 제2램(112)과 색차신호 메모리부(200)내의 제2듀얼포트램(114)은 리드 동작을 수행한다.
한편, 반대로 EN신호가 0일 경우는, 상기 제1램(111)과 제1듀얼포트램(113)은 리드 동작을, 제2램(112)과 제2듀얼포트램(114)은 라이트 동작을 수행함으로 저장한다.
예를 들면, 휘도 신호 Ya, Yb, Yc, Yd는 상기 휘도신호 메모리부(100)내의 각각 4개의 제1메모리부(110)에 병렬로 저장되고, 색차 신호 Cbi, Cri는 상기 색차신호 메모리부(200)내의 두개의 제2메모리부(210)에 병렬로 저장된다.
상기에서 메모리부에 휘도 신호가 저장되는 순서는 블럭(Block; 이하 B라 칭한다.)1→B2→B3→B4의 순이고, 제1(b)도와 같이 16개의 워드(Word; 이하 W라 칭한다.)로 구성된 각 B는 W1→W2→W3→………→W15→W16의 순서로 메모리에 저장되며, 제1(d)도와 같이 하나의 W는 4개의 화소(Pixel; 이하 P라 칭한다.)로 구성된다.
또한, 제1(d)도에서 도시한 휘도 신호 블럭의 하나의 워드가 휘도신호 메모리부(100)에 저장되는 시간동안 색차 신호는 하나의 화소가 색차신호 메모리부(200)에 저장되고, 색차 신호의 블록은 제1(e)도와 같이 구성된다.
상기에서 메모리부에 휘도 및 색차 신호가 라이트 되는 과정은 제2(a)도와 같이 하나의 블럭이 라이트된 후 다른 블럭이 라이트 된다.
한편, EN 신호의 제어에 의해 EN 신호가 인가되지 않을 경우, 즉, 리드동작 수행 명령일 경우, 상기 어드레스 제어부(300)내의 휘도신호 어드레스 제어기(310)는 리드 제어 신호를 출력하여, 각각의 메모리내에 장착된 제1램(111) 및 제2램(112) 또는, 제1듀얼포트램(113) 및 제2듀얼포트램(114)이 리드 동작을 수행하도록 함으로써, 제2(b)도와 같은 순서로 휘도신호 메모리부(100)에 저장된 휘도 데이타를 상기 먹스부(400)로 리드하고, 상기 먹스부(400)를 이용하여 4바이트의 휘도 신호를 모니터에 디스플레이 할 수 있는 신호인 기수번째 휘도 신호(Yo)와 우수번째 휘도 신호(Ye)의 2 바이트 신호로 변환한다.
또한, EN 신호의 제어에 의해 EN 신호가 인가되면, 즉, 리드동작 수행 명령일 경우, 상기 어드레스 제어부(300)내의 색차신호 어드레스 제어기(320)는 리드 제어 신호를 출력하여, 각각의 메모리내에 장착된 제1램(111) 및 제2램(112) 또는, 제1듀얼포트램(113) 및 제2듀얼포트램(114)이 리드 동작을 수행하도록 함으로써, 제2(b)도와 같은 순서로 색차신호 메모리부(200)에 저장된 색차 데이타를 상기 보간기(500)로 리드 한다.
한편, 상기에서 보간기(500)는 WEN 신호의 제어에 의해, Cbi 신호는 제1FIFO부(510), Cri 신호는 제2FIFO부(520)에 저장하고, 상기에서 REN 신호의 제어에 의해, 각 FIFO부에 저장된 색차 데이타를 리드하여, 압축된 색차 데이타를 원래 상태로 확장시켜 주며, 수직 방향 성분을 보간한다.
또한, 상기 먹스부(400)에서 출력된 2 바이트 Yo, Ye와 상기 보간기(500)에서 출력된 Cbi, Cri를 상기 디지탈 인터페이스브(600)에서 입력하여, Ye는 제1D플립플롭(610), Yo는 제2D플립플롭(620)에 저장하여 래치동작을 수행하고, 상기 디지탈 인터페이스부(600)내의 제1ECL 먹스(650)는 TTL 레벨의 Ye 신호와 Yo 신호를 ECL 레벨로 변환한다.
한편, 상기에서 Cbi는 제3D플립플롭(630), Cri는 제4D플립플롭(640)에 저장하여 래치동작을 수행하고, 상기 디지탈 인터페이스부(600)내의 제2ECL 먹스(660)는 TTL 레벨의 Cbi 신호와 Cri 신호를 ECL 레벨로 변환하며, ECL 레벨로 변환된 휘도 및 색차 신호는 주사선 순서로 변환되고, 최종적으로 SMPTE-260M 접속 규격으로 변환하여 출력한다.
또한, 상기 디지탈 인터페이스부(600)내의 TTL-ECL 변환기(670)는 TTL 레벨의 클럭을 ECL 레벨의 클럭으로 변환하여 출력하는 동작을 수행한다.
이상에서 살펴본 바와 같이 본 발명 화면 주사선에 따른 비디오 신호의 변환장치는, CRT상에 직접 주사할 수 없는 복호화된 영상 데이타를 주사선 단위로 변환하여 디스플레이 할 수 있도록 하였으며, 특히, 화소를 4개씩 한번에 병렬 처리함으로써, 하드웨어 설계를 간단히 할 수 있어, 하드웨어 구현이 용이한 효과를 거둘 수 있다.

Claims (7)

  1. 움직임 보상된 디지탈 휘도 신호를 저장하는 휘도신호 메모리부와; 움직임 보상된 디지탈 색차 신호를 저장하는 색차신호 메모리부와; 상기 휘도신호 메모리부 및 색차신호 메모리부의 신호 입력단에 접속되어, 상기 휘도신호 메모리부와 색차신호 메모리부를 제어하는 어드레스 제어부와; 상기 휘도신호 메모리부의 신호 출력단에 접속되어 상기 휘도신호 메모리부에서 출력되는 4 바이트의 휘도 데이타를 2 바이트로 변환하여 출력하는 먹스부와; 상기 색차신호 메모리부의 신호 출력단에 접속되어 있는 보간기와; 상기 먹스부 및 보간기의 신호 출력단에 접속되어, 휘도/색차 신호를 인터페이스하는 디지탈 인터페이스부를 포함하여 구성됨을 특징으로 하는 화면 주사선에 따른 비디오 신호의 변환장치.
  2. 제1항에 있어서, 상기 휘도신호 메모리부는, 데이타 손실을 방지하고, 연속적인 데이타 처리를 위해 각각 16K 바이트 용량을 가지며, Ya, Yb, Yc, Yd를 병렬처리하여 저장하는 다수개의 제1메모리부를 포함하여 구성됨을 특징으로 하는 화면 주사선에 따른 비디오 신호의 변환장치.
  3. 제2항에 있어서, 상기 각각의 메모리는, 데이타 처리과정에서 각각 8K 바이트의 용량을 가지며, EN 신호에 의해 리드동작과 라이트동작이 교대로 계속 이루어지는 제1RAM과 제2램을 포함하여 구성됨을 특성으로 하는 화면 주사선에 따른 비디오 신호의 변환장치.
  4. 제2항에 있어서, 상기 각각의 메모리는, 각각 8K 바이트 용량을 가지고, 입력 데이타와 출력 데이타의 속도가 다를 경우, EN신호를 통해 리드 동작과 라이트 동작을 교대로 수행하며, 어드레스 버스와 데이타 버스가 두쌍이 있고, 리드와 라이트를 분리해서 수행할 수 있음으로 하드에어 구현이 간단한 제1듀얼포트램과 제2듀얼포트램을 포함하여 구성됨을 특징으로 하는 화면 주사선에 따른 비디오 신호의 변환장치.
  5. 제1항 있어서, 상기 어드레스 제어부는 상기 휘도신호 메모리부의 각각의 메모리의 신호 입력단과 접속되어, 리드/라이트 제어신호 및 클럭을 출력하여, 상기 휘도신호 메모리부에 저장된 휘도 데이타를 디스플레이 순서로 출력하도록 제어하는 휘도신호 어드레스 제어기와; 상기 색차신호 메모리부의 각각의 메모리의 신호 입력단과 접속되어, 리드/라이트 제어신호 및 클럭을 출력하여, 상기 색차 신호 메모리부에 저장된 색차 데이타를 디스플레이 순서로 출력하도록 제어하는 색차신호 어드레스 제어기를 포함하여 구성됨을 특징으로 하는 화면 주사선에 따른 비디오 신호의 변환장치.
  6. 제1항 있어서, 상기 보간기는, 상기 색차신호 메모리부의 신호 출력단과 접속되어 입력 클럭과 출력 클럭이 다를 경우, 압축된 Cbi 신호를 확장시켜 주는 제1FIFO부와; 상기 색차신호 메모리부의 신호 출력단과 접속되어 입력 클럭과 출력 클럭이 다를 경우, 압축된 Cri 신호를 확장시켜 주는 제2FIFO부를 포함하여 구성됨을 특징으로 하는 화면 주사선에 따른 비디오 신호의 변환장치.
  7. 제1항 있어서, 상기 디지탈 인터페이스는, TTL 레벨의 Ye 신호를 입력하여 래치시키는 동작을 하는 제1D플립플롭과; TTL레벨의 Yo 신호를 입력하여 래치 시키는 동작을 하는 제2D플립플롭과; TTL레벨의 Cbi를 입려하여 래치시키는 동작을 하는 제 3 D플립플롭과; TTL레벨의 Cri를 입력하여 래치시키는 동작을 하는 제2D플립플롭과; 상기 제1D플립플롭 및 제2D플립플롭의 신호 출력단과 접속되어, TTL레벨의 휘도 신호를 ECL 레벨로 변환하여 출력하는 제1ECL 먹스와; 상기 제 3 D플립플롭 및 제 4 D플릭플롭의 신호 출력단과 접속되어, TTL레벨의 색차신호를 ECL레벨로 변환하여 출력하는 제2ECL 먹스와; TTL레벨의 클럭을 ECL레벨의 클럭으로 변환하는 TTL-ECL 변환기를 포함하여 구성됨을 특징으로 하는 화면 주사선에 따른 비디오 신호의 변환장치.
KR1019970018093A 1997-05-10 1997-05-10 화면 주사선에 따른 비디오 신호의 변환장치 KR100237353B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970018093A KR100237353B1 (ko) 1997-05-10 1997-05-10 화면 주사선에 따른 비디오 신호의 변환장치
US09/006,285 US6128343A (en) 1997-05-10 1998-01-13 Apparatus and method for converting video signal in scanning line order

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018093A KR100237353B1 (ko) 1997-05-10 1997-05-10 화면 주사선에 따른 비디오 신호의 변환장치

Publications (2)

Publication Number Publication Date
KR19980082976A KR19980082976A (ko) 1998-12-05
KR100237353B1 true KR100237353B1 (ko) 2000-01-15

Family

ID=19505462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018093A KR100237353B1 (ko) 1997-05-10 1997-05-10 화면 주사선에 따른 비디오 신호의 변환장치

Country Status (2)

Country Link
US (1) US6128343A (ko)
KR (1) KR100237353B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170469B2 (en) * 2003-07-18 2007-01-30 Realtek Semiconductor Corp. Method and apparatus for image frame synchronization
CN104298483A (zh) * 2014-10-16 2015-01-21 合肥联宝信息技术有限公司 一种一体式计算机视频显示方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0159109B1 (ko) * 1991-09-19 1999-01-15 강진구 화상신호의 종횡비 및 주사선 수 변환장치
US5623308A (en) * 1995-07-07 1997-04-22 Lucent Technologies Inc. Multiple resolution, multi-stream video system using a single standard coder
US5835636A (en) * 1996-05-28 1998-11-10 Lsi Logic Corporation Method and apparatus for reducing the memory required for decoding bidirectionally predictive-coded frames during pull-down
US5999220A (en) * 1997-04-07 1999-12-07 Washino; Kinya Multi-format audio/video production system with frame-rate conversion

Also Published As

Publication number Publication date
KR19980082976A (ko) 1998-12-05
US6128343A (en) 2000-10-03

Similar Documents

Publication Publication Date Title
US5559954A (en) Method & apparatus for displaying pixels from a multi-format frame buffer
JP3484298B2 (ja) ビデオ拡大装置
US5680178A (en) Video multiplexing system for superimposition of scalable video data streams upon a background video data stream
CA2068001C (en) High definition multimedia display
US5859651A (en) Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing
JP2892930B2 (ja) 表示モニタ上に図形メモリとビデオメモリからの情報を表示するシステムと方法
US5929870A (en) Video multiplexing system for superimposition of scalable video data streams upon a background video data stream
JPH03120981A (ja) 高分解能表示システム
CA2064070A1 (en) Enhanced digital video engine
US5258750A (en) Color synchronizer and windowing system for use in a video/graphics system
KR100281499B1 (ko) 쌍일차필터,비디오영상리사이징방법및컴퓨터시스템
JPS63282790A (ja) 表示制御装置
US5585864A (en) Apparatus for effecting high speed transfer of video data into a video memory using direct memory access
US5880741A (en) Method and apparatus for transferring video data using mask data
US5475437A (en) Double scan circuit for inserting a new scan line between adjacent scan lines of a television
JPH02500710A (ja) データ処理システムの制御のもとで映像信号の像処理を行なう装置及び方法
US5444497A (en) Apparatus and method of transferring video data of a moving picture
GB2293938A (en) Two dimensional spatial interpolator for digital video format converter
KR100237353B1 (ko) 화면 주사선에 따른 비디오 신호의 변환장치
US6327005B1 (en) Display device and method in digital TV
JPS6221380A (ja) 二画面テレビ受信機
JPH07302073A (ja) 映像データ転送装置およびコンピュータシステム
KR0170803B1 (ko) 디지탈 영상포멧 변환장치
KR100206265B1 (ko) 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식
Jordan et al. Thing-A-Ma-Flipper (TAMF)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee