JP2002297442A - グラフィック・パターン処理システム - Google Patents
グラフィック・パターン処理システムInfo
- Publication number
- JP2002297442A JP2002297442A JP2002035021A JP2002035021A JP2002297442A JP 2002297442 A JP2002297442 A JP 2002297442A JP 2002035021 A JP2002035021 A JP 2002035021A JP 2002035021 A JP2002035021 A JP 2002035021A JP 2002297442 A JP2002297442 A JP 2002297442A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- pixel
- integrated circuit
- data set
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/02—Colour television systems with bandwidth reduction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 ピクセルを含む画像のデータ・セットを処理
する集積回路、および特にメモリへのアクセス時間を短
縮して、通過帯域のクラッタを減少できる関連する方法
を提案すること。 【解決手段】 本発明は、ピクセルを含むグラフィック
・パターンを処理する集積回路と方法とに関する。回路
（ＣＨ）はビデオ出力コプロセッサ内に集積化されてい
る。集積回路は、一方では、パターンを保存することを
目的とするＲＡＭ（ランダム・アクセス・メモリ）を備
え、また他方では、選択されたパターンからピクセル当
りのビット数を示す関数としてピクセルを抽出し、それ
らの抽出されたピクセルを符号化手段（ＣＭ）に供給す
ることを目的とする抽出手段（ＰＥ）を備える。次に、
ピクセルは符号化手段（ＣＭ）によりカラー特性を決定
されて、ビデオ・スクリーンに表示される。回路は外部
メモリ（ＳＤＲＡＭ）の使用を必要とせず、これにより
ビデオ・バスの通過帯域のクラッタ（不要反射像）の発
生を回避する。
する集積回路、および特にメモリへのアクセス時間を短
縮して、通過帯域のクラッタを減少できる関連する方法
を提案すること。 【解決手段】 本発明は、ピクセルを含むグラフィック
・パターンを処理する集積回路と方法とに関する。回路
（ＣＨ）はビデオ出力コプロセッサ内に集積化されてい
る。集積回路は、一方では、パターンを保存することを
目的とするＲＡＭ（ランダム・アクセス・メモリ）を備
え、また他方では、選択されたパターンからピクセル当
りのビット数を示す関数としてピクセルを抽出し、それ
らの抽出されたピクセルを符号化手段（ＣＭ）に供給す
ることを目的とする抽出手段（ＰＥ）を備える。次に、
ピクセルは符号化手段（ＣＭ）によりカラー特性を決定
されて、ビデオ・スクリーンに表示される。回路は外部
メモリ（ＳＤＲＡＭ）の使用を必要とせず、これにより
ビデオ・バスの通過帯域のクラッタ（不要反射像）の発
生を回避する。
Description
【０００１】
【発明の属する技術分野】本発明は、ピクセルを含むデ
ータ・セットを処理する集積回路に関する。本発明はま
た、前記集積回路に適応する、データ・セットを処理す
る方法に関する。本発明は特に、ディジタル・テレビジ
ョンの分野に適用可能である。
ータ・セットを処理する集積回路に関する。本発明はま
た、前記集積回路に適応する、データ・セットを処理す
る方法に関する。本発明は特に、ディジタル・テレビジ
ョンの分野に適用可能である。
【０００２】
【従来の技術】米国特許第５，８８３，６７０号では、
ビデオ・プロセッサで画像を処理する集積回路を記載し
ている。回路はコンピュータに接続されている。揮発性
メモリ、例えば、数メガバイトのオーダーのＳＤＲＡＭ
がこのコンピュータに組合わされている。回路は画像復
号化手段を備える。ビデオ・チャネルを経由して到達す
る画像シーケンスは、画像が復号化されると同時に、メ
モリに保存され、処理される。回路にはＰＧタイプの標
準バスを使用して、メモリにアクセスする。
ビデオ・プロセッサで画像を処理する集積回路を記載し
ている。回路はコンピュータに接続されている。揮発性
メモリ、例えば、数メガバイトのオーダーのＳＤＲＡＭ
がこのコンピュータに組合わされている。回路は画像復
号化手段を備える。ビデオ・チャネルを経由して到達す
る画像シーケンスは、画像が復号化されると同時に、メ
モリに保存され、処理される。回路にはＰＧタイプの標
準バスを使用して、メモリにアクセスする。
【０００３】ディジタル・テレビジョンの上記分野で
は、グラフィック・パターン（アイコン、文字等）のよ
うなデータ・セットが多く使用され、画像上に重ね合わ
される。例えば、文字は、映画フィルムの、外国語への
スクリーン表示翻訳において使用される。このようなパ
ターンを持つ画像を処理するため、以下のステップが実
行される。
は、グラフィック・パターン（アイコン、文字等）のよ
うなデータ・セットが多く使用され、画像上に重ね合わ
される。例えば、文字は、映画フィルムの、外国語への
スクリーン表示翻訳において使用される。このようなパ
ターンを持つ画像を処理するため、以下のステップが実
行される。
【０００４】−ビデオ・チャネルとＳＤＲＡＭ内のパタ
ーンとからの復号化された画像シーケンスを保存する。 −画像シーケンスを処理する。 −ＳＤＲＡＭ揮発性メモリ内の画像シーケンスを読み出
す。 −画像シーケンスを復号化する。 −このように復号化された画像シーケンスを、ＳＤＲＡ
Ｍメモリに書き込む。 −画像シーケンスを読み出し、符号化された画像に特有
のエラーを、専用のコプロセッサにより修正するステッ
プを実行する（修正は一般に後処理（ポスト・プロセシ
ング）と呼ばれる）。 −改良された画像をＳＤＲＡＭに再書き込みする。 −パターンの処理。 −ＳＤＲＡＭ揮発性メモリ内のパターンを読み出す。 −専用のグラフィック・コプロセッサによりパターンを
処理する。 −パターンをＳＤＲＡＭに再書き込みする。 −ビデオ・プロセッサにより、このように処理された画
像とパターンのシーケンスを読み出す。 −前記プロセッサにより、前記シーケンスと前記パター
ンを用いて表示される画像を合成する。 −ビデオ出力コプロセッサにより、合成された画像を表
示する。
ーンとからの復号化された画像シーケンスを保存する。 −画像シーケンスを処理する。 −ＳＤＲＡＭ揮発性メモリ内の画像シーケンスを読み出
す。 −画像シーケンスを復号化する。 −このように復号化された画像シーケンスを、ＳＤＲＡ
Ｍメモリに書き込む。 −画像シーケンスを読み出し、符号化された画像に特有
のエラーを、専用のコプロセッサにより修正するステッ
プを実行する（修正は一般に後処理（ポスト・プロセシ
ング）と呼ばれる）。 −改良された画像をＳＤＲＡＭに再書き込みする。 −パターンの処理。 −ＳＤＲＡＭ揮発性メモリ内のパターンを読み出す。 −専用のグラフィック・コプロセッサによりパターンを
処理する。 −パターンをＳＤＲＡＭに再書き込みする。 −ビデオ・プロセッサにより、このように処理された画
像とパターンのシーケンスを読み出す。 −前記プロセッサにより、前記シーケンスと前記パター
ンを用いて表示される画像を合成する。 −ビデオ出力コプロセッサにより、合成された画像を表
示する。
【０００５】画像の復号化シーケンスは、ＡＴＳＣ（Ａ
ｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａ
ｒｄ Ｃｏｍｍｉｔｔｅｅ）標準の一つの可能性に準拠
すれば、通常解像度では１秒間に２０メガバイト（１バ
イトは８ビットで構成される）、高解像度では１２４メ
ガバイトを占有する。したがって、以後に述べる画像シ
ーケンスを生成するためには、異なるパターンの処理を
計算に入れなくても、通常解像度の画像には１００メガ
バイト／秒＝（２＋２＋１）＊２０より広い通過帯域、
高解像度の画像には６２０メガバイト／秒＝（２＋２＋
１）＊１２４より広い通過帯域が必要になる（復号化お
よび改良に対しては２つの読出し動作と２つの書き込み
動作、合成に対しては１つの読出し動作）。前述のシス
テムをパターンを持つ画像の処理に使用する場合、ＳＤ
ＲＡＭメモリへのアクセスに長時間を要し、データ・バ
スのレベルを過負荷にし、それにより通過帯域の著しい
クラッタ（不要反射像）を引き起こすリスクが発生す
る。
ｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａ
ｒｄ Ｃｏｍｍｉｔｔｅｅ）標準の一つの可能性に準拠
すれば、通常解像度では１秒間に２０メガバイト（１バ
イトは８ビットで構成される）、高解像度では１２４メ
ガバイトを占有する。したがって、以後に述べる画像シ
ーケンスを生成するためには、異なるパターンの処理を
計算に入れなくても、通常解像度の画像には１００メガ
バイト／秒＝（２＋２＋１）＊２０より広い通過帯域、
高解像度の画像には６２０メガバイト／秒＝（２＋２＋
１）＊１２４より広い通過帯域が必要になる（復号化お
よび改良に対しては２つの読出し動作と２つの書き込み
動作、合成に対しては１つの読出し動作）。前述のシス
テムをパターンを持つ画像の処理に使用する場合、ＳＤ
ＲＡＭメモリへのアクセスに長時間を要し、データ・バ
スのレベルを過負荷にし、それにより通過帯域の著しい
クラッタ（不要反射像）を引き起こすリスクが発生す
る。
【０００６】
【発明が解決しようとする課題】本発明の目的により解
決すべき技術的問題は、ピクセルを含む画像のデータ・
セットを処理する集積回路、および特にメモリへのアク
セス時間を短縮して、通過帯域のクラッタを減少できる
関連する方法を提案することである。
決すべき技術的問題は、ピクセルを含む画像のデータ・
セットを処理する集積回路、および特にメモリへのアク
セス時間を短縮して、通過帯域のクラッタを減少できる
関連する方法を提案することである。
【０００７】
【課題を解決するための手段】本発明の第１目的によれ
ば、提起される技術問題の解決方法は、集積回路が以下
を備えることを特徴とする。
ば、提起される技術問題の解決方法は、集積回路が以下
を備えることを特徴とする。
【０００８】−１つのタイプのセットから別のタイプに
変化するサイズを有する複数のピクセルを含む、少なく
とも１つのデータ・セットを保存するのに適合する唯一
のメモリと、 −データ・セットのタイプの表示を与えるのに適合す
る、ピクセルを制御する手段と、 −前記の表示の関数として、前記メモリの出力において
前記データ・セットの少なくとも１つのピクセルを抽出
し、さらに前記少なくとも１つのピクセルを符号化手段
に送出する、前記データ・セットの選択と読出しに適す
るピクセルを抽出する手段と、を備えることを特徴とす
る。
変化するサイズを有する複数のピクセルを含む、少なく
とも１つのデータ・セットを保存するのに適合する唯一
のメモリと、 −データ・セットのタイプの表示を与えるのに適合す
る、ピクセルを制御する手段と、 −前記の表示の関数として、前記メモリの出力において
前記データ・セットの少なくとも１つのピクセルを抽出
し、さらに前記少なくとも１つのピクセルを符号化手段
に送出する、前記データ・セットの選択と読出しに適す
るピクセルを抽出する手段と、を備えることを特徴とす
る。
【０００９】本発明の第２目的によれば、この解決方法
において、データ・セットを処理する方法が以下のステ
ップを含むことを特徴とする。
において、データ・セットを処理する方法が以下のステ
ップを含むことを特徴とする。
【００１０】−１つのタイプのセットから別のタイプに
変化するサイズを有する複数のピクセルを含む、少なく
とも１つのデータ・セットを唯一のメモリ内に保存し、 −データ・セットのタイプの表示を与え、 −前記データ・セットの選択および読出をし、 −前記の表示の関数として、前記メモリの出力において
前記データ・セットの少なくとも１つのピクセルを抽出
し、 −前記少なくとも１つのピクセルを符号化手段に送出す
る、ステップを含むことを特徴とする。
変化するサイズを有する複数のピクセルを含む、少なく
とも１つのデータ・セットを唯一のメモリ内に保存し、 −データ・セットのタイプの表示を与え、 −前記データ・セットの選択および読出をし、 −前記の表示の関数として、前記メモリの出力において
前記データ・セットの少なくとも１つのピクセルを抽出
し、 −前記少なくとも１つのピクセルを符号化手段に送出す
る、ステップを含むことを特徴とする。
【００１１】以後に詳細を記載するように、前記データ
・セットは、ピクセルを制御して抽出し、符号化する手
段と、外部メモリを使用せずに、集積回路のメモリのデ
ータ・セットの読出し動作を実行することにより、リア
ル・タイムで処理される。これによりメモリへのアクセ
スは減少し、したがって通過帯域はクラッタが減少す
る。
・セットは、ピクセルを制御して抽出し、符号化する手
段と、外部メモリを使用せずに、集積回路のメモリのデ
ータ・セットの読出し動作を実行することにより、リア
ル・タイムで処理される。これによりメモリへのアクセ
スは減少し、したがって通過帯域はクラッタが減少す
る。
【００１２】本発明のこれらおよびその他の態様は、以
後に記載される実施形態による非限定的例により、明ら
かになり、また解明されるであろう。
後に記載される実施形態による非限定的例により、明ら
かになり、また解明されるであろう。
【００１３】
【発明の実施の形態】本発明の本文の説明は、テレビジ
ョン分野に使用される回路の例に関する。図１は集積回
路ＣＨの構造図を示す。この例では、集積回路ＣＨは、
特に、表示スクリーン、クロックＣＬＫおよびビデオ出
力プロセッサ（図示なし）を備えるテレビジョン・シス
テムに含まれている。好ましくは、この回路はビデオ出
力コプロセッサ内に含まれる。集積回路ＣＨはピクセル
を制御するための（例えば従来の制御手段）手段ＣＮＴ
ＲＬと、唯一のメモリＲＡＭと、ピクセルを抽出するた
めの手段ＰＥと、符号化手段ＣＭと、画像合成手段ＣＯ
とを備える。集積回路ＣＨはまた、ピクセルを切換える
ための手段Ｘ−ＢＡＲと、ピクセルの待ち行列手段ＬＦ
ＩＦＯとを備える。ピクセルは、好ましくはグラフィッ
ク・パターンであるデータ・セット内に含まれる。グラ
フィック・パターンは特定数のピクセルを含み、各ピク
セルは所定の数のビットを備える。パターンにはいくつ
かのタイプがある。パターンのタイプにより、ビット数
はピクセルに対し変化している。言いかえると、ピクセ
ルは可変ビット数で符号化できる。したがって、文字パ
ターンでは、各ピクセルは１ビットを備えることがで
き、一方、アイコン・パターンでは、各ピクセルは一般
に２、４、８、または１６ビットを備えることができ
る。
ョン分野に使用される回路の例に関する。図１は集積回
路ＣＨの構造図を示す。この例では、集積回路ＣＨは、
特に、表示スクリーン、クロックＣＬＫおよびビデオ出
力プロセッサ（図示なし）を備えるテレビジョン・シス
テムに含まれている。好ましくは、この回路はビデオ出
力コプロセッサ内に含まれる。集積回路ＣＨはピクセル
を制御するための（例えば従来の制御手段）手段ＣＮＴ
ＲＬと、唯一のメモリＲＡＭと、ピクセルを抽出するた
めの手段ＰＥと、符号化手段ＣＭと、画像合成手段ＣＯ
とを備える。集積回路ＣＨはまた、ピクセルを切換える
ための手段Ｘ−ＢＡＲと、ピクセルの待ち行列手段ＬＦ
ＩＦＯとを備える。ピクセルは、好ましくはグラフィッ
ク・パターンであるデータ・セット内に含まれる。グラ
フィック・パターンは特定数のピクセルを含み、各ピク
セルは所定の数のビットを備える。パターンにはいくつ
かのタイプがある。パターンのタイプにより、ビット数
はピクセルに対し変化している。言いかえると、ピクセ
ルは可変ビット数で符号化できる。したがって、文字パ
ターンでは、各ピクセルは１ビットを備えることがで
き、一方、アイコン・パターンでは、各ピクセルは一般
に２、４、８、または１６ビットを備えることができ
る。
【００１４】テレビジョン・システムが初期設定される
とき、集積回路ＣＨに対する外部メモリ、例えばＥＥＰ
ＲＯＭ再書込み可能不揮発性メモリ（図示なし）に格納
されたグラフィック・パターンが、上記回路の揮発性メ
モリＲＡＭに転送される。このような外部メモリ内の格
納パターンにより、上記テレビジョン・システムのプロ
バイダまたはユーザの必要性に応じて、可変パターンを
用いて外部メモリを再プログラムできる。１つのタイプ
のセットから別のタイプに変化するサイズを有する複数
のピクセルを含む少なくとも１つのパターンを、このよ
うに転送して、揮発性メモリＲＡＭに保存できる。
とき、集積回路ＣＨに対する外部メモリ、例えばＥＥＰ
ＲＯＭ再書込み可能不揮発性メモリ（図示なし）に格納
されたグラフィック・パターンが、上記回路の揮発性メ
モリＲＡＭに転送される。このような外部メモリ内の格
納パターンにより、上記テレビジョン・システムのプロ
バイダまたはユーザの必要性に応じて、可変パターンを
用いて外部メモリを再プログラムできる。１つのタイプ
のセットから別のタイプに変化するサイズを有する複数
のピクセルを含む少なくとも１つのパターンを、このよ
うに転送して、揮発性メモリＲＡＭに保存できる。
【００１５】表示スクリーン上に画像としてパターンを
表示するには、以下のステップを実行する。
表示するには、以下のステップを実行する。
【００１６】第１ステップでは、制御手段ＣＮＴＲＬは
ピクセル抽出手段ＰＥを制御する。この制御の方法は、
処理するパターン数を制御手段に与え、さらにまたピク
セルをメモリから抽出する必要のあるパターンのタイプ
表示と、パターンのピクセル当りのビット数に対応する
パターンのタイプとを与えることにより行われる。上記
制御は、具体的には、メモリＲＡＭに保存された各パタ
ーンのタイプと、パターン当りのピクセル数とを含む参
照テーブル（図示なし）により実行される。異なるサイ
ズのピクセルを生成するため、好ましくは、メモリＲＡ
Ｍは、パターン内に存在するピクセル当りの最大ビット
数（ここでは１６ビット）以上のサイズの出力シーケン
スを含むことに注意すべきである。この場合メモリ・サ
イズは、例えば１５キロバイトである。
ピクセル抽出手段ＰＥを制御する。この制御の方法は、
処理するパターン数を制御手段に与え、さらにまたピク
セルをメモリから抽出する必要のあるパターンのタイプ
表示と、パターンのピクセル当りのビット数に対応する
パターンのタイプとを与えることにより行われる。上記
制御は、具体的には、メモリＲＡＭに保存された各パタ
ーンのタイプと、パターン当りのピクセル数とを含む参
照テーブル（図示なし）により実行される。異なるサイ
ズのピクセルを生成するため、好ましくは、メモリＲＡ
Ｍは、パターン内に存在するピクセル当りの最大ビット
数（ここでは１６ビット）以上のサイズの出力シーケン
スを含むことに注意すべきである。この場合メモリ・サ
イズは、例えば１５キロバイトである。
【００１７】第２ステップでは、ピクセル抽出手段ＰＥ
は、揮発性メモリＲＡＭ内の第１パターンを選択し、上
記パターンを読み出し、メモリＲＡＭの出力シーケンス
のタイプとサイズの上記表示の関数として、メモリの出
力における上記パターンの少なくとも１つのピクセルを
抽出する。続いて、抽出手段ＰＥは、少なくとも１ピク
セルを符号化手段ＣＭに送出する。例えば、各々が８ビ
ットの４つのピクセルを含むアイコン・パターンが存在
する場合、抽出手段ＰＥは、メモリＲＡＭの１６ビット
の出力シーケンスから２つの８ビットのピクセルを抽出
する。このようにして、この手段は２つのピクセルを符
号化手段ＣＭに供給する。
は、揮発性メモリＲＡＭ内の第１パターンを選択し、上
記パターンを読み出し、メモリＲＡＭの出力シーケンス
のタイプとサイズの上記表示の関数として、メモリの出
力における上記パターンの少なくとも１つのピクセルを
抽出する。続いて、抽出手段ＰＥは、少なくとも１ピク
セルを符号化手段ＣＭに送出する。例えば、各々が８ビ
ットの４つのピクセルを含むアイコン・パターンが存在
する場合、抽出手段ＰＥは、メモリＲＡＭの１６ビット
の出力シーケンスから２つの８ビットのピクセルを抽出
する。このようにして、この手段は２つのピクセルを符
号化手段ＣＭに供給する。
【００１８】非限定的実施形態によれば、ピクセル抽出
手段ＰＥは、例えばシフト・レジスタのようなビット・
シフト手段ＳＨＩＦＴと、ピクセルの抽出および送出を
可能にする論理回路とを備える。図２の例によれば、抽
出手段ＰＥは１、２、４、または８ビットのピクセルの
操作を可能にする。これらの手段は１６ビットを受け取
る入力ＩＮと、各々が８ビットを受け取る２つの出力Ｏ
ＵＴＡおよびＯＵＴＢを備える。ピクセルはこれら２つ
の出力の１つに送出される。前に説明したように、制御
手段ＣＮＴＲＬは抽出手段ＰＥに対してタイプの表示を
供給する。この表示は以下のように、２ビットＳＰ０と
ＳＰ１で符号化されている。
手段ＰＥは、例えばシフト・レジスタのようなビット・
シフト手段ＳＨＩＦＴと、ピクセルの抽出および送出を
可能にする論理回路とを備える。図２の例によれば、抽
出手段ＰＥは１、２、４、または８ビットのピクセルの
操作を可能にする。これらの手段は１６ビットを受け取
る入力ＩＮと、各々が８ビットを受け取る２つの出力Ｏ
ＵＴＡおよびＯＵＴＢを備える。ピクセルはこれら２つ
の出力の１つに送出される。前に説明したように、制御
手段ＣＮＴＲＬは抽出手段ＰＥに対してタイプの表示を
供給する。この表示は以下のように、２ビットＳＰ０と
ＳＰ１で符号化されている。
【００１９】１ビットで符号化されたピクセルに対して
は、ＳＰ０＝０、ＳＰ１＝０ ２ビットで符号化されたピクセルに対しては、ＳＰ０＝
０、ＳＰ１＝１ ４ビットで符号化されたピクセルに対しては、ＳＰ０＝
１、ＳＰ１＝０ ８ビットで符号化されたピクセルに対しては、ＳＰ０＝
１、ＳＰ１＝１ また制御手段ＣＮＴＲＬは、タイプの表示に従って、シ
フト・ビットＳＨにより、入力ビット上で実行すべきシ
フトを指定して、入力ビットを、抽出手段ＰＥの２つの
出力ＯＵＴＡとＯＵＴＢに対し切り換え、その結果適正
な符号化手段ＣＭに対し切り換える。シフト手段ＳＨＩ
ＦＴは揮発性メモリＲＡＭ内の異なるビット読出しを受
け取り、それらをシフト・ビットＳＨの関数としてシフ
トする。最大１６ビットＩ０〜Ｉ１５を、シフト手段Ｓ
ＨＩＦＴの出力に提供できる。
は、ＳＰ０＝０、ＳＰ１＝０ ２ビットで符号化されたピクセルに対しては、ＳＰ０＝
０、ＳＰ１＝１ ４ビットで符号化されたピクセルに対しては、ＳＰ０＝
１、ＳＰ１＝０ ８ビットで符号化されたピクセルに対しては、ＳＰ０＝
１、ＳＰ１＝１ また制御手段ＣＮＴＲＬは、タイプの表示に従って、シ
フト・ビットＳＨにより、入力ビット上で実行すべきシ
フトを指定して、入力ビットを、抽出手段ＰＥの２つの
出力ＯＵＴＡとＯＵＴＢに対し切り換え、その結果適正
な符号化手段ＣＭに対し切り換える。シフト手段ＳＨＩ
ＦＴは揮発性メモリＲＡＭ内の異なるビット読出しを受
け取り、それらをシフト・ビットＳＨの関数としてシフ
トする。最大１６ビットＩ０〜Ｉ１５を、シフト手段Ｓ
ＨＩＦＴの出力に提供できる。
【００２０】抽出手段ＰＥの出力ＯＵＴＡとＯＵＴＢ
は、以下の２つの表に示されるビット値を仮定できる。
は、以下の２つの表に示されるビット値を仮定できる。
【００２１】
【表１】
【００２２】
【表２】
【００２３】したがって、本発明では、回路に対する符
号化論理を以下のように定める。
号化論理を以下のように定める。
【数１】
【００２４】図２は、符号化論理の例、具体的には第１
出力ＯＵＴＡと第２出力ＯＵＴＢの第１エレメントＢ０
とに対する例を示す。例えば、ピクセル当りのビット数
が４の場合、それらビットは以下のように操作される。
出力ＯＵＴＡと第２出力ＯＵＴＢの第１エレメントＢ０
とに対する例を示す。例えば、ピクセル当りのビット数
が４の場合、それらビットは以下のように操作される。
【００２５】−揮発性メモリＲＡＭ内の１６ビットを読
み出す。 −制御手段ＣＮＴＲＬがタイプの表示ＳＰ０＝１、ＳＰ
１＝０、および値０のシフト・ビットＳＨを抽出手段Ｐ
Ｅの回路に送る。 −シフト手段ＳＨＩＦＴの出力Ｉ０〜Ｉ３において、第
１ピクセルに対応する４つの第１ビットが出力ＯＵＴＡ
に送出される。 −同時に、シフト手段ＳＨＩＦＴの出力Ｉ４〜Ｉ７にお
いて、第２ピクセルに対応する４つの後続ビットが出力
ＯＵＴＢに送出される。 −揮発性メモリＲＡＭ内の同一１６ビットを再読み出し
する。 −制御手段ＣＮＴＲＬがタイプの表示ＳＰ０＝１、ＳＰ
１＝０、および値８のシフト・ビットＳＨを抽出手段Ｐ
Ｅの回路に送る（ここで、４つのシフト・ビットは、そ
れぞれ１０００に符号化される）。 −８ビットを右にシフトする。 −シフト手段ＳＨＩＦＴの出力Ｉ０〜Ｉ３において、第
３ピクセルに対応する４つの第１ビットが出力ＯＵＴＡ
に送出される。 −同時に、シフト手段ＳＨＩＦＴの出力Ｉ４〜Ｉ７にお
いて、第４ピクセルに対応する４つの後続ビットが出力
ＯＵＴＢに送出される。以下同様になる。
み出す。 −制御手段ＣＮＴＲＬがタイプの表示ＳＰ０＝１、ＳＰ
１＝０、および値０のシフト・ビットＳＨを抽出手段Ｐ
Ｅの回路に送る。 −シフト手段ＳＨＩＦＴの出力Ｉ０〜Ｉ３において、第
１ピクセルに対応する４つの第１ビットが出力ＯＵＴＡ
に送出される。 −同時に、シフト手段ＳＨＩＦＴの出力Ｉ４〜Ｉ７にお
いて、第２ピクセルに対応する４つの後続ビットが出力
ＯＵＴＢに送出される。 −揮発性メモリＲＡＭ内の同一１６ビットを再読み出し
する。 −制御手段ＣＮＴＲＬがタイプの表示ＳＰ０＝１、ＳＰ
１＝０、および値８のシフト・ビットＳＨを抽出手段Ｐ
Ｅの回路に送る（ここで、４つのシフト・ビットは、そ
れぞれ１０００に符号化される）。 −８ビットを右にシフトする。 −シフト手段ＳＨＩＦＴの出力Ｉ０〜Ｉ３において、第
３ピクセルに対応する４つの第１ビットが出力ＯＵＴＡ
に送出される。 −同時に、シフト手段ＳＨＩＦＴの出力Ｉ４〜Ｉ７にお
いて、第４ピクセルに対応する４つの後続ビットが出力
ＯＵＴＢに送出される。以下同様になる。
【００２６】ピクセルは符号化手段ＣＭに送出される。
シフト手段ＳＨは回路の論理を簡単化する目的を有する
ことに注意すべきである。さらに、本実施形態では、ワ
ード読出し（各１６ビット）が符号化される方法は、第
１バイトが最下位ビットを含み、かつ右方向に符号化さ
れ、一方、第２バイトは最上位ビットを含み、かつ左方
向に符号化されることに注意すべきである。この符号化
は「ｂｉｇ−ｅｎｄｉａｎ」と呼ばれる。無論、異なる
ワード符号化を用いて、異なる論理を使用する抽出手段
ＰＥの別の実施形態の実現も可能である。
シフト手段ＳＨは回路の論理を簡単化する目的を有する
ことに注意すべきである。さらに、本実施形態では、ワ
ード読出し（各１６ビット）が符号化される方法は、第
１バイトが最下位ビットを含み、かつ右方向に符号化さ
れ、一方、第２バイトは最上位ビットを含み、かつ左方
向に符号化されることに注意すべきである。この符号化
は「ｂｉｇ−ｅｎｄｉａｎ」と呼ばれる。無論、異なる
ワード符号化を用いて、異なる論理を使用する抽出手段
ＰＥの別の実施形態の実現も可能である。
【００２７】符号化手段ＣＭにより、ピクセルの符号化
が、具体的にはそれらのカラーおよび透明度等の関数と
して可能になる。一般に、特定数のビット（ピクセルの
サイズ）で符号化されたカラーは、各ピクセルに関連付
けされる。カラーは３つの特性、いわゆる赤、緑、青
（ＣＩＥ（Ｃｏｍｍｉｓｓｉｏｎ Ｉｎｔｅｒｎａｔｉ
ｏｎａｌｅ ｄｅ １´Ｅｃｌａｉｒａｇｅ）により規
定されている）を有する。しかし、表示画面を用いてテ
レビジョン・システムのスクリーン上に画像の同質成分
を表示させるために、各ピクセルが符号化される。した
がって、ピクセルのカラーはカラー・ルックアップ・テ
ーブルを用いて符号化される。ピクセルのカラーは、こ
の場合、２４ビットで符号化される。非限定的実施形態
によれば、符号化手段ＣＭは、少なくとも２つのカラー
・ルックアップ・テーブルを備え、好ましくは文字パタ
ーンを含まない異なるタイプのパターンと、好ましくは
カラー拡張テーブルおよび透明度テーブルＡＢＴの存在
するような、多くのカラー・ルックアップ・テーブルを
備える。これらの異なるテーブルにより、異なるサイズ
のピクセルの符号化が可能になる。
が、具体的にはそれらのカラーおよび透明度等の関数と
して可能になる。一般に、特定数のビット（ピクセルの
サイズ）で符号化されたカラーは、各ピクセルに関連付
けされる。カラーは３つの特性、いわゆる赤、緑、青
（ＣＩＥ（Ｃｏｍｍｉｓｓｉｏｎ Ｉｎｔｅｒｎａｔｉ
ｏｎａｌｅ ｄｅ １´Ｅｃｌａｉｒａｇｅ）により規
定されている）を有する。しかし、表示画面を用いてテ
レビジョン・システムのスクリーン上に画像の同質成分
を表示させるために、各ピクセルが符号化される。した
がって、ピクセルのカラーはカラー・ルックアップ・テ
ーブルを用いて符号化される。ピクセルのカラーは、こ
の場合、２４ビットで符号化される。非限定的実施形態
によれば、符号化手段ＣＭは、少なくとも２つのカラー
・ルックアップ・テーブルを備え、好ましくは文字パタ
ーンを含まない異なるタイプのパターンと、好ましくは
カラー拡張テーブルおよび透明度テーブルＡＢＴの存在
するような、多くのカラー・ルックアップ・テーブルを
備える。これらの異なるテーブルにより、異なるサイズ
のピクセルの符号化が可能になる。
【００２８】図３の例に示すように、非限定的実施形態
は、１、２、４、８ビットのサイズのピクセルを有する
パターンのタイプを備える。符号化手段ＣＭは、（１）
２ビットのピクセルを２４ビットのピクセルに変換でき
る、第１カラー・ルックアップ・テーブルＬＵＴ２と、
（２）４ビットのピクセルを２４ビットのピクセルに変
換できる、第２カラー・ルックアップ・テーブルＬＵＴ
４と、（３）８ビットのピクセルを２４ビットのピクセ
ルに変換できる、第３カラー・ルックアップ・テーブル
ＬＵＴ８と、（４）１ビットのピクセル（例えば文字パ
ターンから来るピクセル）を、それらのピクセルに対し
１つのカラー属性を与えることにより２４ビットのピク
セルに変換できる、第４カラー・ルックアップ・テーブ
ルＬＵＴ１と、（５）スクリーン上で重ね合わせできる
異なるパターンの間の透明度係数（この係数は「アルフ
ァ・ブレンディング係数」と呼ばれる）の属性を可能に
する、第５透明度テーブルＡＢＴとを備える。無論、２
４ビット以外の符号化も使用できる。この場合、符号化
手段ＣＭは対応するテーブルを備える。
は、１、２、４、８ビットのサイズのピクセルを有する
パターンのタイプを備える。符号化手段ＣＭは、（１）
２ビットのピクセルを２４ビットのピクセルに変換でき
る、第１カラー・ルックアップ・テーブルＬＵＴ２と、
（２）４ビットのピクセルを２４ビットのピクセルに変
換できる、第２カラー・ルックアップ・テーブルＬＵＴ
４と、（３）８ビットのピクセルを２４ビットのピクセ
ルに変換できる、第３カラー・ルックアップ・テーブル
ＬＵＴ８と、（４）１ビットのピクセル（例えば文字パ
ターンから来るピクセル）を、それらのピクセルに対し
１つのカラー属性を与えることにより２４ビットのピク
セルに変換できる、第４カラー・ルックアップ・テーブ
ルＬＵＴ１と、（５）スクリーン上で重ね合わせできる
異なるパターンの間の透明度係数（この係数は「アルフ
ァ・ブレンディング係数」と呼ばれる）の属性を可能に
する、第５透明度テーブルＡＢＴとを備える。無論、２
４ビット以外の符号化も使用できる。この場合、符号化
手段ＣＭは対応するテーブルを備える。
【００２９】制御手段ＣＮＴＲＬは、抽出されるピクセ
ルに関連付けされた異なるコード、すなわち関連付けさ
れたカラーまたは拡張テーブル、拡張テーブルに関連付
けされたカラーおよび／または関連付けされた透明度係
数を符号化手段ＣＭに指定して、これらの符号化手段Ｃ
Ｍを制御する。文字パターンはカラーを持たないため、
制御手段ＣＮＴＲＬは符号化手段に１つの属性を与える
ことに注意すべきである。符号化手段ＣＭは同時には１
つのピクセルだけを符号化できる、したがって、好まし
くは集積回路ＣＨはＮ個（Ｎ＞１）の符号化手段ＣＭを
備える。これにより、同時に複数のピクセルを符号化で
きる。この結果、パターンを処理する時間が短縮される
利点を有する。図４の例で示したように、同時に複数の
ピクセルを処理するための２つの符号化手段ＣＭ１とＣ
Ｍ２とが存在する。
ルに関連付けされた異なるコード、すなわち関連付けさ
れたカラーまたは拡張テーブル、拡張テーブルに関連付
けされたカラーおよび／または関連付けされた透明度係
数を符号化手段ＣＭに指定して、これらの符号化手段Ｃ
Ｍを制御する。文字パターンはカラーを持たないため、
制御手段ＣＮＴＲＬは符号化手段に１つの属性を与える
ことに注意すべきである。符号化手段ＣＭは同時には１
つのピクセルだけを符号化できる、したがって、好まし
くは集積回路ＣＨはＮ個（Ｎ＞１）の符号化手段ＣＭを
備える。これにより、同時に複数のピクセルを符号化で
きる。この結果、パターンを処理する時間が短縮される
利点を有する。図４の例で示したように、同時に複数の
ピクセルを処理するための２つの符号化手段ＣＭ１とＣ
Ｍ２とが存在する。
【００３０】第３ステップでは、制御手段ＣＮＴＲＬは
符号化手段ＣＭから来るピクセルを分類して、異なるパ
ターンから来るピクセルが混合するのを防ぐ。切換手段
Ｘ−ＢＡＲは符号化手段ＣＭから来る異なるピクセルを
受け取り、このように分類されたピクセルを適正な待ち
行列手段ＬＦＩＦＯに切り換える。これらの切換手段
は、例えば、乗算器または「クロスバー」と呼ばれる相
互接続ネットワークである。切換手段Ｘ−ＢＡＲは同一
パターンのピクセルを同一待ち行列手段ＬＦＩＦＯに切
り換える。図４の例によれば、第１パターンのピクセル
は第１待ち行列手段ＬＦＩＦＯ１に切り換えられ、一
方、第２パターンのピクセルは第２待ち行列手段ＬＦＩ
ＦＯ２に切り換えられる。好ましくは、待ち行列手段Ｌ
ＦＩＦＯの数は符号化手段ＣＭの数に一致する。
符号化手段ＣＭから来るピクセルを分類して、異なるパ
ターンから来るピクセルが混合するのを防ぐ。切換手段
Ｘ−ＢＡＲは符号化手段ＣＭから来る異なるピクセルを
受け取り、このように分類されたピクセルを適正な待ち
行列手段ＬＦＩＦＯに切り換える。これらの切換手段
は、例えば、乗算器または「クロスバー」と呼ばれる相
互接続ネットワークである。切換手段Ｘ−ＢＡＲは同一
パターンのピクセルを同一待ち行列手段ＬＦＩＦＯに切
り換える。図４の例によれば、第１パターンのピクセル
は第１待ち行列手段ＬＦＩＦＯ１に切り換えられ、一
方、第２パターンのピクセルは第２待ち行列手段ＬＦＩ
ＦＯ２に切り換えられる。好ましくは、待ち行列手段Ｌ
ＦＩＦＯの数は符号化手段ＣＭの数に一致する。
【００３１】図４の実施形態によれば、少なくとも２つ
の符号化手段ＣＭが存在するとき、集積回路ＣＨは、１
つのピクセルを別のピクセルに対して分類および切換る
ことを遅延させるのに適する、遅延手段Ｒを備えるのが
望ましい。前記遅延手段は、例えば、第２符号化手段Ｃ
Ｍ２とピクセル切換手段Ｘ−ＢＡＲとの間に配置された
遅延レジスタＲである。このレジスタＲは、同一パター
ンから来る２つのピクセルが、前記パターンに対応する
待ち行列手段ＬＦＩＦＯに、したがって同一ＬＦＩＦＯ
に切換えられるとき、相互に割り込むのを防ぐ利点を有
する。
の符号化手段ＣＭが存在するとき、集積回路ＣＨは、１
つのピクセルを別のピクセルに対して分類および切換る
ことを遅延させるのに適する、遅延手段Ｒを備えるのが
望ましい。前記遅延手段は、例えば、第２符号化手段Ｃ
Ｍ２とピクセル切換手段Ｘ−ＢＡＲとの間に配置された
遅延レジスタＲである。このレジスタＲは、同一パター
ンから来る２つのピクセルが、前記パターンに対応する
待ち行列手段ＬＦＩＦＯに、したがって同一ＬＦＩＦＯ
に切換えられるとき、相互に割り込むのを防ぐ利点を有
する。
【００３２】第１パターンＭ１が、各々が８ビットの４
つのピクセルＰ１、Ｐ２、Ｐ３、Ｐ４を含む例を取上げ
る。図５に示されるように、第１クロック・パルスＣＬ
Ｋ１の間に、第１および第２ピクセルＰ１とＰ２が、抽
出手段ＰＥによって、メモリＲＡＭの出力において抽出
される。第２クロック・パルスＣＬＫ２において、前記
ピクセルＰ１とＰ２が２つの符号化手段ＣＭIとＣＭII
とにより同時に符号化される、一方、第３および第４ピ
クセルは抽出手段ＰＥにより抽出される。第３クロック
ＣＬＫ３において、第１ピクセルＰ１だけが、そのピク
セルが第１パターンＭ１に属することを認識する制御手
段ＣＮＴＲＬにより分類され、切換手段Ｘ−ＢＡＲによ
って第１待ち行列手段ＬＦＩＦＯ１に切り換えられる。
遅延レジスタＲは、第１ピクセルＰ１に対する第２ピク
セルＰ２の分類と切換を遅延させる。したがって、制御
手段が第２ピクセルＰ２を分類し、切換手段Ｘ−ＢＡＲ
がそれを第１待ち行列手段ＬＦＩＦＯ１に切り換えるの
は、第４クロック・パルスＣＬＫ４より後である。遅延
レジスタＲにより、第１および第２ピクセルＰ１および
Ｐ２は同一待ち行列手段ＬＦＩＯＦ１に同時には切り換
られず、したがって、相互に割り込むことはなく、これ
は前記レジスタＲが存在しない状態で発生する。
つのピクセルＰ１、Ｐ２、Ｐ３、Ｐ４を含む例を取上げ
る。図５に示されるように、第１クロック・パルスＣＬ
Ｋ１の間に、第１および第２ピクセルＰ１とＰ２が、抽
出手段ＰＥによって、メモリＲＡＭの出力において抽出
される。第２クロック・パルスＣＬＫ２において、前記
ピクセルＰ１とＰ２が２つの符号化手段ＣＭIとＣＭII
とにより同時に符号化される、一方、第３および第４ピ
クセルは抽出手段ＰＥにより抽出される。第３クロック
ＣＬＫ３において、第１ピクセルＰ１だけが、そのピク
セルが第１パターンＭ１に属することを認識する制御手
段ＣＮＴＲＬにより分類され、切換手段Ｘ−ＢＡＲによ
って第１待ち行列手段ＬＦＩＦＯ１に切り換えられる。
遅延レジスタＲは、第１ピクセルＰ１に対する第２ピク
セルＰ２の分類と切換を遅延させる。したがって、制御
手段が第２ピクセルＰ２を分類し、切換手段Ｘ−ＢＡＲ
がそれを第１待ち行列手段ＬＦＩＦＯ１に切り換えるの
は、第４クロック・パルスＣＬＫ４より後である。遅延
レジスタＲにより、第１および第２ピクセルＰ１および
Ｐ２は同一待ち行列手段ＬＦＩＯＦ１に同時には切り換
られず、したがって、相互に割り込むことはなく、これ
は前記レジスタＲが存在しない状態で発生する。
【００３３】しかし、それでも最後の問題点は残る。図
５の例によれば、４つのピクセルＰ１、Ｐ２、Ｐ３、Ｐ
４が同一第１パターンＭ１に属する場合、第２ピクセル
Ｐ２および抽出された第３ピクセルＰ３もまた、第３ク
ロック・パルスＣＬＫ３において相互に割り込む。相互
に割り込むピクセルのこの第２問題を解決するために、
制御手段ＣＮＴＲＬは、揮発性メモリＲＡＭ内の異なる
パターンのピクセルの読み出しと、前記パターンのいく
つか内の組み合わされた読出しとを制御する。最後に、
Ｍ個の異なるパターンに対するピクセルのＭ連続読出し
動作が実行される。この場合のＭは、集積回路ＣＨ内に
存在する符号化手段ＣＭの数である。したがって、図６
の例によれば、２つの符号化手段がある場合、２つの連
続読出し動作は２つの異なるパターンに対するピクセル
上で実行される。このように、第１パターンＭ１の第１
および第２ピクセルＰ１とＰ２とは第１クロック・パル
スＣＬＫ１の間に抽出され、また第２パターンＭ２の第
１および第２ピクセルＰ３とＰ４とは第２クロック・パ
ルスＣＬＫ２の間に抽出される。第４クロック・パルス
ＣＬＫ４の間には、割り込みは存在しない。なぜなら、
第１パターンＭ１の第２ピクセルＰ２が第１待ち行列手
段ＬＦＩＦＯ１に切り換えられ、第２パターンＭ２の第
１ピクセルＰ３が第２待ち行列手段ＬＦＩＦＯ２に切り
換えられ、以下同様に切り換えられるからである。
５の例によれば、４つのピクセルＰ１、Ｐ２、Ｐ３、Ｐ
４が同一第１パターンＭ１に属する場合、第２ピクセル
Ｐ２および抽出された第３ピクセルＰ３もまた、第３ク
ロック・パルスＣＬＫ３において相互に割り込む。相互
に割り込むピクセルのこの第２問題を解決するために、
制御手段ＣＮＴＲＬは、揮発性メモリＲＡＭ内の異なる
パターンのピクセルの読み出しと、前記パターンのいく
つか内の組み合わされた読出しとを制御する。最後に、
Ｍ個の異なるパターンに対するピクセルのＭ連続読出し
動作が実行される。この場合のＭは、集積回路ＣＨ内に
存在する符号化手段ＣＭの数である。したがって、図６
の例によれば、２つの符号化手段がある場合、２つの連
続読出し動作は２つの異なるパターンに対するピクセル
上で実行される。このように、第１パターンＭ１の第１
および第２ピクセルＰ１とＰ２とは第１クロック・パル
スＣＬＫ１の間に抽出され、また第２パターンＭ２の第
１および第２ピクセルＰ３とＰ４とは第２クロック・パ
ルスＣＬＫ２の間に抽出される。第４クロック・パルス
ＣＬＫ４の間には、割り込みは存在しない。なぜなら、
第１パターンＭ１の第２ピクセルＰ２が第１待ち行列手
段ＬＦＩＦＯ１に切り換えられ、第２パターンＭ２の第
１ピクセルＰ３が第２待ち行列手段ＬＦＩＦＯ２に切り
換えられ、以下同様に切り換えられるからである。
【００３４】最後に、１つまたは複数のパターンのピク
セル・セットが、前述の方法に従って処理されたとき、
合成手段ＣＯに対する最終ステップの間に、異なるパタ
ーンが送られる。合成手段ＣＯは表示される画像を、１
９９９年６月１５日出願の米国特許第０９／３３３，６
３３号に記載される既知の技術により、一方で外部メモ
リ（図示なし）から来る画像と合成し、他方で揮発性メ
モリＲＡＭから来るパターンと合成する。このようにし
て、ビデオ出力コプロセッサはスクリーン上に画像を最
終的に表示する。
セル・セットが、前述の方法に従って処理されたとき、
合成手段ＣＯに対する最終ステップの間に、異なるパタ
ーンが送られる。合成手段ＣＯは表示される画像を、１
９９９年６月１５日出願の米国特許第０９／３３３，６
３３号に記載される既知の技術により、一方で外部メモ
リ（図示なし）から来る画像と合成し、他方で揮発性メ
モリＲＡＭから来るパターンと合成する。このようにし
て、ビデオ出力コプロセッサはスクリーン上に画像を最
終的に表示する。
【００３５】このように、記載された発明は、ビデオ画
像に対するプロセッサまたはコプロセッサのレベルにお
けるパターン・セットの操作を無くし、それにより、プ
ロセッサまたはコプロセッサに接続されるデータ・バス
の過負荷を回避するか、または通過帯域のクラッタを回
避するという利点を有する。これに代わり、パターンは
ビデオ出力コプロセッサのレベルで操作される。さら
に、集積回路は唯一のメモリを備える。これの利点は、
集積回路のサイズを、回路を動作させるのに必要な複数
メモリ、したがって複数メモリ・インタフェース（メモ
リ・アクセス手段）を含む他の回路に比較して縮小でき
ることである。これらのインタフェースは回路上で大き
いスペースを占有する。最後に、前述の、クロック・レ
ートを速くすることなくピクセルを並列に処理できる事
実は、低速の、したがって他のメモリ比べて低価格のメ
モリを使用できる利点を有する。
像に対するプロセッサまたはコプロセッサのレベルにお
けるパターン・セットの操作を無くし、それにより、プ
ロセッサまたはコプロセッサに接続されるデータ・バス
の過負荷を回避するか、または通過帯域のクラッタを回
避するという利点を有する。これに代わり、パターンは
ビデオ出力コプロセッサのレベルで操作される。さら
に、集積回路は唯一のメモリを備える。これの利点は、
集積回路のサイズを、回路を動作させるのに必要な複数
メモリ、したがって複数メモリ・インタフェース（メモ
リ・アクセス手段）を含む他の回路に比較して縮小でき
ることである。これらのインタフェースは回路上で大き
いスペースを占有する。最後に、前述の、クロック・レ
ートを速くすることなくピクセルを並列に処理できる事
実は、低速の、したがって他のメモリ比べて低価格のメ
モリを使用できる利点を有する。
【００３６】本発明の範囲は、ここに記載された実施形
態に限定されないものと理解されるべきである。
態に限定されないものと理解されるべきである。
【００３７】本発明はテレビジョン分野に限定されるも
のでなく、将来の携帯電話システムまたは形成物のよう
なＬＣＤカラー・スクリーンを使用する関係者には明ら
かな他の分野にも適用可能である。
のでなく、将来の携帯電話システムまたは形成物のよう
なＬＣＤカラー・スクリーンを使用する関係者には明ら
かな他の分野にも適用可能である。
【図１】本発明による集積回路の構成を概略的に示す。
【図２】図１の集積回路の抽出手段の非限定的実施形態
を示す。
を示す。
【図３】図１の集積回路の符号化手段の回路を示す。
【図４】図１の集積回路の非限定的実施形態を示す。
【図５】図１の集積回路の一部の第１モードの動作を概
略的に示す。
略的に示す。
【図６】図１の集積回路の一部の第２モードの動作を概
略的に示す。
略的に示す。
ＣＨ 集積回路 ＣＮＴＲＬ 制御手段 ＰＥ 抽出手段 ＣＭ 符号化手段 Ｘ−ＢＡＲ 切換手段 ＬＦＩＦＯ 待ち行列手段 ＣＯ 画像合成手段 ＬＵＴ１〜ＬＵＴ８ カラー・ルックアップ・テーブル ＡＢＴ 第５透明度テーブル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ローラン、パスキエ フランス国パリ、ブールバール、オースマ ン、156 Ｆターム(参考） 5B060 GA01 MM18
Claims (17)
- 【請求項１】ピクセルを含むデータ・セットを処理する
ための集積回路（ＣＨ）であって、 １つのタイプのセットから別のタイプに変化するサイズ
を有する、複数のピクセルを備える少なくとも１つのデ
ータ・セットを保存するのに適合する唯一のメモリ（Ｒ
ＡＭ）と、 データ・セットのタイプの表示を与えるのに適合する、
ピクセルを制御するための手段（ＣＮＴＲＬ）と、 前記データ・セットを選択し、読み出すのに適合するピ
クセルを抽出する手段（ＰＥ）であって、前記メモリ
（ＲＡＭ）の出力における前記データ・セットの少なく
とも１つのピクセルを、前記表示の関数として抽出し、
さらに前記少なくとも１つのピクセルを符号化手段（Ｃ
Ｍ）に送出する抽出手段（ＰＥ）と、を備えている集積
回路。 - 【請求項２】前記符号化手段（ＣＭ）が少なくとも２つ
のカラー・ルックアップ・テーブル（ＬＵＴ）を備えて
いることを特徴とする、請求項１に記載の集積回路。 - 【請求項３】Ｎ＞１である、Ｎ個の前記符号化手段（Ｃ
Ｍ）を備えていることを特徴とする、請求項１に記載の
集積回路。 - 【請求項４】前記制御手段（ＣＮＴＲＬ）手段が、符号
化手段（ＣＭ）から来るピクセルを分類するのに適合す
ることを特徴とする、請求項１に記載の集積回路。 - 【請求項５】同一データ・セットのピクセルを、同一待
ち行列手段（ＬＦＩＦＯ）に切り換えるのに適合する切
換手段（Ｘ−ＢＡＲ）をさらに備えていることを特徴と
する、請求項１に記載の集積回路。 - 【請求項６】１つのピクセルの切換えを、別のピクセル
に対して遅延させるのに適合する遅延手段（Ｒ）をさら
に備えていることを特徴とする、請求項５に記載の集積
回路。 - 【請求項７】前記制御手段（ＣＮＴＲＬ）が、前記メモ
リ（ＲＡＭ）内の異なるデータ・セットのピクセルの読
出しを制御し、前記読出しが前記データ・セットのいく
つかの内で組み合わされていることを特徴とする、請求
項１に記載の集積回路。 - 【請求項８】異なるデータ・セットがピクセルを含んで
いる、データ・セットを処理する方法であって、 １つのタイプのセットから別のタイプに変化するサイズ
を有する、複数のピクセルを備える少なくとも１つのデ
ータ・セットを唯一のメモリ（ＲＡＭ）内に保存するス
テップと、 データ・セットのタイプの表示を与えるステップと、 前記データ・セットを選択し、読み出すステップと、 前記メモリ（ＲＡＭ）の出力における前記データ・セッ
トの少なくとも１つのピクセルを、前記表示の関数とし
て抽出するステップと、 前記少なくとも１つのピクセルを符号化手段（ＣＭ）に
送出するステップと、を備える方法。 - 【請求項９】前記符号化手段（ＣＭ）が少なくとも２つ
のカラー・ルックアップ・テーブル（ＬＵＴ）を備える
ことを特徴とする、請求項８に記載のデータ処理方法。 - 【請求項１０】Ｎ＞１である、Ｎ個の前記符号化手段
（ＣＭ）を使用することを特徴とする、請求項８に記載
の方法。 - 【請求項１１】前記符号化手段（ＣＭ）から来るピクセ
ルを分類する追加ステップを備えることを特徴とする、
請求項８に記載のデータ処理方法。 - 【請求項１２】同一データ・セットのピクセルを、同一
待ち行列手段（ＬＦＩＦＯ）に切り換えるのに適合する
追加ステップを備えることを特徴とする、請求項８に記
載のデータ処理方法。 - 【請求項１３】１つのピクセルの切換えを、別のピクセ
ルに対して遅延させる追加ステップを備えることを特徴
とする、請求項１２に記載のデータ処理方法。 - 【請求項１４】異なるデータ・セットのピクセルの読出
しが、前記データ・セットのいくつか内でインタレース
されていることを特徴とする、請求項８に記載のデータ
処理方法。 - 【請求項１５】前記ステップが集積回路（ＣＨ）により
実行されることを特徴とする、請求項８に記載のデータ
処理方法。 - 【請求項１６】請求項１〜７に記載するデータ・セット
を処理するための集積回路（ＣＨ）を備えているビデオ
出力コプロセッサ。 - 【請求項１７】請求項１〜７に記載するデータ・セット
を処理するための集積回路（ＣＨ）を備えているテレビ
ジョン・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0101945A FR2820925A1 (fr) | 2001-02-13 | 2001-02-13 | Systeme de traitement de motifs graphiques |
| FR0101945 | 2001-02-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002297442A true JP2002297442A (ja) | 2002-10-11 |
Family
ID=8859956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002035021A Withdrawn JP2002297442A (ja) | 2001-02-13 | 2002-02-13 | グラフィック・パターン処理システム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6795077B2 (ja) |
| EP (1) | EP1233402A1 (ja) |
| JP (1) | JP2002297442A (ja) |
| KR (1) | KR100884849B1 (ja) |
| CN (1) | CN1221145C (ja) |
| FR (1) | FR2820925A1 (ja) |
| TW (1) | TW550941B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100412902C (zh) * | 2005-05-09 | 2008-08-20 | 南开大学 | 图形图像数据信息提取方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2820925A1 (fr) * | 2001-02-13 | 2002-08-16 | Koninkl Philips Electronics Nv | Systeme de traitement de motifs graphiques |
| US7747091B2 (en) * | 2003-09-05 | 2010-06-29 | Sharp Laboratories Of America, Inc. | Systems and methods for section-by-section processing of a digital image file |
| US8968080B1 (en) | 2010-11-05 | 2015-03-03 | Wms Gaming, Inc. | Display of third party content on a wagering game machine |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130797A (en) * | 1989-02-27 | 1992-07-14 | Mitsubishi Denki Kabushiki Kaisha | Digital signal processing system for parallel processing of subsampled data |
| US5446560A (en) * | 1993-05-12 | 1995-08-29 | Ricoh Company, Ltd | Method and apparatus for raster to block and block to raster pixel conversion |
| US5821918A (en) * | 1993-07-29 | 1998-10-13 | S3 Incorporated | Video processing apparatus, systems and methods |
| GB9325073D0 (en) * | 1993-12-07 | 1994-02-02 | Eidos Plc | Improvements in or relating to video processing systems |
| US5815137A (en) * | 1994-10-19 | 1998-09-29 | Sun Microsystems, Inc. | High speed display system having cursor multiplexing scheme |
| US5805175A (en) * | 1995-04-14 | 1998-09-08 | Nvidia Corporation | Method and apparatus for providing a plurality of color formats from a single frame buffer |
| US5867178A (en) * | 1995-05-08 | 1999-02-02 | Apple Computer, Inc. | Computer system for displaying video and graphic data with reduced memory bandwidth |
| US5877741A (en) * | 1995-06-07 | 1999-03-02 | Seiko Epson Corporation | System and method for implementing an overlay pathway |
| KR100269106B1 (ko) * | 1996-03-21 | 2000-11-01 | 윤종용 | 멀티프로세서 그래픽스 시스템 |
| US5883670A (en) | 1996-08-02 | 1999-03-16 | Avid Technology, Inc. | Motion video processing circuit for capture playback and manipulation of digital motion video information on a computer |
| JPH10302054A (ja) * | 1997-04-24 | 1998-11-13 | Mitsubishi Electric Corp | フレームバッファメモリ |
| JP3747627B2 (ja) * | 1998-05-18 | 2006-02-22 | 三菱電機株式会社 | 表示回路 |
| US6573905B1 (en) * | 1999-11-09 | 2003-06-03 | Broadcom Corporation | Video and graphics system with parallel processing of graphics windows |
| FR2820925A1 (fr) * | 2001-02-13 | 2002-08-16 | Koninkl Philips Electronics Nv | Systeme de traitement de motifs graphiques |
-
2001
- 2001-02-13 FR FR0101945A patent/FR2820925A1/fr active Pending
-
2002
- 2002-02-08 TW TW091102443A patent/TW550941B/zh active
- 2002-02-09 KR KR1020020007632A patent/KR100884849B1/ko not_active IP Right Cessation
- 2002-02-09 CN CNB021077185A patent/CN1221145C/zh not_active Expired - Fee Related
- 2002-02-11 US US10/073,774 patent/US6795077B2/en not_active Expired - Lifetime
- 2002-02-11 EP EP02075551A patent/EP1233402A1/fr not_active Withdrawn
- 2002-02-13 JP JP2002035021A patent/JP2002297442A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100412902C (zh) * | 2005-05-09 | 2008-08-20 | 南开大学 | 图形图像数据信息提取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW550941B (en) | 2003-09-01 |
| US6795077B2 (en) | 2004-09-21 |
| KR20020067003A (ko) | 2002-08-21 |
| CN1221145C (zh) | 2005-09-28 |
| KR100884849B1 (ko) | 2009-02-23 |
| CN1371218A (zh) | 2002-09-25 |
| EP1233402A1 (fr) | 2002-08-21 |
| FR2820925A1 (fr) | 2002-08-16 |
| US20020164076A1 (en) | 2002-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510852A (en) | Method and apparatus using symmetrical coding look-up tables for color space conversion | |
| EP1341151B1 (en) | Method and apparatus for updating a color look-up table | |
| US7787023B2 (en) | Video signal processing apparatus | |
| US6778187B1 (en) | Methods and devices to process graphics and/or video data | |
| GB2390250A (en) | Converting YUV data to RGB data using look up tables | |
| JPH0490268A (ja) | 画像信号復号化方式 | |
| US4707729A (en) | System for the line-wise compression of binary data of a picture field in a compression device, decompression device for use in such a system, and display device including such a decompression device | |
| US5446560A (en) | Method and apparatus for raster to block and block to raster pixel conversion | |
| JPH08317227A (ja) | 復号化装置 | |
| US6115507A (en) | Method and apparatus for upscaling video images in a graphics controller chip | |
| JP2002297442A (ja) | グラフィック・パターン処理システム | |
| US4870479A (en) | Video graphics memory storage reduction technique | |
| JP2006304203A (ja) | 色差間引きの変換機能を有する電子カメラ | |
| US7460718B2 (en) | Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory | |
| US7340101B2 (en) | Device and method for compressing and decompressing data for graphics display | |
| EP0680223A1 (en) | Method and apparatus for color space conversion | |
| JPH09204171A (ja) | グラフィックデータ発生方法およびグラフィックコントローラ | |
| KR0148033B1 (ko) | 핑퐁방식의 프레임 메모리 구조를 갖는 영상 압축/복원 시스템 회로 | |
| JP3224127B2 (ja) | 画像データ変換処理装置 | |
| JPH10304205A (ja) | 画像処理装置及び画像処理方法 | |
| JP3224935B2 (ja) | 可変長符号復号回路 | |
| JP3205088B2 (ja) | 画像処理装置 | |
| JPH0583525A (ja) | 画像復号化方式 | |
| JPH05197353A (ja) | 自然画表示システム | |
| JPS61196497A (ja) | メモリ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070418 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070507 |