KR100884849B1

KR100884849B1 - 데이터 세트를 처리하기 위한 집적 회로 및 그 방법

Info

Publication number: KR100884849B1
Application number: KR1020020007632A
Authority: KR
Inventors: 빠스퀴에르로랑
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-02-13
Filing date: 2002-02-09
Publication date: 2009-02-23
Also published as: KR20020067003A; CN1221145C; FR2820925A1; JP2002297442A; TW550941B; US6795077B2; CN1371218A; US20020164076A1; EP1233402A1

Abstract

본 발명은 픽셀을 포함하는 그래픽 패턴 처리를 위한 집적회로 및 방법에 관한 것이다. 회로(CH)는 비디오 출력 코프로세서 내에 집적된다. 상기 회로는 한편으로는 패턴들을 저장하기 위한 RAM(random access memory)을 포함하고, 다른 한편으로는 선택된 패턴으로부터 픽셀당 비트 수의 표시의 함수로서 픽셀들을 추출하여 이들을 인코딩 수단(CM)으로 인가하기 위한 추출 수단(PE)을 포함한다. 상기 픽셀들은 비디오 스크린 상에 디스플레이하기 위해 인코딩 수단(CM)에 의해 컬러 특징이 지워진다. 상기 회로는 외부 메모리(SDRAM)를 사용하지 않으며, 따라서 상기 비디오 버스의 대역을 혼잡하지 않게 할 수 있다.

Description

데이터 세트를 처리하기 위한 집적 회로 및 그 방법{SYSTEM FOR PROCESSING GRAPHIC PATTERNS}

도 1은 본 발명에 따른 집적회로의 구성을 도시한 도면,

도 2는 도 1의 집적회로 내의 추출 수단의 일실시예를 도시한 도면,

도 3은 도 1의 집적회로 내의 인코딩 수단의 회로를 도시한 도면,

도 4는 도 1의 집적회로의 일실시예를 도시한 도면,

도 5는 도 1의 집적회로의 일부의 제 1 모드의 동작을 도시한 도면,

도 6은 도 1의 집적회로의 일부의 제 2 모드의 동작을 도시한 도면.

본 발명은 픽셀을 포함하는 데이터 세트를 처리하는 집적회로에 관한 것이다. 본 발명은 또한 상기 회로에 적합한 데이터 세트 처리 방법에 관한 것이다. 본 발명은 특히 디지털 텔레비전 분야에 적용할 수 있다.

미국특허 제 5,883,670호는 비디오 처리기에서 화상을 처리하는 집적회로를 개시하고 있다. 상기 회로는 컴퓨터에 접속된다. 휘발성 메모리, 예를 들어, 수 메가바이트의 SDRAM이 이 컴퓨터와 관련된다. 상기 회로는 화상 디코딩 수단을 포함한다. 화상들이 디코딩될 때, 비디오 채널을 통해 도착하는 화상 시퀀스는 메모리 내에서 저장되어 처리된다.

상기 디지털 텔레비전 분야에서, 그래픽 패턴들(아이콘, 문자 등)과 같은 데이터 세트들이 흔히 사용되며 화상들 상에 겹쳐진다. 예를 들면, 영화 자막을 위해 문자들이 사용된다. 이러한 패턴을 갖는 화상을 처리하기 위해 다음의 단계들이 수행된다.

- 비디오 채널로부터의 인코딩된 화상들의 시퀀스 및 SDRAM 메모리 내의 패턴들을 저장하는 단계와,

- 화상들의 시퀀스를 처리하는 단계- 이 단계는,

- SDRAM 휘발성 메모리 내의 화상들의 시퀀스를 판독하는 단계와,

- 화상들의 시퀀스를 디코딩하는 단계와,

- 디코딩된 화상들의 시퀀스를 SDRAM 메모리에 기록하는 단계와,

- 화상을 인코딩하는데 있어 필연적으로 발생하는 에러들을 전용 코프로세서(co-processor)에 의해 정정하는 단계(정정은 일반적으로 전처리라 함)를 수행하기 위해 화상들의 시퀀스를 판독하는 단계와,

- 개선된 화상을 SDRAM 메모리에 재기록하는 단계를 포함함 -와,

- 패턴 처리 단계- 이 단계는,

- SDRAM 휘발성 메모리 내의 패턴들을 판독하는 단계와,

- 전용 그래픽 코프로세서에 의해 패턴들을 처리하는 단계와,

- 패턴들을 SDRAM 메모리에 재기록하는 단계를 포함함 -와,

- 비디오 프로세서에 의해, 처리된 패턴들 및 화상들의 시퀀스를 판독하는 단계와,

- 상기 프로세서에 의해, 디스플레이 될 화상을 상기 시퀀스 및 상기 패턴들과 조합하는 단계와,

- 비디오 출력 코프로세서에 의해 조합된 화상을 디스플레이하는 단계를 포함한다.

디코딩된 화상들의 시퀀스는 ATSC(Advanced Television Standards Committee) 표준의 가능성들 중 하나에 따르면, 일반 해상도에서 초당 20 Mbytes(1 바이트는 8 비트를 포함함), 고해상도에서 124 Mbytes를 차지한다. 결국, 전술한 화상들의 시퀀스를 발생하기 위해서는, 상이한 패턴들의 처리를 포함하지 않아도, 일반 해상도의 화상들에 대해 100 Mbytes/s=(2+2+1)*20 이상의 대역이 요구되고, 고해상도의 화상들에 대해 620 Mbytes/s=(2+2+1)*124의 대역이 요구된다(디코딩 및 개선(improvement)을 위한 두 개의 판독 동작, 두 개의 기록 동작, 조합을 위한 하나의 판독 동작). 만약 전술한 시스템이 패턴을 갖는 화상 처리에 사용되면, SDRAM 메모리에 대한 액세스 횟수가 많아지고, 데이터 버스의 레벨에서 과부하가 걸려, 결국 대역이 심하게 혼란스러워질 위험이 있다.

본 발명의 목적은 화상 내 픽셀을 포함하는 데이터 세트를 처리하기 위한 집 적회로 및 관련 방법을 제공하는 것으로서, 특히 메모리에 대한 액세스 횟수를 감소시키고 대역의 혼잡성을 감소시키는 것이다.

본 발명의 제 1 목적에 따르면, 상기 기술적 과제에 대한 해결 방안은
다수의 픽셀을 표현하는 적어도 하나의 2진의 워드를 포함하되, 2진의 워드가 표현하는 상기 픽셀의 수는 세트의 타입에 따라 변하는 적어도 하나의 데이터 세트를 저장하기 위한 단 하나의 메모리(RAM)와,
상기 데이터 세트의 타입의 표시를 제공하기 위한 픽셀 제어 수단(CNTRL)과,

상기 데이터 세트에 속하는 2진의 워드를 선택하고 판독하기 위한 것으로, 상기 메모리(RAM)의 출력에서의 상기 2진의 워드의 적어도 하나의 픽셀을 상기 데이터 세트의 타입의 상기 표시의 함수로서 추출하고, 상기 적어도 하나의 픽셀을 인코딩 수단(CM)으로 송출하는 픽셀 추출 수단(PE)을 포함하는 집적회로를 특징으로 한다.

삭제

본 발명의 제 2 목적에 따르면, 상기 해결 방안은
다수의 픽셀을 표현하는 적어도 하나의 2진의 워드를 포함하되, 2진의 워드가 표현하는 상기 픽셀의 수는 세트의 타입에 따라 변하는 적어도 하나의 데이터 세트를 단 하나의 메모리(RAM)에 저장하는 단계와,
상기 데이터 세트의 타입의 표시를 제공하는 단계와,
상기 데이터 세트에 속하는 2진의 워드를 선택하고 판독하는 단계와,
상기 메모리의 출력에서의 상기 2진의 워드의 적어도 하나의 픽셀을 상기 데이터 세트의 타입의 상기 표시의 함수로서 추출하는 단계와,
상기 적어도 하나의 픽셀을 인코딩 수단(CM)으로 송출하는 단계

를 포함하는 데이터 세트 처리 방법을 특징으로 한다.

삭제

이하에서 상세히 알 수 있겠지만, 상기 데이터 세트는 외부 메모리를 사용하지 않고 집적회로의 메모리 내의 데이터 세트의 판독 동작을 수행함으로써, 픽셀들을 제어하고 추출하고 인코딩하는 수단에 의해 실시간으로 처리된다. 따라서 메모리에 대한 액세스는 감소하며, 그 결과 대역이 덜 혼잡해진다.

본 발명의 상기 및 다른 특징들은 하기의 실시예를 참조로 한 예들을 통하여 보다 명확해질 것이다.

본 발명의 상세한 설명은 텔레비전 분야에 사용되는 회로의 일실시예와 관련된다. 도 1은 집적회로(CH)의 구조도이다. 본 실시예에서, 집적회로(CH)는 특히 디스플레이 스크린, 클록(CLK) 및 비디오 출력 프로세서(도시되지 않음)를 포함하는 텔레비전 시스템에 포함된다. 상기 회로는 비디오 출력 코프로세서에 포함되는 것이 바람직하다. 집적회로(CH)는 예를 들어 종래의 제어 수단인 픽셀 제어 수단(CNTRL), 유일한 메모리(RAM), 픽셀 추출 수단(PE), 인코딩 수단(CM) 및 화상 구성 수단(image composing means)(CO)을 포함한다. 이들 픽셀은 바람직하게는 그래픽 패턴인 데이터 세트에 포함된다. 그래픽 패턴은 임의의 수의 픽셀을 포함하고 각각의 픽셀은 소정 수의 비트를 포함한다. 패턴에는 여러 타입이 있다. 패턴의 타입에 따라서, 픽셀에 대한 비트 수가 달라진다. 즉, 픽셀들은 다수의 가변하는 비트로 인코딩될 수도 있다. 따라서, 문자 패턴에 있어서, 각각의 픽셀은 1 비트를 포함하는 반면에, 아이콘 패턴에 있어서는 각각의 픽셀은 2, 4, 8 또는 16 비트를 포함할 수도 있다.

텔레비전 시스템이 초기화될 때, 예를 들어 EEPROM 재기입가능한 비휘발성 메모리(도시되지 않음)와 같은 집적 회로(CH)에 대한 외부 메모리에 저장된 그래픽 패턴은 상기 회로의 휘발성 메모리(RAM)로 전송된다. 이러한 외부 메모리에 패턴들을 저장함으로써, 외부 메모리는 상기 텔레비전 시스템의 제공자 또는 사용자의 요구에 따라 여러 가지 패턴들로 사전에 프로그램될 수 있음을 주목하자. 한 타입의 세트로부터 다른 타입의 세트로 변하는 사이즈를 갖는 다수의 픽셀을 포함하는 적어도 하나의 패턴이 이와 같이 전송되어 휘발성 메모리(RAM)에 저장될 수도 있다.

디스플레이 스크린 상에 화상 내 패턴들을 디스플레이하기 위해, 다음의 단계들이 수행된다.

제 1 단계에서, 제어 수단(CNTRL)은 처리될 패턴의 수를 제공하고, 픽셀이 상기 메모리로부터 추출되어야 하는 패턴 타입 표시(indication) -패턴 타입은 패턴의 픽셀당 비트 수에 대응- 를 제공함으로서, 픽셀 추출 수단(PE)을 제어한다. 상기 제어는 특히 메모리(RAM) 내에 저장된 각 패턴의 타입, 즉, 패턴당 픽셀 수를 포함하는 참조표(reference table)(도시되지 않음)를 이용하여 수행된다. 상이한 픽셀 사이즈를 발생하기 위하여, 메모리(RAM)는 패턴에서 발견할 수 있는 픽셀당 비트의 최대 수, 본원에서는 16 비트보다 크거나 동일한 사이즈의 출력 시퀀스를 포함하는 것이 바람직하다. 여기서 메모리 사이즈는 예를 들어, 15 kbyte이다.

제 2 단계에서, 픽셀 추출 수단(PE)은 휘발성 메모리(RAM) 내의 제 1 패턴을 선택하고, 상기 패턴을 판독하고, 상기 메모리의 출력에서의 상기 패턴의 적어도 하나의 픽셀을 메모리(RAM)의 출력 시퀀스의 타입 및 사이즈에 대한 표시 함수로서 추출한다. 이어서, 상기 추출 수단(PE)은 상기 적어도 하나의 픽셀을 인코딩 수단(CM)으로 송출한다. 예를 들면, 각각 8 비트인 네 개의 픽셀을 포함하는 아이콘 패턴이 있다면, 추출 수단(PE)은 메모리(RAM)의 16 비트 출력 시퀀스로부터 두 개의 8 비트 픽셀을 추출한다. 그 다음에, 상기 수단은 두 개의 픽셀을 인코딩 수단(CM)으로 전송한다.

비제한적인 일 실시예에 따르면, 픽셀 추출 수단(PE)은 시프트 레지스터와 같은 비트 시프팅 수단(SHIFT), 픽셀의 추출 및 송출을 허용하는 논리 회로를 포함한다. 도 2의 예에 따르면, 추출 수단(PE)은 1, 2, 4 또는 8 비트의 픽셀 관리를 허용한다. 이들 수단은 16 비트를 수신할 수 있는 입력(IN)과, 각각 8 비트를 수신할 수 있는 두 개의 출력(OUTA, OUTB)을 포함한다. 픽셀은 이들 두 출력 중 하나의 출력으로 송출된다. 전술한 바와 같이, 제어 수단(CNTRL)은 타입의 표시를 추출 수단(PE)에 공급한다. 상기 표시는 다음의 방식으로 2 비트(SP0, SP1)로 인코딩된다.

1 비트로 인코딩된 픽셀에 대해, SP0 = 0, SP1 = 0

2 비트로 인코딩된 픽셀에 대해, SP0 = 0, SP1 = 1

4 비트로 인코딩된 픽셀에 대해, SP0 = 1, SP1 = 0

8 비트로 인코딩된 픽셀에 대해, SP0 = 1, SP1 = 1

제어 수단(CNTRL)은 타입 표시에 따라서, 또한 시프트 비트(SH)에 의해, 입력 비트들을 추출 수단(PE)의 두 출력(OUTA, OUTB)으로, 결과적으로 적절한 인코딩 수단(CM)으로 스위칭할 수 있도록 하기 위하여 입력 비트 상에서 수행되는 시프트를 지시한다. 시프트 수단(SHIFT)은 휘발성 메모리(RAM) 내에 판독된 상이한 비트들을 수신하여, 이들을 시프트 비트(SH)의 함수로서 시프트한다. 시프트 수단(SHIFT)의 출력에 16 비트(I0-I15)까지 존재할 수 있다.

추출 수단(PE)의 출력(OUTA, OUTB)은 다음 두 표에 나타낸 비트 값으로 가정할 수 있다.

결국, 다음과 같은 회로에 대한 인코딩 로직을 갖는다.

도 2는, 특히 제 1 출력(OUTA) 및 제 2 출력(OUTB)의 제 1 요소(B0)에 대한 인코딩 로직의 예를 도시한 것이다. 예를 들면, 픽셀당 비트의 수가 4이면, 이들은 다음의 방식으로 관리된다.

- 휘발성 메모리(RAM) 내의 16 비트를 판독한다.

- 제어 수단(CNTRL)이 타입(SP0=1, SP1=0)의 표시 및 값 0의 시프트 비트(SH)를 추출 수단(PE)의 회로로 전송한다.

- 시프트 수단(SHIFT)의 출력(I0 내지 I3)에서, 제 1 픽셀에 대응하는 첫번째 네 개의 비트가 출력(OUTA)으로 송출된다.

- 병렬로, 시프트 수단(SHIFT)의 출력(I4 내지 I7)에서, 제 2 픽셀에 대응하는 네 개의 연속하는 비트들이 출력(OUTB)으로 송출된다.

- 휘발성 메모리(RAM) 내의 동일한 16 비트를 재판독한다.

- 제어 수단(CNTRL)이 타입(SP0l=1, SP1=0)의 표시 및 값 8의 시프트 비트(SH)를 추출 수단(PE)의 회로로 전송한다(여기서, 4 개의 시프트 비트가 각각 1000으로 인코딩된다).

- 8 개의 비트를 우측으로 시프트한다.

- 시프트 수단(SHIFT)의 출력(I0 내지 I3)에서, 제 3 픽셀에 대응하는 첫 번째 네 비트가 출력(OUTA)으로 송출된다.

- 병렬로, 시프트 수단(SHIFT)의 출력(I4 내지 I7)에서, 제 4 픽셀에 대응하는 네 개의 연속하는 비트들이 출력(OUTB)으로 송출된다. 이러한 방식으로 계속해서 진행한다.

픽셀들은 인코딩 수단(CM)으로 송출된다.

시프트 수단(SH)은 회로의 로직을 단순화하기 위한 것임에 주의하라. 또한, 본 실시예에서, 판독된 워드(각각 16 비트)는 제 1 바이트가 최하위 비트를 포함하고 우측에 인코딩되는 반면에, 제 2 바이트가 최상위 비트를 포함하고 좌측에 인코딩됨에 주의하라. 이 인코딩을 "빅 엔디안(big-endian)"이라고 한다. 물론, 상이한 로직이 상이한 워드 인코딩으로 사용되는 추출 수단(PE)의 다른 실시예도 가능하다.

인코딩 수단(CM)은 픽셀들을 특히 그들의 컬러, 투명성(transparency) 등의 함수로서 인코딩할 수 있다. 일반적으로, 임의의 수의 비트(이는 픽셀의 사이즈이다)로 인코딩된 컬러는 각각의 픽셀과 관련된다. 컬러는 세가지 특성, 즉, CIE(Commission Internationale de l'Eclairage)에 규정된 레드, 그린, 블루를 갖는다. 그러나, 화상의 균등한 합성을 위하여, 텔레비전 시스템의 스크린 상에 디스플레이할 목적으로, 각각의 픽셀이 인코딩된다. 픽셀의 컬러는 컬러 룩업 테이 블을 이용하여 인코딩된다. 픽셀의 컬러는 본 경우에는 24 비트로 인코딩된다. 일실시예에 따르면, 인코딩 수단(CM)은 적어도 두 개의 컬러 룩업 테이블을 포함하는데, 문자 패턴은 포함하지 않고 상이한 타입의 패턴만큼의 컬러 룩업 테이블을 포함하는 것이 바람직하며, 컬러 확장 테이블 및 투명성 테이블(ABT)을 포함하는 것이 바람직하다. 이들 상이한 테이블로 인해, 상이한 사이즈의 픽셀들을 인코딩할 수 있다.

도 3의 예에 도시되어 있는 바와 같이, 일실시예는 픽셀이 1, 2, 4 또는 8 비트의 사이즈를 갖는 패턴 타입을 포함한다. 인코딩 수단(CM)은 2 비트의 픽셀을 24 비트의 픽셀로 변환시키는 제 1 컬러 룩업 테이블(LUT2), 4 비트의 픽셀을 24 비트의 픽셀로 변환시키는 제 2 컬러 룩업 테이블(LUT4), 8 비트의 픽셀을 24 비트의 픽셀로 변환시키는 제 3 컬러 룩업 테이블(LUT8), 1 비트의 픽셀, 예를 들면 문자 패턴들로부터의 픽셀을, 이들 픽셀에 하나의 컬러 속성을 부여함으로써, 24 비트의 픽셀로 변환시키는 제 4 컬러 확장 테이블(LUT1), 그리고 마지막으로 스크린 상에서 겹쳐질 수도 있는 상이한 패턴들 사이의 투명성 계수의 속성을 허용하는 제 5 투명성 테이블(ABT)을 포함한다. 이들 계수는 "알파 혼합 계수"라고 한다. 물론, 24 비트 이외의 다른 인코딩도 이용될 수 있다. 이 경우에, 인코딩 수단(CM)은 대응 테이블을 포함한다.

제어 수단(CNTRL)은 이들 인코딩 수단(CM)에게 추출된 픽셀과 관련되는 상이한 코드들, 즉, 관련되는 컬러 또는 확장 테이블, 확장 테이블과 관련되는 컬러 및/또는 관련되는 투명성 계수를 표시함으로써 상기 인코딩 수단을 제어한다. 문자 패턴은 컬러를 포함하지 않으므로, 제어 수단(CNTRL)은 1을 그들에게 부가한다. 인코딩 수단(CM)은 동시에 한 픽셀만 인코딩할 수도 있으며, 따라서 집적 회로(CH)는 N 개의 인코딩 수단(CM)을 포함한다. 여기서 N>1이다. 그 결과 여러 개의 픽셀을 동시에 인코딩할 수 있다. 이것은 패턴 처리 시간을 감소할 수 있는 이점을 갖는다. 도 4의 예에는, 병렬로 여러 개의 픽셀을 처리하기 위한 두 개의 인코딩 수단(CMⅠ, CMⅡ)이 있다.

제 3 단계에서, 상이한 패턴들로부터의 픽셀들이 혼합되는 것을 회피하기 위하여, 제어 수단(CNTRL)이 인코딩 수단(CM)으로부터의 픽셀들을 분류한다(sort). 스위칭 수단(X-BAR)은 인코딩 수단(CM)으로부터의 상이한 픽셀들을 수신하여, 분류된 픽셀들을 적절한 큐잉 수단(adequate queuing means)(LFIFO)으로 스위칭한다. 이들 스위칭 수단은 예를 들면, "크로스바(crossbar)"라고 지칭되는 멀티플라이어 또는 상호접속 네트워크이다. 스위칭 수단(X-BAR)은 동일 패턴의 픽셀들을 동일한 큐잉 수단(LFIFO)으로 스위칭한다. 도 4의 예에 따르면, 제 1 패턴의 픽셀들은 제 1 큐잉 수단(LFIFO1)으로 스위칭되지만, 제 2 패턴의 픽셀들은 제 2 큐잉 수단(LFIFO2)으로 스위칭된다. 바람직하게는, 큐잉 수단(LFIFO)의 수는 인코딩 수단(CM)의 수에 대응한다.

도 4에 도시된 실시예에 따르면, 적어도 두 개의 인코딩 수단(CM)이 있을 때, 집적 회로(CH)는 분류를 지연하고 서로에 대한 한 픽셀의 스위칭에 적절한 지연 수단(R)을 포함하는 것이 바람직하다. 상기 지연 수단은, 예를 들면, 제 2 인코딩 수단(CMⅡ)과 픽셀 스위칭 수단(X-BAR) 사이에 배치된 지연 레지스터(R)이다. 이 레지스터(R)는, 동일한 패턴으로부터 나온 두 픽셀이 상기 패턴에 대응하는 큐잉 수단(LFIFO)으로 스위칭되어 동일 수단(LFIFO)으로 스위칭될 때, 상기 두 픽셀이 서로를 찌부러트리지 않도록 방지하는 이점을 갖는다.

제 1 패턴(M1)이 각각 8 비트인 네 개의 픽셀(P1, P2, P3, P4)을 포함하는 예를 들어보자. 도 5에서 알 수 있듯이, 제 1 클록 펄스(CLK1) 동안, 제 1 및 제 2 픽셀(P1, P2)은 확장 수단(PE)에 의해 메모리(RAM)의 출력에서 추출된다. 제 2 클록 펄스(CLK2)에서, 상기 픽셀(P1, P2)은 두 인코딩 수단(CMⅠ, CMⅡ)에 의해 병렬로 인코딩되는 반면에, 제 3 및 제 4 픽셀은 확장 수단(PE)에 의해 추출된다. 제 3 클록 펄스(CLK3)에서, 제 1 픽셀(P1)만이, 이 제 1 픽셀(P1)이 제 1 패턴(M1)에 속하는 것임을 인식하는 제어 수단(CNTRL)에 의해 분류되고, 스위칭 수단(X-BAR)에 의해 제 1 큐잉 수단(LFIFO1)으로 스위칭된다. 지연 레지스터(R)는 제 1 픽셀(P1)에 대하여 제 2 픽셀(P2)의 분류 및 스위칭을 지연시킨다. 그 결과, 제 4 펄스 클록(CLK4)까지는 제어 수단이 제 2 픽셀(P2)을 분류하지 않고 스위칭 수단(XBAR)이 그것을 제 1 큐잉 수단(LFIFO1)으로 스위칭하지 않는다. 따라서 지연 레지스터(R)에 의해, 제 1 및 제 2 픽셀(P1, P2)은 동시에 동일 큐잉 수단(LFIFO1)으로 스위칭되지 않고 서로를 찌부러트리지 않는다. 이는 상기 레지스터(R)가 없으면 발생할 것이다.

그러나, 여전히 문제점이 남아 있다. 도 5의 예에 따르면, 네 개의 픽셀(P1, P2, P3, P4)이 동일한 제 1 패턴(M1)에 속하면, 제 2 픽셀(P2) 및 추출된 제 3 픽셀(P3)은 또한 제 3 클록 펄스(CLK3)에서 서로를 찌부러트릴 것이다. 픽셀 들이 서로를 찌부러트리는 문제를 해결하기 위하여, 제어 수단(CNTRL)은 휘발성 메모리(RAM) 내의 상이한 패턴의 픽셀의 판독을 제어한다. 이 판독은 상기 패턴들 중 일부 패턴 내에 인터레이스된다. 이 목적을 위하여, M 개의 상이한 패턴에 대한 M 개의 연속하는 픽셀 판독 동작이 수행되며, 여기서 M은 집적 회로(CH) 내에 존재하는 인코딩 수단(CM)의 개수이다. 그 결과, 도 6의 예에 따르면, 만약 두 개의 인코딩 수단이 있으면, 두 개의 연속하는 판독 동작이 두 개의 상이한 패턴에 대한 픽셀들 상에서 수행된다. 따라서 제 1 패턴(M1)의 제 1 및 제 2 픽셀(P1, P2)이 제 1 클록 펄스(CLK1) 동안 추출되고, 제 2 패턴(M2)의 제 1 및 제 2 픽셀(P3, P4)이 제 2 클록 펄스(CLK2) 동안 추출된다. 제 4 클록 펄스(CLK4) 동안, 제 1 패턴(M1)의 제 2 픽셀(P2)이 제 1 큐잉 수단(LFIFO1)으로 스위칭되고 제 2 패턴(M2)의 제 1 픽셀(P3)이 제 2 큐잉 수단(LFIFO2)으로 스위칭되는 방식으로 된다.

마지막으로, 하나 또는 여러 개의 패턴들의 픽셀 세트가 전술한 방법에 따라 처리되었을 때, 마지막 단계 동안 상이한 패턴들이 구성 수단(CO)으로 보내진다. 상기 구성 수단(CO)은 한편으로는 외부 메모리(도시되지 않음)로부터의 화상으로 디스플레이될 화상을 구성하고, 다른 한편으로는 1999년 6월 15일자로 출원된 미국 특허출원 제 09/333,633호에 개시된 기술에 따른 휘발성 메모리(RAM)로부터의 패턴들로 디스플레이될 화상을 구성한다. 결국, 비디오 출력 코프로세서는 스크린 상에 이와 같이 구성된 화상을 디스플레이한다.

전술한 본 발명은, 비디오 화상을 처리하기 위한 프로세서 또는 코프로세서의 레벨에서 패턴들의 세트의 관리를 회피하고 따라서 프로세서 및 코프로세서에 접속된 데이터 버스의 과부하를 회피하거나 또는 대역의 혼잡을 회피한다는 이점을 갖는다. 패턴들은 이제 비디오 출력 코프로세서의 레벨에서 관리된다. 또한, 집적 회로는 단지 하나의 메모리만 포함한다. 이것은, 집적회로의 사이즈가, 여러 개의 메모리를 포함하며 그 결과 그들의 동작에 필요한 여러 개의 메모리 인터페이스(메모리 엑세스 수단)(이들 여러 개의 인터페이스는 또한 회로 상에 많은 공간을 점유한다)를 갖는 다른 회로에 비해 작아질 수 있다는 이점을 갖는다. 마지막으로, 앞에서 살펴본 바와 같이, 클록 레이트를 증가시키지 않고 픽셀들이 병렬로 처리될 수 있다는 사실은, 다른 메모리들보다 속도가 느리고 가격이 싼 메모리가 사용될 수 있다는 장점을 갖는다.

본 발명의 범주는 전술한 실시예에 한정되지 않는다.

본 발명은 또한 텔레비전 분야에 한정되지도 않으며, 특히 미래의 휴대용 전화 시스템 또는 오거나이저(organizer)와 같은 LCD 컬러 스크린을 이용하는 다른 분야에도 적용될 수 있다.

Claims

픽셀을 표현하는 데이터 세트를 처리하기 위한 집적회로(CH)에 있어서,

다수의 픽셀을 표현하는 적어도 하나의 2진의 워드를 포함하되, 2진의 워드가 표현하는 상기 픽셀의 수는 세트의 타입에 따라 변하는 적어도 하나의 데이터 세트를 저장하기 위한 단 하나의 메모리(RAM)와,

상기 데이터 세트의 타입의 표시를 제공하기 위한 픽셀 제어 수단(CNTRL)과,

상기 데이터 세트에 속하는 2진의 워드를 선택하고 판독하기 위한 것으로, 상기 메모리(RAM)의 출력에서의 상기 2진의 워드의 적어도 하나의 픽셀을 상기 데이터 세트의 타입의 상기 표시의 함수로서 추출하고, 상기 적어도 하나의 픽셀을 인코딩 수단(CM)으로 송출하는 픽셀 추출 수단(PE)을 포함하는 집적회로.
제 1 항에 있어서,

상기 인코딩 수단(CM)은 적어도 두 개의 컬러 룩업 테이블(LUT)을 포함하는 집적회로.
제 1 항에 있어서,

N(N>1) 개의 인코딩 수단(CM)을 포함하는 집적회로.
제 1 항에 있어서,

상기 제어 수단(CNTRL)은 상기 인코딩 수단(CM)으로부터의 픽셀을 분류(sort)하기 위한 집적회로.
제 1 항에 있어서,

동일한 데이터 세트의 픽셀을 동일한 큐잉 수단(LFIFO)으로 스위칭하기 위한 스위칭 수단(X-BAR)을 더 포함하는 집적회로.
제 5 항에 있어서,

다른 하나의 픽셀에 대하여 한 픽셀의 스위칭을 지연시키는 지연 수단(R)을 더 포함하는 집적회로.
제 1 항에 있어서,

상기 제어 수단(CNTRL)은 상기 메모리(RAM) 내의 상이한 데이터 세트들의 픽셀의 판독을 제어하고, 상기 판독은 여러 개의 상기 데이터 세트 내에 인터레이스(interlaced)되는 집적회로.
픽셀을 표현하는 상이한 데이터 세트를 처리하기 위한 방법에 있어서,

다수의 픽셀을 표현하는 적어도 하나의 2진의 워드를 포함하되, 2진의 워드가 표현하는 상기 픽셀의 수는 세트의 타입에 따라 변하는 적어도 하나의 데이터 세트를 단 하나의 메모리(RAM)에 저장하는 단계와,

상기 데이터 세트의 타입의 표시를 제공하는 단계와,

상기 데이터 세트에 속하는 2진의 워드를 선택하고 판독하는 단계와,

상기 메모리의 출력에서의 상기 2진의 워드의 적어도 하나의 픽셀을 상기 데이터 세트의 타입의 상기 표시의 함수로서 추출하는 단계와,

상기 적어도 하나의 픽셀을 인코딩 수단(CM)으로 송출하는 단계

를 포함하는 데이터 세트 처리 방법.
제 8 항에 있어서,

상기 인코딩 수단(CM)은 적어도 두 개의 컬러 룩업 테이블(LUT)을 포함하는 데이터 세트 처리 방법.
제 8 항에 있어서,

상기 방법은 N(N>1) 개의 인코딩 수단(CM)을 사용하는 데이터 세트 처리 방법.
제 8 항에 있어서,

상기 방법은 상기 인코딩 수단(CM)으로부터의 픽셀을 분류하는 단계를 더 포함하는 데이터 세트 처리 방법.
제 8 항에 있어서,

동일한 데이터 세트의 픽셀을 동일한 큐잉 수단(LFIFO)으로 스위칭하는 단계를 더 포함하는 데이터 세트 처리 방법.
제 12 항에 있어서,

상기 방법은 다른 하나의 픽셀에 대하여 한 픽셀의 스위칭을 지연시키는 단계를 더 포함하는 데이터 세트 처리 방법.
제 8 항에 있어서,

상기 데이터 세트에 속하는 2진의 워드를 판독하는 단계는 여러 개의 상기 데이터 세트 내에 인터레이스되는 데이터 세트 처리 방법.
제 8 항에 있어서,

상기 단계들은 집적회로(CH)에 의해 수행되는 데이터 세트 처리 방법.
삭제
삭제