TW550941B - System for processing graphic patterns - Google Patents
System for processing graphic patterns Download PDFInfo
- Publication number
- TW550941B TW550941B TW091102443A TW91102443A TW550941B TW 550941 B TW550941 B TW 550941B TW 091102443 A TW091102443 A TW 091102443A TW 91102443 A TW91102443 A TW 91102443A TW 550941 B TW550941 B TW 550941B
- Authority
- TW
- Taiwan
- Prior art keywords
- pixels
- scope
- integrated circuit
- pixel
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/02—Colour television systems with bandwidth reduction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Memory System (AREA)
Description
550941 A7 B7 五、發明説明(1 ) 本發明關於處理一種用於處理資料組之積體電路,該資 料組包含圖素。本發明也關於一種處理資料組,適用於該 電路之方法。本發明尤其係可以適用於數位電視之範圍。 美國專利5, 883, 670說明一種用於在一視訊處理器中處 理影像之積體電路。該電路係連接於一電腦。一揮發性記 憶體,例如,幾百萬位元組之指令之一 SDRAM係與本電腦結 合。該電路包含影像編碼裝置。在記憶體中儲存及處理通 過一視訊頻道到達之影像排序如編碼之影像。PG類型之一 標準匯流排係使用於存取該記憶體之電路。 在數位電視之範圍中,通常係在影像上使用及重疊資料 組例如圖形圖案(指標、符號等)。例如,在一影片之一視 覺螢幕上翻譯成為一外國語言時使用符號。利用這種圖案 處理一影像時,執行下面步驟: -儲存來自視訊頻道及圖案之編碼影像排序於SDRAM記 憶體, -處理影像之一排序·· -讀取在SDRAM揮發性記憶體中之影像之一排序, -解碼影俸之排序, -寫入影像之排序因此解碼進入SDRAM記憶體, -為藉由一專用協同處理器之裝置執行修正其本來係 在編碼影像之誤差之一步驟讀取影像之排序(目前提到修 正如前處理), -改進之影像進入SDRAM記憶體之重新寫入, -圖案之處理: -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550941 ^ A7 B7 五、發明説明(2 ) -讀取在SDRAM揮發性記憶體中之圖案, -藉由一專用圖形協同處理器之裝置處理圖案, -重新寫入圖案進入SDRAM記憶體, -藉由視訊處理器讀取影像之排序及因此處理圖案, -藉由該處理器利用該排序及該圖案顯示之影像之組合, -藉由一視訊輸出協同處理器組合之影像之顯示。 根據ATSC標準(先進電視標準協會)之一個可能性,影像之 一解碼排序在正常清晰度中每一秒鐘占用20M位元組(一包 含8位元之位元組)及在高清晰度中124M位元組。因此,用 於產生如在上文中說明之影像之一排序,需要有多於100M 位元組/s= (2 + 2 + 1) *20之通過頻帶用於在正常清晰度中之 影像,及多於620M位元組/s== (2 + 2 + 1)*124用於在高清晰度 中之影像(二個讀取操作、二個寫入操作用於解碼及改進, 一個讀取操作用於組合),沒有計算不同圖案之處理。如果 上面說明之系統係使用於處理一備有圖案之影像,有許多 對SDRAM記憶體之存取之時脈,在資料匯流排之階段一超載 及因此通過頻帶之一可考慮到之混亂之一危險。 一藉由本發明之目標解決之技術問題係提出用於處理 在一影像中之資料组之一積體電路,該資料組包含圖素, 如同一相關方法,尤其允許對記憶體之存取時脈之一減少 及減少通過頻帶之混亂。 根據本發明之一第一目的,對提出之技術問題之一解決 方式特徵在積體電路包含: ——唯一記憶體,適用於儲存至少一組包含一些具有從 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 550941 A7 B7
五、發明説明(3 一種類型之組到另外之一尺寸改變·之圖素之資料, 〜用於控制圖素之裝置,適用於給定一組資料之類型、 一指示, t n 〜用於摘取圖素之裝置’適用於選擇及讀取該組資料 在記憶體之輸出摘取該組資料之至少一圖素如該指示之 函數,及傳送該至少一個圖素到編碼裝置。 根據本發明之一第二目的,本解決方式特徵在處理資料 組之方法包含以下步騾: -儲存至少一組包含一些具有從一種類型之組到另外之 一尺寸改變之圖素之資料於一唯一記憶體中, -給定一組資料之類型之一指示, -選擇及讀取該組資料, 一在記憶體之輸出摘取該組資料之至少一圖素做為該指 示之一函數, 一傳送該至少一圖素到編碼裝置。 如又後所詳述,該資料組係藉由用於控制及摘取圖素及 編碼之裝置即時處理該組資料,不需要藉由使用一外部記 fe體執行在積體電路之記憶體中之讀取操作。因此減少對 記憶體之存取及,因此,通過頻帶係較不混亂。 精由非限制性實例,參考文後說明之實施例將瞭解及說 明本發明之這些及其它觀念。 在圖式中: 圖1概略揭示本發明積體電路之一結構, 圖2揭示圖1之積體電路中之摘取裝置之一非限制性實 -6- 本纸張尺度適用中國國家標準(CNS) A4規格(2ι〇χ 297公釐) 550941 A7 B7 五、發明説明(4 ) 施例, 圖3係圖1之積體電路中之編碼裝置之一電路, 圖4揭示圖1之積體電路之一非限制性實施例, 圖5概括說明圖1之積體電路之一部分之操作之一第一 ‘ 模式, 圖6概括說明圖1之積體電路之一部分之操作之一第二 模式。 本發明之闡釋係關於在電視範圍中使用之電路之一實 例。圖1揭示積體電路CH之一結構示意圖。在吾人之實例中 ,積體電路CH係包含於一電視系統中,尤其包含一顯示螢 幕、一時脈CLK及一視訊輸出處理器(未揭示)。較佳地,該 電路係包含於一視訊輸出協同處理器中。積體電路CH包含 用於控制圖素之裝置CNTRL,例如一普通控制裝置、一唯一 記憶體RAM、用於摘取圖素之裝置PE,編碼裝置CM及一影像 組合裝置C0。其也包含用於切換圖素之裝置X-BAR及用於圖 素之仔列裝置L FIF 0。圖素係包含於一組其較佳係圖形圖案 之資·料中。一圖形圖案包含一明確數量之圖素及各個圖素 包含一給定數量之位元。有一些圖案之類型。根據圖案之 類型,改變位元之數量用於一圖素。換言之,可以依據一 些可變位元編碼圖素。因此,在用於一指標圖案時,各個 圖素通常可以包含2、4、8或16位元,用於一符號圖案,各 圖素包含1位元。 在初始化一電視系統時,儲存於一在積體電路CH旁之外 部記憶體,例如,一 EEPR0M可再寫非揮發性記憶體(圖中未 本紙張尺度適用中國國家標準(CMS) A4規格(210 X 297公釐) 550941 A7 B7 五、發明説明(5 ) 示)中之圖形圖案,係傳送到該電路之揮發性記憶體RAM。 注意藉由因此儲存資料於此外部記憶體中,可以根據該電 視系統之一提供者或使用者之需求利用可變圖案程式化外 部記憶體。最後可以因此傳送及儲存包含一些具有從一種 類型之組改變到另外之一尺寸之圖素之一圖案於揮發性記 憶體RAM中。 為在頭示螢幕上顯不一影像中之圖案,執行下面步驟。 在一第一步驟中,控制裝置CNTRL藉由給定它們處理圖 案之數量,及藉由也給定必須從該記憶體摘取之圖素之圖 案之類型之一指示控制圖素摘取裝置PE,圖案之一類型相 應於圖案之每一圖素之位元之數量。藉由尤其包含各個儲 存於記憶體RAM中之圖案之類型之一參考表格(圖中未示) 之優點,每一圖案圖素之數量執行該控制。將注意,用於 產生不同尺寸之圖素,記憶體RAM較佳包含較大於或等於可 以在一圖案中發現之每一圖素之位元之最大數量之一尺寸 之一輸出排序’在此為16位元’其中記憶體之尺寸係例如 15 k位元組。 在一第二步驟中,圖素摘取裝置PE在揮發性記憶體中選 擇一第一圖案,在該記憶體之輸出讀取該圖案及摘取該圖 案之至少一圖素如記憶體RAM之輸出排序之類型及尺寸之 該指示之一函數。隨後,該摘取裝置PE傳送該至少一圖素 到編碼裝置CM。例如,如果有包含四個圖素,各個圖素8 位元之一指標圖案,摘取裝置P E從記憶體R A Μ之1 6位元之輸 出排序摘取二個8位元之圖素。隨後,該記憶體施加二個圖 -8- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 550941
素到編碼裝置CM。 根據一非限制性實施例,圖素摘取裝iPE包含位元移位 裝置SHIFT,例如允許圖素之摘取及傳送之移位暫存器,及 遴輯電路。根據圖2之實例,摘取裝置pE允許丄、2、4或8 位元之圖素之配置方式。這些裝置包含一可以接收16位元 之輸入IN,及各個可以接收8位元之2輸出〇υτΑ&〇υτβ。傳 送一圖素到這些二個輸出中之一個。如在上文中已經說明 ,控制裝置CNTRL支援對摘取裝置pe之類型之一指示。依據 在下面方法中之2位元SP0及SP1編碼本指示: SP0 = 0’ SP1 = 0用於依據1位元編碼一圖素, SP0 = 0’ SP1 = 1用於依據2位元編碼一圖素, SP0 = 1 ’ SP1 = 0用於依據4位元編碼一圖素, SP0 = 1,SP1 = 1用於依據8位元編碼一圖素。 控制裝置CNTRL藉由移位位元SH之裝置也指示,根據指 示類型,可以切換在輸入位元上執行之移位到摘取裝置pE 之二個輸出0UTA及0UTB及,因此,到適當編碼裝置CM。移 位裝置SHIFT接收在揮發性記憶體RAM中讀取之不同位元, 及多位它們如移位位元SH之一函數。在移位裝置shift之輸 出可以出現向上到16位元1〇到115。 摘取裝置PE之輸出輸出〇UTA及0UTB可以假設在下面二 個表格中指示之位元之數值。 -9 · 本纸張尺度適用中國國家標準(CMS) A4規格(210 X 297公釐) 550941 A7 B7 五 發明説明(7 ) 輸出0UTA' 圖案之類型 字位元/圖素) 指示類型 AO A1 A2 A3 A4 A5 A6 A7 1 (SPO, SPl) = (〇, 〇) 10 2 (SPO, SPl) = (〇, 1) 10 11 _ 4 (SPO, SP1) = (1, 〇) 10 11 12 13 _ 8 (SPO, SP1) = (1, 1) 10 11 12 13 14 15 16 17
輸出0UTB 圖案之類型 位元/圖素) 指示類型 BO B1 B2 B3 B4 B5 B6 B7 1 (SPO, SP1) = (0, 0) 11 __ 2 (SPO, SP1) = (0, 1) 12 13 —4 (SPO, SP1) = (1, 0) 14 15 16 17 8 (SPO, SP1) = (1, 1) 18 19 110 111 112 113 114 115 因此,我們具有一用於電路之編碼邏輯如下: Α0 = Ι0 ; A1 = I1 ; A2 = I2 ; A3 = I3 ; A4 = I4 ; A5 = I5 ; A6 = I6 ;A7=I7 ; B0 = I1. (SP0+SPD + I2. SPO. SP1 + I4. SPO. SP1 + I8. SPO. SP1 ; B1-I3. SPO. SP1 + I5. SPO. SP1 + I9. SPO. SP1 ; B2 = I6. SPO. SPl + 110. SPO. SP1 ; B3 = I7. SPO. sTi + Ill. SPO. SP1 ; B4=I12 ; B5=I13 ; B6=I14 ; -10- 木纸張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 550941 A7 發明説明(8 B7 = 115。 圖2揭示編碼邏輯之一實例,尤其用於第一輸出⑽以及 用於第二輸出〇UTB之一第一元件Β0。 例如,如果每一圖素位元之數量係4,它們係依據下面 方法配置: -在揮發性記憶體RAM中16位元之讀取, 一控制裝置CNTRL傳送類型SP0 = 1,SP1 = 0之指示及數值〇 之移位位元SH到摘取裝置PE之電路, -在移位裝置S ΗIF T之輸出I 〇到I 3,傳送四個相應於一 第一圖素之第一位元到0UTA, -並聯地,在移位裝置SH I FT之輸出14到I 7,傳送四個 相應於一第二圖素之隨後位元到〇UTB, -在揮發性記憶體RAM中相同1 6位元之重新讀取, -控制裝置CNTRL傳送類型SP0 = 1,SP1 = 0之指示及數值8 之移位位元S Η到摘取裝置P E之電路(在此分別編碼4移位位 元為1 000), -在右方上八個位元之移位, -在移位裝置SH I FT之輸出I 〇到I 3,傳送四個相應於一 第三圖素之第一位元到0UTA, -並聯地,在移位裝置SHIFT之輸出14到17,傳送四個 相應淤一第四圖素之隨後位元到0UTB,等等。 傳送圖素到編碼裝置CM。 將注意移位裝置SH具有簡化電路之邏輯之物件。然而, 將注意在本實施例中,在第二位元組包含最高有效位元, -11 - 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 rr
550941 A7 B7
及係在左方上編碼時,第一位元組包含最低有效位元,及 在右方上編碼,依據這一種方式編碼字元讀取(各16位元) 。提到本編碼如“大終止”。當然,摘取裝置PE之其它實 施例對一不同字元編碼使用一不同邏輯係合理。 、 編碼裝置CM允許圖素之編碼,尤其如它們之色彩、它們 之透明度等等之一函數。通常,依據一明確數量之位元編 碼之一色彩係與各個圖素結合。一色彩具有三個特色,藉 由色度圖(CIE)定義稱為紅、綠及藍。然而,用於影像之一 均勻組合,利用一觀點來顯示在電視系統之螢幕上,編碼 各個圖素。因此藉由一色彩檢查表格之裝置編碼一圖素之 色彩。在本情形中依據24位元編碼一圖素之色彩。根據— 非揮發性實施例,編碼裝置CM包含至少二個色彩檢查表格 及較佳包含如不同類型之有圖案之許多色彩檢查表格,不 包含符號圖案,及較佳一色彩擴展表格及一透明度表格Αβτ 。因為這些不同表格,將允許編碼不同尺寸之圖素。 如在圖3之實例中所示,一非限制性實施例包含其之具 有1、2、4或位元8之一尺寸乏圖案之類型。編碼裝置[μ包 含一第一色彩檢查表格LUT2允許2位元之圖素成為24位元 之圖素之轉換,一第二色彩檢查表格LUT4允許4位元之圖素 成為24位元之圖素之轉換,一第三色彩檢查表格LUT8允許8 位元之圖素成為24位元之圖素之轉換,一第四色彩檢查表 格LUT1允許一位元之圖素,例如,來自符號圖案之圖素, 藉由#忍定一色彩給它們成為2 4位元之轉換,及最後一第五 透明度檢查表格ABT允許在其可以在螢幕上重疊之不同圖 -12- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 η
550941 A7 B7 五、發明説明(1〇) 案之間之透明度係數之認定’其中提到係數如“最初混合 係數。當然’可以使用24位元以外之_編碼。在本情形 中’編碼裝置CM包含相應表格。 控制裝置眶藉由對它們指示與一摘取圖素結合之不 冋碼’即結合之色彩或擴展表格,用於結合擴展表格及/ 或透明度係數結合之色彩控制這些編碼裝置。將注音一符 號圖案沒有色彩如此控制裝置CNTRL指定—色彩给它們。2 碼裝置CM可以在-時脈僅編碼—圖素,因此積體電路圓 佳包含N編碼裝置cM,N>卜因此,允許依據並列編碼一些 圖素。這具有減少處理-圖案之時脈之優點。如在圖4之實 例中所示’有二個祕並列編碼—些圖素之編碼裝置⑴ 及 CMn。 在一第三步驟中,為避免來自不同圖案之圖素混合,控 制裝置CNTRL排序來自編碼裝置CM之圖素。切換裝置 接收來自編碼裝置之不同圖素及切換圖素因此排序到適 當佇列裝置LHF0。這些切換裝置係,例如,提出如“閃” 之多工器或互相連接網路。切換裝置卜讀切換相同圖案之 圖素到相同佇列裝置LFIF0。根據圖4之實例,在切換一第 二圖案之圖素到第二佇列裝HFIF〇2時,一第—圖案之圖 素係因此切換到第一佇列裝置LFIF01。較佳,佇列裝置 LFIF0之數量相應於編碼裝置⑶之數量。 根據在圖4中說明之實施例’在至少二編碼裝置㈤寺, 積體電路CH較佳包含適用於延遲一個有關另外圖素之圖素 之排序及S換之延遲裝置R。該延遲裝置係,例如’,、一延遲 -13-
550941 A7 B7 i、發明説明(11 ) ^^ - 暫存器R配置於第二編碼裝置CM η及圖素切換裝置X—說之 m存nw有防止二個來自相同圖案之圖素在切換它 們到相應於該圖案之传列裝置!^邝〇時互相壓住,因此到相 同裝置LFIF0之優點。 讓我們採用包含四個8位元之各個圖素?1、p2、p3&p4 之一第一圖案Ml之一實例。如可以在圖5中看到,在一第一 時脈脈衝CLK1時,在記憶體RAM之輸出藉由摘取裝置pE之優 點摘取第一及第二圖素^及!^。在第二時脈脈衝clk2,在 藉由摘取裝置PE摘取第三及第四圖素時’ #由二個編碼裝 置CMI及CMII依據並列編碼該圖素ρι&ρ2。在第三時脈脈 衝CLK3,藉由確認第一圖素PH|、屬於第一圖案…之控制裝 置CNTRL排序僅第一圖素P1,及係藉由切換裝置χ —bar切換 到第一佇列裝置LFIF01。延遲暫存器R延遲關於第一圖素ρι 之第二圖素P2之排序及切換。因此,其並非直到第四時脈 脈衝CLK4為止,即控制裝置排序第二圖素p2及切換裝置切 換其到第一佇列裝置LFIF〇1。藉由延遲暫存器R之優點,因 此係不同時切換第一及第二圖素P1&p2到相同佇列.裝置 LFIF01及因此不互相壓住,沒有該暫存器1^之出現壓住將產 生。 然而,仍然有一最後問題。根據圖5之實例,如果四個 圖素PI、P2、P3及P4屬於相同第一圖案Ml,第二圖素p2及 摘取之第三圖素P3將也在第三時脈脈衝CLK3互相壓住。為 解決圖素互相壓住之本第二問題,控制裝置CNTRL控制在揮 發性i己憶體RAM中之不同圖案之圖素之讀取,在一些該圖案 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公茇) 550941
『取到本終端,執行用於M不同圖案之圖素之Μ連 作’纟Μ係存在於積體電路⑽之編碼裝置CM 用於I因此#據圖6《貫例,如果有二個編碼裝置’在 二個不同圖案之圖素上執行二個連續讀取操作。因此 二:弟-時脈脈衝CLK1時摘取—第一圖倾之第一及第二 圖素=及…及在-第二時脈脈衝⑽時摘取—第二圖案 《弟-及第二圖素P3&P4。在—第四時脈脈衝隨時, *為切換第-圖鏡之第二圖素以到第一仔列裝置LF· ^切換第二圖案们之第—圖素P3到第二仵列裝置LF謂 寺寺沒有壓住。 、取後’纟已經根據上文說明之方法處理一個或一些圖案 之圖素組時,在-最後步驟時傳送不同圖案到組合裝置⑶ 。該組合裝置C0組合顯示之f彡|& 、、, ^ ^ 在一万面,利用來自外 P = L、把(未揭不)又影像,及,另方面,利用⑺⑽年^月^ 曰提出之美國專利中請案09/333,633中說明之習知技術揮 發性記憶體RAM之該圖案。視訊輸出協同處理器最後顯示因 此在螢幕·上組合之影像。 、已說明之本發明因此具有之優點為避免在$於處理視 訊影像之一處理器或協同處理器之階段之圖案組之配置方 式,及因此避免連接於處理器或協同處理器之資料匯流排 < 一過載,或也避免通過頻帶之混亂。圖案現在係配置在 視訊輸出協同處理器之階段。此外,積體電路包含僅一記 憶體,這具有之優點為可以減少積體電路關於包含一些記 憶體之其它電路及,因此,一些需要用於它們之操作,其 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝
、 550941 A7 B7 五、發明説明(13 ) -~- 轉I面也占有5午多在一電路上之空間之記憶體界面(記憶 予取裝置)之尺寸。最後,可以依據並列處理圖素之事實 ’如我們在上文中已經看到,沒有增加時脈速率具有之優 點為可以使用較不快速及因此較少費用於其它記憶體之一 記憶體。 ^ 必須瞭解本發明之範圍絕不受限於已說明之實施例。 本發明也不受限於電視之範圍,但是也可以施加在明顯 万、那些使用一 LCD彩色螢幕例如未來攜帶式電話系統或編 製器之其它範圍。 -16- 本紙張尺度適用中國國家標準(CNS)八4規格(21〇 X 297公釐)
Claims (1)
- 550941 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 __ 六、申請專利範圍 1· 一種用於處理資料組之積體電路(CH),該資料组包含圖 素’其特徵在該積體電路包含: - 一唯一記憶體(RAM),適用於儲存至少一組包含一些 具有從組之一種類型到另外之一尺寸改變之圖素之 資料, -裝置(CNTRL),用於控制圖素,適用於給定〆組資料 之類型之一指示, -裝置(PE),用於摘取圖素,適用於選擇及讀取該組資 料,在該記憶體(RAM)之輸出摘取該組資料之至少一 圖素做為該指示之一函數,及傳送該至少一圖素到編 碼裝置(CM)。 2.如申请專利範圍第1項之積體電路,其特徵在該編碼裝 置(CM)包含至少二個時脈檢查表格(LUT)。 3·如申請專利範圍第1項之積體電路,其特徵在該積體電 路包含N個編碼裝置(CM),其中N> 1。 4·如申請專利範圍第丨項之積體電路,其特徵在該控制裝 置(CNTRL)係適用於排序來自該編碼裝置([μ)之圖素。 5.如申請專利範圍第丨項之積體電路,其特徵在該積體電 路亦包含切換裝置(X —BAR)適用於切換該相同資料組之 圖素到該相同佇列裝置(LFIF0)。 6_如申請專利範圍第5項之積體電路,其特徵在該積體電 路亦包含延遲裝置(R)適用於延遲一個有關另外圖素之 圖素之該切換。 7·如申請專利範圍第丨項之積體電路,其特徵在該控制裝 -17- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ------;—— (請先閱讀背面之注意事項再填寫本頁) 訂 550941 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 、申請專利範圍 置(CNTRL)控制在s己憶體(RAM)中不同資料組之圖素之 讀取,該讀取係組合於一些該資料組中。 8. —種用於處理資料組之方法,該不同資料組包含圖素, 其特徵在該方法包含以下步驟: -在一唯一記憶體(RAM )中儲存至少一組包含一些具 有從組之一種類型到另外之一尺寸改變之圖素之資 料, -給定一組資料之類型之一指示, -選擇及讀取該組資料, · -摘取該組資料之至少一圖素做為該指示之一函數, -傳送該至少一個圖素到編碼裝置(CM)。 9. 如申請專利範圍第8項之處理資料組之方法,其特徵在 孩編碼裝置(CM)包含至少二個時脈檢查表格(LUT)。 10·如申請專利範圍第8項之處理資料組之方法,其特徵在 孩方法包含N個編碼裝置(CM),其中N>丄。 11. 如申請專利範圍第8項之處理資料組之方法,其特徵在 孩万法包含排序該相同資料組之圖素到該編碼裝置 (CM)之一辅助步驟。 12. 如申請專利範圍第8項之處理資料組之方法,其特徵在 =法包含切換該相同資料組之圖素到該相同仔列裝 置(LFIF0)之一輔助步驟。 13·:申:專利範圍第12項之處理資料組之方法,其特徵在 包含延遲一個有關另外圖素之圖素之切換之一 辅助步驟。 $ 張肅用 :! !衊— — (请先聞tif背命之注意事項存填寫本貢〕 tr -18- 8 8 8 8 A B c D 550941 六、申請專利範圍 14·如申請專利範圍第8項之處理資料組之方法,其特徵在 .不同資料組之該圖素之讀取係組合於一些該資料組中。 15·如申請專利範圍第8項之處理資料組之方法,其特徵在 該步驟係藉由一積體電路(CH)執行。 16. —種視訊輸出協同處理器,包含一如申請專利範圍第1 項到第7項之用於處理資料組之積體電路(CH)。 17. —種電視系統,包含一如申請專利範圍第1項到第7項之 用於處理資料組之積體電路(CH)。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0101945A FR2820925A1 (fr) | 2001-02-13 | 2001-02-13 | Systeme de traitement de motifs graphiques |
Publications (1)
Publication Number | Publication Date |
---|---|
TW550941B true TW550941B (en) | 2003-09-01 |
Family
ID=8859956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091102443A TW550941B (en) | 2001-02-13 | 2002-02-08 | System for processing graphic patterns |
Country Status (7)
Country | Link |
---|---|
US (1) | US6795077B2 (zh) |
EP (1) | EP1233402A1 (zh) |
JP (1) | JP2002297442A (zh) |
KR (1) | KR100884849B1 (zh) |
CN (1) | CN1221145C (zh) |
FR (1) | FR2820925A1 (zh) |
TW (1) | TW550941B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2820925A1 (fr) * | 2001-02-13 | 2002-08-16 | Koninkl Philips Electronics Nv | Systeme de traitement de motifs graphiques |
US7747091B2 (en) * | 2003-09-05 | 2010-06-29 | Sharp Laboratories Of America, Inc. | Systems and methods for section-by-section processing of a digital image file |
CN100412902C (zh) * | 2005-05-09 | 2008-08-20 | 南开大学 | 图形图像数据信息提取方法 |
US8968080B1 (en) | 2010-11-05 | 2015-03-03 | Wms Gaming, Inc. | Display of third party content on a wagering game machine |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5130797A (en) * | 1989-02-27 | 1992-07-14 | Mitsubishi Denki Kabushiki Kaisha | Digital signal processing system for parallel processing of subsampled data |
US5446560A (en) * | 1993-05-12 | 1995-08-29 | Ricoh Company, Ltd | Method and apparatus for raster to block and block to raster pixel conversion |
US5625379A (en) * | 1993-07-29 | 1997-04-29 | Cirrus Logic, Inc. | Video processing apparatus systems and methods |
GB9325073D0 (en) * | 1993-12-07 | 1994-02-02 | Eidos Plc | Improvements in or relating to video processing systems |
US5815137A (en) * | 1994-10-19 | 1998-09-29 | Sun Microsystems, Inc. | High speed display system having cursor multiplexing scheme |
US5805175A (en) * | 1995-04-14 | 1998-09-08 | Nvidia Corporation | Method and apparatus for providing a plurality of color formats from a single frame buffer |
US5867178A (en) * | 1995-05-08 | 1999-02-02 | Apple Computer, Inc. | Computer system for displaying video and graphic data with reduced memory bandwidth |
US5877741A (en) * | 1995-06-07 | 1999-03-02 | Seiko Epson Corporation | System and method for implementing an overlay pathway |
KR100269106B1 (ko) * | 1996-03-21 | 2000-11-01 | 윤종용 | 멀티프로세서 그래픽스 시스템 |
US5883670A (en) | 1996-08-02 | 1999-03-16 | Avid Technology, Inc. | Motion video processing circuit for capture playback and manipulation of digital motion video information on a computer |
JPH10302054A (ja) * | 1997-04-24 | 1998-11-13 | Mitsubishi Electric Corp | フレームバッファメモリ |
JP3747627B2 (ja) * | 1998-05-18 | 2006-02-22 | 三菱電機株式会社 | 表示回路 |
US6573905B1 (en) * | 1999-11-09 | 2003-06-03 | Broadcom Corporation | Video and graphics system with parallel processing of graphics windows |
FR2820925A1 (fr) * | 2001-02-13 | 2002-08-16 | Koninkl Philips Electronics Nv | Systeme de traitement de motifs graphiques |
-
2001
- 2001-02-13 FR FR0101945A patent/FR2820925A1/fr active Pending
-
2002
- 2002-02-08 TW TW091102443A patent/TW550941B/zh active
- 2002-02-09 CN CNB021077185A patent/CN1221145C/zh not_active Expired - Fee Related
- 2002-02-09 KR KR1020020007632A patent/KR100884849B1/ko not_active IP Right Cessation
- 2002-02-11 US US10/073,774 patent/US6795077B2/en not_active Expired - Lifetime
- 2002-02-11 EP EP02075551A patent/EP1233402A1/fr not_active Withdrawn
- 2002-02-13 JP JP2002035021A patent/JP2002297442A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR20020067003A (ko) | 2002-08-21 |
KR100884849B1 (ko) | 2009-02-23 |
CN1221145C (zh) | 2005-09-28 |
FR2820925A1 (fr) | 2002-08-16 |
JP2002297442A (ja) | 2002-10-11 |
US6795077B2 (en) | 2004-09-21 |
CN1371218A (zh) | 2002-09-25 |
US20020164076A1 (en) | 2002-11-07 |
EP1233402A1 (fr) | 2002-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5572235A (en) | Method and apparatus for processing image data | |
US6762758B2 (en) | System, method, and apparatus for compression of video data using offset values | |
TWI352512B (en) | Data-modifying run length encoder to avoid data ex | |
JPS58149548A (ja) | メモリ制御方式 | |
US5420609A (en) | Frame buffer, systems and methods | |
TW550941B (en) | System for processing graphic patterns | |
US5446560A (en) | Method and apparatus for raster to block and block to raster pixel conversion | |
US20230087911A1 (en) | Method and apparatus for generating vector diagram and storage medium | |
KR20050113500A (ko) | 그래픽 데이터 압축 및 복원 장치와 그 방법 | |
JP2013512482A (ja) | エンコード済みのテクスチャ要素ブロックについて使用することができるデコーディングシステムおよび方法 | |
KR100852958B1 (ko) | 서브픽셀 렌더링과 데이터 압축을 이용한 디스플레이드라이버 장치 및 그 제어방법 | |
US7460718B2 (en) | Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory | |
JP3508630B2 (ja) | デジタル画像入出力を備えるフレームバッファ装置および画像表示装置 | |
CN112788338B (zh) | 图像压缩及解压缩方法、设备、装置和存储介质 | |
US7340101B2 (en) | Device and method for compressing and decompressing data for graphics display | |
JP2004023332A (ja) | 画像データ処理回路及びディジタル放送受信装置 | |
US20080219569A1 (en) | System and method for decoding and viewing of image files | |
US5880746A (en) | Apparatus for forming a sum in a signal processing system | |
KR920008274B1 (ko) | 그래픽 시스템의 16/256 컬러 스위칭 장치 | |
US5894568A (en) | Apparatus and method for computing a difference in a digital processing system | |
EP1173926B1 (en) | Device for compressing/decompressing bit strings | |
WO1994010643A1 (en) | Improved method and apparatus for processing image data | |
JPS595780A (ja) | ランレングス符号化装置 | |
JPH02170283A (ja) | 画像データの転送回路 | |
JPH0363846A (ja) | ルックアップテーブル装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |