KR0147019B1 - 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법 - Google Patents

박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법

Info

Publication number
KR0147019B1
KR0147019B1 KR1019940035625A KR19940035625A KR0147019B1 KR 0147019 B1 KR0147019 B1 KR 0147019B1 KR 1019940035625 A KR1019940035625 A KR 1019940035625A KR 19940035625 A KR19940035625 A KR 19940035625A KR 0147019 B1 KR0147019 B1 KR 0147019B1
Authority
KR
South Korea
Prior art keywords
gate
pad
liquid crystal
crystal display
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940035625A
Other languages
English (en)
Other versions
KR960024600A (ko
Inventor
김진관
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940035625A priority Critical patent/KR0147019B1/ko
Priority to US08/575,876 priority patent/US5670400A/en
Publication of KR960024600A publication Critical patent/KR960024600A/ko
Application granted granted Critical
Publication of KR0147019B1 publication Critical patent/KR0147019B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

이 발명은 게이트라인과 투명전극이 직접 접촉되지 않도록 하여 컨택저항을 개선시킨 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정 디스플레이 소자의 제조방법에 관한 것으로서, 기판 위에 게이트라인이 형성되어 있고, 상기 게이트라인의 일부 위에 제1 및 제2양극산화막이 형성되어 있고, 상기 게이트라인 상부의 상기 제1 및 제2양극산화막이 형성되어 있지 않은 부분에 양극산화가 가능한 물질이 성막되어 있고, 상기 제2양극산화막의 상부에 게이트절연막이 적층되어 있고, 상기 게이트절연막의 상부에 게이트패드가 형성되어 있고, 상기 게이트패드의 상부에 보호막이 형성되어 있고, 상기 보호막 위에 투명 전극이 형성되어 있으며, 상기 보호막은 상기 게이트패드를 노출시키는 제1접촉구를 가지고 있고, 상기 보호막과 상기 게이트 절연막은 상기 게이트라인 위의 상기 양극산화가 가능한 물질을 노출시키는 제2접촉구를 가지고 있어 상기 투명 전극에 의해 상기 게이트패드와 상기 게이트라인 위의 상기 양극산화가 가능한 내화학성 물질층이 전기적으로 연결되는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법에 관한 것이다.

Description

박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자의 패드부를 나타낸 단면도이고,
제2도의 본 발명의 박막트랜지스터 액정 디스플레이 소자의 패드부를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 게이트 4 : 양극산화막
6 : 게이트절연막 7 : 게이트패드
8 : 보호막 10 : 투명전극
22 : 게이트 23 : 양극산화 가능한 내화학성물질
24 : 제1양극산화막 25 : 제2양극산화막
26 : 게이트절연막 27 : 게이트패드
28 : 보호막 30 : 투명전극
본 발명은 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법에 관한 것으로서, 더욱 상세히 말하자면, 박막트랜지스터 액정디스플레이 소자의 패드부의 게이트와 투명전극이 직접 접촉되지 않도록 하여 컨택저항을 개선시킨 드라이브 아이씨(driver IC)와 연결하기 위한 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법에 관한 것이다.
이하, 제1도를 참고로 하여 종래의 박막트랜지스터 액정 디스플레이 소자의 제조방법에 대해 설명한다.
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자의 패드부를 나타낸 단면도이다.
먼저, 기판 위에 게이트(2)를 성막하고 패턴한다.
다음 양극산화기법으로 패드 연결부를 제외한 나머지 부분을 양극산화하여 양극산화막(4)을 형성한다.
다음 화학기상증착기법으로 게이트절연막(6), 아몰퍼스 실리콘, n+아몰퍼스 실리콘층을 차례로 성막한다.
다음 박막트랜지스터를 형성할 부위에 액티브 아일랜드를 사진 및 식각 기법으로 형성한다.
다음, 소오스/드레인 메탈을 성막하고 사진 및 식각 기법으로 소오스/드레인 패턴과 게이트 패드(7) 및 데이타패드를 형성한다. 이때, 소오스/드레인 패턴과 데이타 패드는 동일 레이어에 연결되어 있고, 게이트 패드(7)는 게이트 패턴과 다른 레이어로 형성되어 게이트절연막(6)에 의해 격리된다.
다음, 보호막(8)을 성막하고, 게이트패드(7)와 게이트 라인을 연결하기 위한 컨택구멍과 박막트랜지스터와 투명전극(10)을 연결하기 위한 박막트랜지스터 컨택구멍을 사진 및 식각 기법으로 형성한다.
다음 투명전극(10)을 성막하고 사진 및 식각 기법으로 게이트패드(7)와 게이트 라인을 투명전극(10)으로 연결하는 패턴을 형성한다.
그러나, 상기한 종래의 박막트랜지스터 액정 디스플레이 소자는 게이트와 투명전극이 직접 접촉되어 있어 컨택 저항이 커지는 문제점이 발생된다. 또한 대기중에서 전자 화학 부식(electro chemical corrosion) 발생으로 게이트라인의 결함 또는 게이트라인 디스플레이의 불균일이 발생하여 디바이스 제조자체가 곤란하다. 그리고 알루미늄(Al)을 게이트로 사용할 경우 화학적으로 침식당하기 쉬운 단점이 있다.
그러므로 본 발명이 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 게이트 성막시 게이트 위에 내화학성이 뛰어나며 양극산화가 가능한 물질을 성막함으로써 투명전극과 게이트가 직접 접촉되지 않게 하여, 컨택저항을 개선시키고 부식현상을 방지시키는 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명은,
기판 위에 게이트메탈을 성막한 후, 게이트메탈 상부에 양극 산화가 가능한 물질을 성막하고, 상기 양극산화가 가능한 물질과 상기 게이트메탈을 함께 패터닝하여 게이트라인을 형성하는 단계와;
상기 양극산화가 가능한 물질 상부의 게이트패드와 연결할 부위를 제외한 나머지 부분을 양극산화하여 제1양극 산화막을 형성하는 단계와;
상기 제1양극산화막 상부에 게이트절연막, 아몰퍼스실리콘층, n+아몰퍼스 실리콘층을 연속적으로 성막하는 단계와;
상기 아몰퍼스실리콘층과 n+아몰퍼스실리콘층을 함께 패터닝하여 액티브아일랜드를 형성하는 단계와;
소오스/드레인 메탈을 성막한 후, 소오스/드레인 패턴과 데이타패드, 게이트패드의 패턴을 형성하는 단계와;
보호막을 성막하고, 상기 게이트패드와 상기 게이트라인을 각각 노출시키는 제1 및 제2접촉구를 형성하는 단계와;
투명전극을 성막하고 패터닝하는 단계로 이루어져 있다.
상기한 목적을 달성하기 위한 본 발명의 패드부는,
기판 위에 게이트라인이 형성되어 있고, 상기 게이트라인의 일부 위에 제1양극산화막이 형성되어 있고, 상기 게이트라인 위의 상기 제1양극산화막이 형성되어 있지 않은 부분에 양극산화가 가능한 물질이 성막되어 있고, 상기 제1양극산화막의 상부에 게이트절연막이 적층되어 있고, 상기 게이트 절연막의 상부에 게이트패드가 형성되어 있고, 상기 게이트패드의 상부에 보호막이 형성되어 있고, 상기 보호막 위에 투명전극이 형성되어 있으며, 상기 보호막은 상기 게이트 패드를 노출시키는 제1접촉구를 가지고 있고, 상기 보호막과 상기 게이트 절연막은 상기 게이트라인 위의 상기 양극산화가 가능한 물질을 노출시키는 제2접촉구를 가지고 있어, 상기 투명전극에 의해 상기 게이트패드와 상기 양극산화가 가능한 물질이 전기적으로 연결되어 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 이 발명의 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법을 상세히 설명한다.
제2도는 본 발명의 박막트랜지스터 액정 디스플레이 소자의 패드부를 나타낸 단면도이다.
상기 제2도를 참고로 하여, 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 제조방법을 설명하면,
기판(20) 위에 게이트메탈(22)을 성막한 후, 게이트메탈(22) 상부에 양극 산화가 가능한 물질(23)을 성막하고, 상기 양극산화가 가능한 물질(23)과 상기 게이트메탈(22)을 함께 식각하여 게이트라인을 패턴하는 단계와;
상기 게이트라인 상부의 게이트패드와 연결할 부위를 제외한 나머지 부분을 양극산화하여 제1 및 제2양극산화막(24,25)을 형성하는 단계와;
상기 제1 및 제2양극산화막(24,25)의 상부에 게이트절연막(26), 아몰퍼스실리콘층, n+아몰퍼스실리콘층을 연속적으로 성막하는 단계와;
상기 아몰퍼스실리콘층과 n+아몰퍼스실리콘층을 함께 식각하여 액티브아일랜드를 형성하는 단계와;
소오스/드레인 메탈을 성막한 후, 소오스/드레인 패턴과 데이타패드, 게이트패드(27)의 패턴을 형성하는 단계와;
보호막(28)을 성막하고, 게이트패드(27)와 게이트라인을 각각 드러내는 접촉구를 형성하는 단계와;
투명전극(30)을 성막하고, 패턴하는 단계로 이루어져 있다.
또한, 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이소자의 패드부를 설명하면,
기판(20) 위에 게이트라인(22)이 형성되어 있고, 상기 게이트라인(22) 상부에 제1양극산화막(24)과 제2양극산화막(25)이 형성되어 있고, 상기 게이트라인 상부에 제1양극산화막(24)과 제2양극산화막(25)이 형성되지 않는 부분에 양극산화가 가능한 물질(23)이 성막되어 있고, 상기 제2양극산화막(25)의 상부에 게이트절연막(26)이 적층되어 있고, 상기 게이트절연막(26)의 상부에 게이트패드(27)가 형성되어 있고, 상기 게이트패드(27)의 상부와 게이트절연막(26)의 상부에 보호막(28)이 형성되어 있고, 상기 보호막(28) 위에 투명전극(30)이 형성되어 게이트패드(27)와 게이트라인(22) 상부의 양극 산화가 가능한 물질(23)이 투명전극(30)에 의해 전기적으로 연결되어 있는 것을 특징으로 한다.
상기한 구성에 의한, 이 발명의 바람직한 실시예에 따른 상기한 박막트랜지스터 액정 디스플레이 소자의 제조 공정은 다음과 같다.
먼저, 기판(20) 위에 게이트메탈(22)을 알루미늄으로 성막한 후, 게이트메탈(22) 상부에 양극 산화가 가능한 물질인 탄탈륨(Ta ) 또는 탄탈몰리브데늄(MoTa) 또는 타이타늄(Ti) 등으로 성막(23)하고, 게이트라인을 패턴한다.
다음, 상기 양극 산화가 가능한 물질상부의 게이트패드(27)와 연결할 부위를 제외한 나머지 부분을 양극산화하여 제1 및 제2양극산화막(24,25)을 형성한다. 이때 제1양극산화막(24)은 산화 알루미늄막(AlOx)으로 형성하고, 제2양극산화막(25)은 산화탄탈륨막(TaOx) 등으로 형성한다.
다음, 상기 양극산화막(24,25) 상부에 게이트절연막(26), 아몰퍼스실리콘층, n+아몰퍼스실리콘층을 플라즈마 화학기상성장기법(Plasma Enhanced Chemical Vapor Deposition:PE CVD)으로 연속하여 성막한다.
다음, 상기 아몰퍼스실리콘층과 n+아몰퍼스실리콘층에 액티브아일랜드를 사진 및 식각 기법으로 형성한다.
다음, 소오스/드레인 메탈을 성막한 후, 사진 및 식각 기법으로 소오스/드레인 패턴과 데이타패드, 게이트패드(27)의 패턴을 형성한다.
다음, 보호막(28)을 화학기상성장기법으로 성막하고, 사진 및 식각 기법으로 게이트패드(27)와 게이트라인을 각각 드러내는 접촉구를 형성한다.
다음, 투명전극(3)을 성막하고 패턴한다.
상기와 같이 이루어진 이 발명의 효과로는,
게이트패드 연결부의 게이트메탈 외주에 양극산화가 가능한 물질이 도포되어 있어, 게이트메탈과 투명전극이 직접 접촉하지 않게 되어 컨택저항이 개선되고 대기중에 장기 정체시 전기화학부식이 방지될 수 있는 장점이 있다. 또한 양극산화막이 이중으로 형성되어 있으므로 게이트절연막과 함께 절연막이 3중으로 형성되므로, 상하 수직라인 간의 전기적인 쇼트 방지 효과를 가져와 수율을 개선시킨다. 또한 마스크 공정을 줄임으로써 공정비용을 줄임으로써 공정비용의 절감을 가져온다.

Claims (8)

  1. 기판 위에 게이트메탈을 성막한 후, 게이트메탈 상부에 양극산화가 가능한 물질을 성막하고, 상기 양극산화가 가능한 물질과 상기 게이트 메탈을 함께 패터닝하여 게이트라인을 형성하는 단계와; 상기 양극산화가 가능한 물질 상부의 게이트패드와 연결할 부위를 제외한 나머지 부분을 약극산화하여 제1양극산화막을 형성하는 단계와; 상기 제1양극산화막 상부에 게이트절연막, 아몰퍼스실리콘층, n+아몰퍼스실리콘층을 연속적으로 성막하는 단계와; 상기 아몰퍼스실리콘층과 n+아몰퍼스실리콘층을 함께 패터닝하여 액티브아일랜드를 형성하는 단계와; 소오스/드레인 메탈을 성막한 후, 소오스/드레인 패턴과 데이타패드, 게이트패드의 패턴을 형성하는 단계와; 보호막을 성막하고, 상기 게이트패드와 상기 게이트라인을 각각 노출시키는 제1 및 제2접촉구를 형성하는 단계와 투명전극을 성막하고 패터닝하는 단계로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 제조방법.
  2. 제1항에 있어서, 상기 양극산화가 가능한 물질로 탄탈륨(Ta), 탄탈몰리브데늄(MoTa), 타이타늄(Ti) 중에서 선택된 하나의 물질을 사용하는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 제조방법.
  3. 기판 위에 게이트라인이 형성되어 있고, 상기 게이트라인의 일부 위에 제1양극산화막이 형성되어 있고, 상기 게이트라인 위의 상기 제1양극산화막이 형성되어 있지 않은 부분에 양극산화가 가능한 물질이 성막되어 있고, 상기 제1양극산화막의 상부에 게이트절연막이 적층되어 있고, 상기 게이트절연막의 상부에 게이트 패드가 형성되어 있고, 상기 게이트 패드 상부에 보호막이 형성되어 있고, 상기 보호막 위에 투명전극이 형성되어 있으며, 상기 보호막은 상기 게이트 패드를 노출시키는 제1접촉구를 가지고 있고, 상기 보호막과 상기 게이트 절연막은 상기 게이트라인 위의 상기 양극산화가 가능한 물질을 노출시키는 제2접촉구를 가지고 있어, 상기 투명 전극에 의해 상기 게이트패드와 상기 양극산화가 가능한 물질이 전기적으로 연결되는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 패드부.
  4. 제3항에 있어서, 상기 양극산화가 가능한 물질로 탄탈륨(Ta), 탄탈몰리브데늄(MoTa), 타이타늄(Ti) 중에서 선택된 하나의 물질을 사용하는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 패드부.
  5. 제1항에 있어서, 상기 게이트메탈은 알루미늄을 사용하는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 패드부.
  6. 제1항에 있어서, 상기 제1양극산화막을 형성하는 단계에서 상기 게이트라인의 일부를 함께 양극산화하여 제2양극산화막을 형성하는 것을 특징으로 하는 액정 디스플레이 소자의 제조 방법.
  7. 제3항에 있어서, 상기 게이트라인은 알루미늄으로 이루어져 있는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 패드부.
  8. 제3항에 있어서, 상기 게이트라인과 상기 제1양극산화막 사이에 형성되어 있는 제2양극산화막을 더 포함하는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 패드부.
KR1019940035625A 1994-12-21 1994-12-21 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법 Expired - Fee Related KR0147019B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940035625A KR0147019B1 (ko) 1994-12-21 1994-12-21 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법
US08/575,876 US5670400A (en) 1994-12-21 1995-12-21 Method for making dual gate insulating film without edge-thinning

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035625A KR0147019B1 (ko) 1994-12-21 1994-12-21 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR960024600A KR960024600A (ko) 1996-07-20
KR0147019B1 true KR0147019B1 (ko) 1998-09-15

Family

ID=19402667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035625A Expired - Fee Related KR0147019B1 (ko) 1994-12-21 1994-12-21 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법

Country Status (2)

Country Link
US (1) US5670400A (ko)
KR (1) KR0147019B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255591B1 (ko) * 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
JP2002090774A (ja) * 2000-09-14 2002-03-27 Hitachi Ltd 液晶表示装置とその製造方法および装置
KR100774578B1 (ko) * 2001-10-10 2007-11-09 삼성전자주식회사 액정표시장치
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility
JPH01147869A (ja) * 1987-12-04 1989-06-09 Ricoh Co Ltd 半導体装置の製造方法
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
DE69131570T2 (de) * 1990-11-16 2000-02-17 Seiko Epson Corp., Tokio/Tokyo Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
DE4233777C2 (de) * 1991-10-17 1997-06-26 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleitereinrichtung
JP2779289B2 (ja) * 1992-05-11 1998-07-23 シャープ株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US5670400A (en) 1997-09-23
KR960024600A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
KR0119467B1 (ko) 전자회로
KR0180532B1 (ko) 표시장치
KR950010661B1 (ko) 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
US5427962A (en) Method of making a thin film transistor
KR950008931B1 (ko) 표시패널의 제조방법
US20090233388A1 (en) Manufacturing method of electro line for liquid crystal display device
JPH04338677A (ja) 半導体装置の金属電極形成方法
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
JP2741883B2 (ja) 液晶パネルの製造方法
JP3494720B2 (ja) 半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー
JP3094610B2 (ja) 薄膜トランジスタの製造方法
JP2752983B2 (ja) 液晶表示用薄膜トランジスタの製造方法
JP3085305B2 (ja) 液晶表示装置の製造方法
JPH0812539B2 (ja) 表示装置及びその製造方法
JPH01219721A (ja) 金属絶縁物構造体及び液晶表示装置
KR100193039B1 (ko) 박막 트랜지스터의 제조 방법
JPH0815733A (ja) 薄膜トランジスタパネルとその製造方法
JP3047363B2 (ja) 半導体装置およびその製造方法
KR960024600A (ko) 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정 디스플레이 소자의 제조방법
US5523187A (en) Method for the fabrication of liquid crystal display device
JPH04365016A (ja) アクティブマトリクス基板
JP2980803B2 (ja) 金属配線の形成方法
JPH07325321A (ja) 液晶表示装置の製造方法
JPH021134A (ja) 薄膜半導体素子の製造方法
KR0139347B1 (ko) 양극산화를 이용한 액정디스플레이 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090515

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090515

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000