KR0146641B1 - Mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법 - Google Patents

Mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법

Info

Publication number
KR0146641B1
KR0146641B1 KR1019940024350A KR19940024350A KR0146641B1 KR 0146641 B1 KR0146641 B1 KR 0146641B1 KR 1019940024350 A KR1019940024350 A KR 1019940024350A KR 19940024350 A KR19940024350 A KR 19940024350A KR 0146641 B1 KR0146641 B1 KR 0146641B1
Authority
KR
South Korea
Prior art keywords
hot carrier
transistor
stress
time
function
Prior art date
Application number
KR1019940024350A
Other languages
English (en)
Other versions
KR950010124A (ko
Inventor
사또시 시미주
모또아끼 다니자와
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR950010124A publication Critical patent/KR950010124A/ko
Application granted granted Critical
Publication of KR0146641B1 publication Critical patent/KR0146641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

MOS 트랜지스터의 핫 캐리어 열화 시뮬레이션 방법에 있어서,
가 P-MOS 트랜지스터에 대한 시뮬레이션에 사용되며, 여기서 B는 정수, W는 게이트폭, ISUB는 기판전류, ID는 드레인전류, t는 시간, IG는 게이트전류이고, n은 함수 g=(VG,VD)로 표시되고, VG와 VD는 각각 게이트전압과 드레인전압을 나타낸다.

Description

MOS 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법
제1도는 본 발명의 일실시예에 따른 N-MOS 트랜지스터의 핫 캐리어 열화를 시뮬레이션하는 과정을 나타내는 플로우 다어어그램.
제2도는 제1도의 서브-스텝 S1a에서 구한 ISUB=f(VG,VD)를 나타내는 그래프.
제3도는 제1도의 서브-스텝 S1b의 DC 스트레스의 인가전의 트랜지스터 파라미터를 추출하는 BSI 방법에 의한 시뮬레이션 결과를 나타내는 그래프.
제4도는 제1도의 서브-스텝 S1d의 DC 스트레스 인가후의 트랜지스터 파라미터를 추출하는 BISM 방법에 의한 시뮬레이션 결과를 나타내는 그래프.
제5도는 제1도의 서브-스텝 S1e의 계수 B와 지수 m를 추출하기 위한 예비실험 데이타를 나타내는 그래프.
제6도는 제5도의 예비실험 데이타로부터 추출된 log(B)와 m를 나타내는 그래프.
제7도는 제1도의 서브-스텝 S1f의 n=g(VG,VD)를 추출하기 위한 예비실험 데이타를 나타내기 위한 그래프.
제8도는 제7도의 예비실험 데이타로부터 추출된 n=g(VG,VD)를 나타내는 그래프.
제9도는 제8도의 횡축(VG-VD)을 (VG/VD)로 변경한 그래프.
제10도는 본 발명의 일실시예의 N-MOS 트랜지스터에 관한 시뮬레이션과 종래기술의 시뮬레이션의 정확도를 비교하여 나타내는 그래프.
제11도는 여러 DC 스트레스 조건하에서 본 발명의 N-MOS 트랜지스터에 대한 시뮬레이션 결과를 나타내는 그래프.
제12도는 DC 혹은 AC 스트레스를 1000초동안 인가한 후의 N-MOS 트랜지스터에 대한 핫 캐리어 열화율 △ID/ID을 나타내는 그래프.
제13도는 P-MOS 트랜지스터에 관한 시뮬레이션에서, 예비실험 데이타로부터 구한 게이트전류에 부합하는 함수 IG=f(VG,VD)를 나타내는 그래프.
제14도는 식(19)의 지수 m와 계수 B를 결정하기 위한 예비실험 데이타를 나타내는 그래프.
제15도는 P-MOS 트랜지스터와 관련하여 얻어진 함수 n=g(VG,VD)를 나타내는 그래프.
제16도는 제15도의 횡축(VG-VD)를 (VG/VD)로 변경한 그래프.
제17도는 P-MOS 트랜지스터에 관한 기판전류모델에 기초한 시뮬레이션과 게이트전류모델에 기초한 시뮬레이션의 결과를 비교한 그래프.
제18도는 P-MOS 트랜지스터에서 DC 혹은 AC 스트레스를 1000초 동안 인가한 후의 핫 캐리어 열화율 △ID/ID를 나타내는 그래프.
제19도는 N-MOS 트랜지스터의 핫 캐리어 열화에 대한 종래의 시뮬레이션 방법의 과정을 나타내는 플로우 다이어그램.
제20도는 제19도의 스텝 S2의 지수 n를 구하는 방법을 나타내는 그래프.
본 발명은 MOS 트랜지스터의 핫 캐리어 열화(hot carrier deterioration)의 시뮬레이션 방법에 관한 것으로, 특히 정확도가 향상된 시뮬레이션 방법에 관한 것이다.
MOS 트랜지스터의 핫 캐리어 열화는, 예를 들면 초기 드레인전류 ID에 대한 드레인전류의 변화 △ID의 비율(△ID/ID), 혹은 초기 한계전압 Vth에 대한 한계전압의 변화 △Vth에 기초하여 평가될 수 있다.
N-MOS 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법은 Kuo et al의 IEEE Trans. Electron Devices, Vol. 35, pp 1004-1011, 1988년 7월호에 개시되어 있다.
DC(직류)에 의한 스태틱 핫 캐리어 스트레스 조건(a static hot carrier stress condition)하에서는, 핫 캐리어 열화율 △ID/ID이 다음식으로 나타날 수 있다.
여기서, A는 계수를 표시하며, t는 핫 캐리어 스테리스 시간을 나타내고, n은 트랜지스터의 제조조건과 스트레스 조건과 같은 조건들에 따른 정수(定數)를 나타낸다.
드레인전류의 변화율이(△ID/ID)가 될 때까지 경과하는 스트레스 시간이 트랜지스터의 수명시간(lifetime)이라고 가정하면, 식(1)로부터 다음식(2)를 구할 수 있다.
예를 들면, (△ID/ID)f=10%의 관계에서 시간 t은 수명시간 τN로 규정된다.
상기 문헌(Kuo et al)에 의하면, N-MOS 트랜지스터의 수명시간 τN은 기판 전류모델(substrate current model)을 사용하여 다음의 실험식(3)으로 나타난다.
여기서, W는 게이트의 폭을 표시하고, B는 트랜지스터의 제조조건에 따른 계수를 나타내며, ISUB는 기판전류를 표시하고, m은 계면 에너지레벨의 발생과 임팩트 이온화(impact ionization)에 관계하는 지수를 나타낸다. 식(2)과 (3)으로부터, 상기 계수 A는 다음식(4)로 표시될 수 있다.
그러므로, 식(1)과 식(4)로부터 다음식(5)을 구할 수 있다.
단순화하기 위하여, 다음식(6)으로 표시된 정의를 사용한다.
따라서 식(5)는 다음식(7)로 대체할 수 있다.
그러므로, FN(t)은 시간 t까지 인가된 핫 캐리어 스트레스의 양을 나타낸다.
제19도는 식(5)를 사용하여 N-MOS 트랜지스터의 핫 캐리어 열화를 시뮬레이션하는 방법의 과정을 나타내는 플로우 다이어그램(flow diagram)이다.
이 플로우 다이어그램에서, 스텝 S1은 예비실험으로 식(5)의 미지의 파라미터를 추출하기 위한 서브-스텝 S1a-S1e를 포함한다.
식(3)의 기판전류 ISUB를 결정하기 위하여 실행하는 서브-스텝 S1a에서는, 예비실험에서 복수의 측정점에 관계하는 데이타에 일치하도록 실험식 ISUB=g(VG,VD)를 결정한다.
상기 실험식에서, VG는 게이트전압을 나타내고, VD는 드레인전압을 나타낸다.
기판전류 ISUB를 결정하는 예가 Chan et al의 IEEE Electron Device Lett, Vol. EDL-5, 1984년 12월 pp 505-507에 개시되어 있다.
서브-스텝 S1b에서는, DC 스트레스의 인가전의 캐리어의 이동도 및 플랫 밴드 전압(flat band voltage)과 같은 트랜지스터 파라미터가, 예를 들면 Sheu et al의 IEEE J. Solid-State Circuits, Vol. SC-22, pp 558-566, 1987년 8월에 특히 개시되어 있는 BSIM(Berkeley Short-Channel IGFET Model Method)를 사용하여 추출된다.
다음의 서브-스텝 S1c에서는, DC 스트레스가 트랜지스터에 인가된다.
서브-스텝 S1d에서는, DC 스트레스의 인가후의 트랜지스터 파라미터가 추출된다.
DC 스트레스의 인가전후의 트랜지스터 파라미터의 추출은, 스트레스의 인가전의 트랜지스터의 특성과 시뮬레이션으로 얻어지는 트랜지스터의 특성을 일치시키는데 필요하며, 또한 스트레스의 인가후의 트랜지스터의 실제 핫 캐리어 열화와 트랜지스터 파라미터의 변화간의 대응을 평가하는데 필요하다. 서브-스텝 S1e에서는, 계수 B와 지수 m이 실험식(3)과 예비실험의 복수의 측정점에 관한 데이타와의 비교에 기초하여 추출된다.
스텝 2에서는, 식(5)가 스텝 S1에서 추출된 파라미터를 사용하여 계산되어, N-MOS 트랜지스터의 핫 캐리어 열화가 시뮬레이션 된다.
상술한 종래기술의 시뮬레이션에 의하면, 식(5)에서의 지수 n은 정수(定數)로서 취급된다.
지수 n의 값은, 제20도에 표시된 방법의 식(1)에 기초하여, 제19도의 서브-스텝 S1c에서 DC 스트레스의 인가에 의하여 발생하는 핫 캐리어 열화를 플롯트(plotting)하여 구할 수 있다.
제20도에서는, 횡축은 log(t)를 나타내고 종축은 log(△ID/ID)를 나타낸다.
예를 들면, 식(1)의 지수 n의 값은, 예비실험의 적어도 2개의 측정점의 x로 표시된 데이타를 연결하는 직선의 경사로부터 구할 수 있다.
그러나, 선행기술의 시뮬레이션에 의하면, 예비실험에서 일단 결정된 지수 n는 정수(定數)로서 취급된다.
지수 n이 스트레스 조건에 따라 실제로 변화하는 경우에는, 그러므로 트랜지스터 파라미터를 추출하기 위한 서브-스텝 S1c에서와는 다른 DC 스트레스의 인가에 의한 MOS 트랜지스터의 핫 캐리어 열화를 시뮬레이션 하는 경우에는 정확한 결과를 얻을 수 없다.
또한 AC(교류)를 인가하여, 시간에 따라 스트레스 조건이 변화하는 경우에도, 지수 n이 정수(定數)로서 취급되는 종래의 시뮬레이션에서는 정확한 결과를 얻을 수 없다.
따라서, 본 발명의 목적은, 스트레스 조건에 따라 지수 n를 고려하고, DC 스트레스 뿐만 아니라 AC 스트레스에서도 MOS 트랜지스터의 핫 캐리어 열화가 정확하게 시뮬레이션되는 방법을 제공하는 것이다.
일특징에 의하면, 본 발명은, 다음식 (6)과 (7)을 활용하여 N-MOS 트랜지스터의 핫 캐리어 열화를 시뮬레이션하는 방법을 제공한다.
여기서 FN(t)는 시간 t까지 인가된 핫 캐리어 스트레스의 양을 나타내고, W는 트랜지스터의 게이트의 폭을 나타내며, B는 트랜지스터의 제조조건에 따른 계수를 나타내며, ISUB는 기판전류를 표시하고, ID는 드레인전류를 나타내며, m은 계면 에너지 레벨의 발생과 임펙트 이온화에 관계되는 지수를 나타내며, (△ID/ID)는 드레인전류 ID의 초기값에 대한 트랜지스터의 수명시간의 종료시의 드레인전류의 변화율 △ID를 표시하되, n은 정수(定數)가 아니라 핫 캐리어 스트레스시에 인가되는 게이트전압 VG와 드레인전류 VD의 함수 n=g(VG,VD)로서 표시되고, 함수는 예비실험에 의하여 결정된다.
또 다른 특징에 따르면, 본 발명은 다음식 (20)과 (21)를 활용하여 P-MOS 트랜지스터의 핫 캐리어 열화를 시뮬레이션하는 방법을 제공한다.
여기서 FP(t)는 시간 t까지 인가된 핫 캐리어 스트레스의 양을 나타내고, B는 트랜지스터의 제조조건에 따른 계수를 나타내고, W는 트랜지스터의 게이트의 폭을 나타내며, IG는 게이트전류를 표시하고, m은 계면 에너지 레벨의 발생과 임펙트 이온화에 관계되는 지수를 나타내며, (△ID/ID)는 드레인전류 ID의 초기값에 대한 트랜지스터의 수명시간의 종료시의 드레인전류의 변화율 △ID를 표시하되, n은 정수(定數)가 아니라 핫 캐리어 스트레스시에 인가되는 게이트전압 VG와 드레인전압 VD의 함수 n=g(VG,VD)로서 표시되고, 함수는 예비실험에 의하여 결정된다.
본 발명의 MOS 트랜지스터의 스트레스 열화를 시뮬레이션하는 방법에 의하면, 지수 n가 정수(定數)가 아니라 스트레스조건에 따른 실험식 n=g(VG,VD)로 주어지기 때문에, 종래기술보다 시뮬레이션의 정확도가 높고, DC 스트레스 뿐만 아니라 AC 스트레스도 정확하게 시뮬레이션 가능하다.
본 발명의 상술한 또 그 이외의 목적, 특성, 특징 및 잇점은 첨부한 도면을 참조한 다음의 상세한 설명에서 더욱 분명해진다.
제1도의 플로우 다이어그램에서는, 본 발명의 일실시예의 N-MOS 트랜지스터의 핫 캐리어 열화를 시뮬레이션하는 과정이 나타난다.
제1도의 플로우 다이어그램은 제19도와 유사하나, 스텝 S1에서 서브-스텝 S1f를 부가적으로 포함한다는 점이 상이하다.
제2도를 참조하면, 제1도의 서브-스텝 S1a에서 결정된 실험식 ISUB=f(VG,VD)와 예비실험 데이타간의 관계를 나타낸다.
이 그래프에서는, 횡축은 게이트전압 VG[V(volt)]를 나타내고, 종축은 기판전류 ISUB[A(ampere)]를 나타낸다.
정사각형 표시는 예비실험에서의 측정 데이타를 표시하고, 여러 값의 드레인전압 VD에서의 게이트전압 VG과 기판전류 ISUB과의 관계를 나타낸다.
곡선의 실선은 실험식 ISUB=f(VG,VD)를 나타낸다.
따라서, 실험식 ISUB=f(VG,VD)는, 예를 들면 Chan et al에 의하여 제안된 방법에 따라 예비실험 데이타에 보다 적합하도록 결정된다.
이 실시예에서는, 모든 예비실험 데이타는 1.0μm의 길이와 10μm의 폭을 가지는 N-MOS 트랜지스터에 관한 것이다.
제3도를 참조하면, 제1도의 서브-스텝 S1b의 DC 스트레스를 인가하기 전에 트랜지스터 파라미터를 추출하는 BSIM 방법에 의한 시뮬레이션의 결과의 일예를 나타낸다.
제3도의 그래프에서, 횡축은 드레인전압 VD[V]을 나타내고, 종축은 ID[mA(mili-ampere)]를 나타낸다.
x표시를 연결하는 곡선의 실선은 여러 값의 게이트전압 VG에서의 트랜지스터의 VD-ID특성을 나타낸다.
곡선의 대시선은 곡선의 실선에 일치하도록 추출된 트랜지스터 파라미터를 사용한 BSIM 방법에 의한 시뮬레이션 결과를 나타낸다.
제1도의 서브-스텝 S1c은, DC 스트레스의 인가전의 실제 트랜지스터의 특징적인 동작조건, 즉 VD=0.2V이고 VG=3.3V이거나, VD=3.3V이고 VG=3.3V인 조건에서의 드레인전류 ID등을 측정하도록 실행된다.
그후, 드레인전압 VD은 증가하고 기판전류를 최대로하는 DC 스트레스는 소정시간기간동안 인가된다.
이어서, 드레인전류 ID등이 트랜지스터의 특징적인 동작조건, 즉 VD=0.2V이고 VG=3.3V 또는 VD=3.3V이고 VG=3.3V인 조건하에서 측정된다.
이후에, 소정시간기간동안 DC 스트레스를 인가하는 동작과 드레인전류 ID등의 측정을 반복적으로 실행하여, 스트레스 시간에 따른 드레인전류 ID의 열화를 측정한다.
제1도의 서브-스텝 S1d에서는, 스텝 S1b의 BSIM 방법과 유사한 방법으로, DC 스트레스의 인가로 인하여 핫 캐리어 열화가 발생하는 트랜지스터에 대한 트랜지스터 파라미터를 구한다.
제4도는 제3도와 유사하나, DC 스트레스를 1000초동안 인가한 후의 BSIM 방법에 의한 시뮬레이션의 결과를 나타낸다.
제3도와 제4도의 비교로부터 알 수 있듯이, DC 스트레스의 인가후의 드레인전류 ID는 DC 스트레스의 인가전에 비하여 작다.
추출된 트랜지스터 파라미터의 시간-의존성을 표시하는 실험식은 제3,4도 등에 기초하여 결정된다.
제5도를 참조하면, 제1도의 서브-스텝 S1e의 계수 B와 지수 m를 추출하기 위한 예비실험의 데이타가 표시되어 있다.
제5도의 그래프에서, 횡축은 ISUB/ID을 나타내고, 종축은 τ·ID/W[C/m]을 나타낸다.
원으로 표시된 측정점을 각각 연결하는 복수의 직선은, 여러값의 게이트-드레인전압 VGD=VG-VD에서의 ISUB/ID와 τ·ID/W간의 관계를 나타낸다.
식(3)은 다음식 (8)으로 대체될 수 있다.
따라서, 제5도의 직선의 경사는 -m을 나타내고, log(ISUB/ID)=0에 대응하는 좌표는 log(B)의 값을 나타낸다.
제6도를 참조하면, 제5도에서 구한 m과 log(B)가 표시되어 있다.
제6도의 그래프에서는, 횡축은 게이트-드레인전압 VGD=VG-VD를 나타내고, 좌측 종축은 m을 표시하고, 우측 종축은 log(B)를 표시한다.
제6도에서 알 수 있듯이, m과 log(B)의 값은 DC 스트레스의 인가동안의 게이트전압 VG과 드레인전압 VD에 의존하며, 게이트-드레인전압 VGD의 2차 함수로서 표시될 수 있다.
제5도의 예에서, m과 log(B)는 각각 다음식 (8)과 (9)로서 표시될 수 있다.
제7도를 참조하면, 제1도의 서브-스텝 S1f의 n=g(VG,VD)를 결정하기 위한 예비실험 데이타가 표시되어 있다.
제7도의 그래프에서, 횡축은 스트레스 시간[초]을 나타내고, 종축은 핫 캐리어 열화율 △ID/ID[%]을 나타낸다.
이 예비실험은 드레인전압 VD=5.5V에서 행해지고, 복수의 직선은 여러값의 게이트전압 VG에서의 스트레스 시간 t과 핫 캐리어 열화율 △ID/ID간의 관계를 나타낸다.
식(1)로부터 알 수 있듯이, 제7도의 선의 경사는 식(1)의 지수 n에 대응한다.
제8도는 제7도의 그래프에 기초하여 구한 n을 나타낸다.
제8도의 그래프에서, 횡축은 게이트-드레인전압 VGD=VG-VD을 나타내고, 종축은 n을 나타낸다.
제8도로부터 알 수 있듯이, n은 정수(定數)가 아니고, DC 스트레스의 인가동안의 게이트전압 VG과 드레인전압 VD에 따라 변화한다.
제8도의 예에서, n은 다음의 2차원 함수(11)로서 표시될 수 있다.
제8도의 경우에, 식(11)은 다음식 (12)로 변경할 수 있다.
여기서 n은 식(11)뿐만 아니라 다른 등가식으로 표시될 수 있다.
제9도는 (VG-VD) 대신에 (VG/VD)의 함수로서 제7도에서 구한 n을 나타낸다.
따라서, 제9도의 그래프에서, 횡축은 VG/VD를 표시하고 종축은 n을 나타낸다.
제9도의 곡선은 다음식(13)으로 표시될 수 있다.
제9도의 예에서, 식(13)은 다음식(14)으로 대체될 수 있다.
상술한 바와 같이, 핫 캐리어 열화율 △ID/ID은 스텝 S1에서 구한 여러 파라미터를 사용하여 스텝 S2의 식(5)을 기초로하여 계산된다.
제10도는, 본 발명의 실시예와 종래기술의 시뮬레이션 결과를 비교하도록 나타낸다.
제10도의 그래프에서, 횡축은 스트레스 시간 t[초]을 나타내고, 종축은 핫 캐리어 열화율 △ID/ID[%]을 나타낸다.
VD=5.5V이고 VG=5.5V인 스트레스 조건이 사용되었다.
실선은 측정 데이타를 나타내고, 점선은 실시예의 시뮬레이션 결과를 나타낸다.
길고-짧은 대시선은 종래의 시뮬레이션 방법에 의한 결과를 나타낸다.
종래의 시뮬레이션 방법에서, n의 값은 기판전류 ISUB가 최대값을 가지는 조건에서 일반적으로 결정되며, 통상 0.50-0.55의 범위이다.
이 실시예의 시뮬레이션에서는, n은 함수 n=g(VG,VD)에 의하여 결정된다. 제10도의 경우에, VD=5.5V이고 VG=5.5V인 조건이 사용되어, n=0.36이 식(12)에 기초하여 사용된다.
제10도로부터 알 수 있듯이, 게이트전압 VG과 드레인전압 VD에 따라 결정되는 n의 값을 활용하는 실시예의 시뮬레이션은 종래기술의 시뮬레이션 방법보다 정확도가 높게 된다.
제11도는 제10도와 유사하나, 다양한 값의 드레인전압 VD과 다양한 값의 게이트전압 VG에서의 실시예의 시뮬레이션결과를 나타낸다.
제11도의 그래프에서, 검은 삼각 표시(▲), 흰 삼각 표시(△), 검은 원표시(●) 및 흰 원 표시(○)는 측정 데이타를 나타내고, 실선은 실시예의 시뮬레이션 결과를 나타낸다.
이 도면으로부터 알 수 있듯이, 실시예는, DC 스트레스 조건이 여러방법으로 변화하더라도 핫 캐리어 열화율 △ID/ID의 시뮬레이션을 정확하게 제공할 수 있다.
본 발명의 시뮬레이션 방법에 의하면, 상술한 바와 같이, 핫 캐리어 열화 △ID/ID는 다양한 값의 게이트전압 VG과 다양한 값의 드레인전압 VD하에서도 정확하게 측정될 수 있다.
그러므로, AC 스트레스, 즉 게이트전압 VG과 드레인전압 VD이 시간에 따라 변화하는 조건하에서도 핫 캐리어 열화는 정확하게 측정될 수 있다.
AC 스트레스에서의 시뮬레이션은 다음식(15)과 (16)을 활용하여 실행될 수 있다.
여기서, FNAC(t)는 AC 스트레스를 시간 t동안 인가한 후의 스트레스 양을 나타낸다.
AC 스트레스의 경우, 즉 핫 캐리어 스트레스 조건이 시간에 따라 주기적으로 변화하는 경우에는, 식(15) 및 (16) 대신에 다음식(17)과 (18)을 활용할 수 있다.
여기서 FNr(t)는 시간 t동안 주기를 T로하여 AC 스트레스를 인가한 후의 스트레스 양을 나타내고, r은 주기수를 나타낸다.
제12도를 참조하면, 1000초동안 DC 혹은 AC 스트레스를 인가한 후의 핫 캐리어 열화율 △ID/ID의 실험데이타와 시뮬레이션과의 관계를 나타낸다.
제12도에서, 횡축은 게이트전압 VG[V]을 나타내고, 종축은 핫 캐리어 열화율 △ID/ID(%)을 나타낸다.
DC 스트레스의 경우에, 횡축에 표시되는 게이트전압 VG이 인가된다.
AC 스트레스에서는, 게이트전압 VG이 횡축에 표시되는 하이레벨의 값과 0V의 로우 레벨 사이에서 구형파(square wave)의 형태로 변화한다.
구형파는 10kHz의 주파수와 10%의 충격계수(duty ratio)를 가지며, 각각의 입상시간과 입하시간은 5마이크로초(microseconds)이다.
DC와 AC 스트레스 모두의 경우에 5.5V의 드레인전압 VD이 사용되었다.
제12도로부터 알 수 있듯이, 본 발명의 시뮬레이션에 따르면 어떠한 스트레스 조건에서도 핫 캐리어 열화율 △ID/ID이 정확하게 측정될 수 있다.
본 발명의 다른 실시예의 시뮬레이션을 이하 설명한다.
P-MOS 트랜지스터의 경우, 상기 기판전류모델 대신에, Ong et al의 IEEE Trans. Electron Devices, Vol. 37, pp 1658-1666 1990년 7월에 개시되어 있는 게이트전류모델을 활용한다.
따라서, 다음식(19)이 식(3) 대신에 사용되고, 식(20)이 식(6) 대신에 사용된다.
여기서, τP는 P-MOS 트랜지스터의 수명시간을 나타내고, FP(t)는 시간 t에서의 스트레스 양을 나타낸다.
P-MOS 트랜지스터의 핫 캐리어 열화율 △ID/ID은 다음식(21)로 표시된다.
P-MOS 트랜지스터에 대한 시뮬레이션 과정은 기본적으로는 제1도에 표시된 것과 유사하나, 서브-스텝 S1a과 스텝 S2가 부분적으로 변경된다.
제1도의 서브-스텝 S1a에서는, 기판전류 ISUB를 구하지 않고 럭키일렉트론모델(lucky electron model)을 이용하여 게이트전류 IG를 구한다.
럭키일렉트론모델을 사용하여 게이트전극 IG을 구하는 것은 Tam et al의 IEEE Trans. Electron Devices, Vol. ED-31, pp 1116-1125 1984년 9월에 개시되어 있다.
제13도를 참조하면, P-MOS 트랜지스터에 대하여 구한 예비실험 데이타와 거기에 부합하는 함수 IG=f(VG,VD)간의 관계가 표시되어 있다.
제13도의 그래프에서, 횡축은 게이트전압 -VG[V]를 표시하고, 종축은 게이트전류 IG[A]를 표시한다.
정사각형 표시는 여러값의 드레인전압에서의 예비실험 데이타를 나타내고, 곡선의 실선은 이 예비실험 데이타에 일치하는 함수 IG=f(VG,VD)를 표시한다.
제14도를 참조하면, 식(19)의 계수 B와 지수 m는 제1도의 서브-스텝 S1e의 식(3) 대신에 추출된다.
제14도의 그래프에서, 횡축은 IG/W[A/m]을 표시하고 종축은 τP[초]를 표시한다.
측정점을 연결하는 직선의 경사는 -m을 나타내고, log(IG/W )=0의 경우에 직선이 통과하는 종축의 값은 log(B)에 대응한다.
제15도는 P-MOS 트랜지스터에 대하여 구한 n을 나타낸다.
이 그래프에서, 횡축은 게이트-드레인전압 VGD=VG-VD를 나타내고, 종축은 n을 나타낸다.
제15도의 예에서, n은 다음식(22)으로 표시될 수 있다.
제16도는 제15도와 유사하나, 제16도의 횡축은 VG/VD를 표시한다.
제16도에서, n은 다음식(23)으로 표시된다.
핫 캐리어 열화는 식(5)에 의해서가 아니라 상술한 P-MOS 트랜지스터와 관련하여 추출된 파라미터를 사용하여 제1도의 스텝 S2의 식(21)에 의하여 시뮬레이션된다.
제17도에서, P-MOS 트랜지스터에 대한 시뮬레이션 결과를 표시한다.
이 그래프에서는, 곡선의 실선은 실험 데이타를 표시하고, 곡선의 대시선은 게이트전류모델에 기초하여 식(21)을 사용한 시뮬레이션을 나타내며, 곡선의 점선은 기판전류모델에 기초하여 식(6)을 사용한 시뮬레이션을 나타낸다.
이 도면으로부터 알 수 있듯이, P-MOS에 대한 시뮬레이션은 식(7) 대신에 식(21)을 사용하여 정확하게 실행된다.
본 발명에 따르면, N-MOS 트랜지스터의 경우와 유사하게 여러조건의 DC 및 AC 스트레스에서도 P-MOS 트랜지스터에 대한 시뮬레이션은 정확하게 실행될 수 있다.
AC 스트레스에서의 핫 캐리어 열화율 △ID/ID의 시뮬레이션은 N-MOS 트랜지스터에 대하여 사용된 식(15)와 (16)과 유사하게 다음식(24)와 (25)를 사용하여 실행될 수 있다.
여기서, FPAC(t)는 AC 스트레스를 시간 t동안 인가한 후의 스트레스 양을 표시한다.
주기적인 AC 스트레스의 경우에, 식(17)과 (18)과 유사한 다음식 (26)과 (27)을 사용할 수 있다.
여기서, Fpr(t)은 시간 t동안 T 주기를 가지는 AC 스트레스를 인가한 후의 스트레스 양을 표시하고, r은 주기수를 표시한다.
제18도를 참조하면, 여러 스트레스 조건에서 1000초를 경과한 후 구한 핫 캐리어 열화율 △ID/ID을 표시한다.
이 그래프에서, 횡축은 게이트전압 -VG[V]을 나타내고, 종축은 핫 캐리어 열화율 △ID/ID[%]을 나타낸다.
원표시를 연결하는 곡선은 DC 스트레스에서의 실험 데이타를 나타내고, 곡선의 대시선은 시뮬레이션 결과를 나타낸다.
삼각표시를 연결하는 곡선의 실선은 AC 스트레스에서의 실험 데이타를 나타내고, 곡선의 대시선은 시뮬레이션 결과를 나타낸다.
AC 스트레스에서, 게이트전압 VG은, 제12도의 경우와 유사하게, 횡축에 표시된 전압값과 0V 사이에서 주기적으로 변화한다.
DC 및 AC 스트레스 모두의 경우에, 드레인전압 -8.0V가 인가된다.
본 발명에 따르면, 상기와 같이, P-MOS 트랜지스터의 경우에도 여러 스트레스 조건에서 핫 캐리어 열화율 △ID/ID이 정확하게 시뮬레이션 될 수 있다.
본 발명에 따르면, 상술한 바와 같이, 시뮬레이션에 사용되는 식의 지수 n는 정수(定數)가 아니라 스트레스 조건에 따른 실험식 n=g(VG,VD)으로 주어진다.
그러므로, 종래기술보다 시뮬레이션이 더욱 정확하게 실행될 수 있고, DC 스트레스 뿐만 아니가 AC 스트레스에 의해서도 핫 캐리어 열화를 정확하게 시뮬레이션 할 수 있다.
비록 본 발명이 상세히 설명되었지만, 이는 설명과 예시를 위한 것으로 한정적인 것이 아니며, 첨부한 특허청구범위에 의해서만 본 발명의 정신과 영역이 제한된다는 것은 분명하다.

Claims (14)

  1. 다음식
    을 활용하고, 여기서 FN(t)은 시간 t까지 인가된 핫 캐리어 스트레스의 양을 나타내고, W는 트랜지스터의 게이트의 폭을 표시하며, B는 상기 트랜지스터의 제조조건에 따른 계수를 나타내고, ISUB는 기판전류를 표시하며, ID는 드레인전류를 나타내고, m은 계면 에너지 레벨의 발생과 임펙트 이온화에 관련된 지수를 나타내고, (△ID/ID)는 상기 드레인전류 △ID의 초기값에 대한 상기 트랜지스터의 수명시간의 종료시의 상기 드레인전류의 변화율 △ID을 표시하되, n이 정수(定數)가 아니라 상기 핫 캐리어 스트레스시에 인가되는 게이트전압 VG과 드레인전압 VD의 함수 n=g(VG,VD)로서 표시되고, 상기 함수가 예비실험에 의하여 결정되는 N-MOS 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법.
  2. 제1항에 있어서, 상기 함수 g=(VG,VD)가
    로 표시되고, 여기서 a, b, i, j가 실수인 시뮬레이션 방법.
  3. 제1항에 있어서, 상기 함수 n=g(VG,VD)가
    로 표시되고, 여기서 a, b, i, j가 실수인 시뮬레이션 방법.
  4. 제2항에 있어서, 상기 i가 1이고, 상기 j가 2인 시뮬레이션 방법.
  5. 제3항에 있어서, 상기 i가 1이고, 상기 j가 2인 시뮬레이션 방법.
  6. 제1항에 있어서, 핫 캐리어 스트레스 조건이 시간에 따라 변화하는 경우에, 다음식
    을 활용하는 시뮬레이션 방법.
  7. 제1항에 있어서, 핫 캐리어 스트레스 조건이 시간에 따라 변화하는 경우에, 다음식
    을 활용하고, 여기서 T는 1주기시간을 나타내고, r는 주기수를 나타내는 시뮬레이션 방법.
  8. 다음식
    을 활용하고 여기서, FP(t)는 시간 t까지 인가된 핫 캐리어 스트레스의 양을 나타내고, B는 트랜지스터의 제조조건에 따른 계수를 나타내며, W는 상기 트랜지스터의 게이트폭을 표시하고, IG는 게이트전류를 나타내며, m는 계면 에너지 레벨의 발생과 임팩트 이온화에 관련된 지수를 표시하고, (△ID/ID)는 상기 드레인전류 ID의 초기값에 대한 상기 트랜지스터의 수명시간의 종료시의 상기 드레인전류의 변화율 △ID을 표시하되, n은 정수(定數)가 아니라, 핫 캐리어 스트레스시에 인가되는 게이트전압 VG과 드레인전압 VD의 함수 n=g(VG,VD)로서 표시되고, 상기 함수는 예비실험에 의하여 결정되는 P-MOS 트랜지스터의 핫 캐리어열화 시뮬레이션 방법.
  9. 제8항에 있어서, 상기 함수 n=g(VG,VD)가,
    로 표시되고, 여기서 a, b, c, i, j가 실수인 시뮬레이션 방법.
  10. 제8항에 있어서, 상기 함수 n=g(VG,VD)가,
    로 표시되고, 여기서 a, b, c, i, j가 실수인 시뮬레이션 방법.
  11. 제9항에 있어서, 상기 i가 1이고, 상기 j가 2인 시뮬레이션 방법.
  12. 제10항에 있어서, 상기 i가 1이고, 상기 j가 2인 시뮬레이션 방법.
  13. 제8항에 있어서, 핫 캐리어 스트레스 조건이 시간에 따라 변화하는 경우, 다음식
    을 활용하는 시뮬레이션 방법.
  14. 핫 캐리어 스트레스 조건이 시간에 따라 변화하는 경우, 다음식
    을 활용하고 여기서, T는 1주기시간을 나타내며, r는 주기수를 나타내는 시뮬레이션 방법.
KR1019940024350A 1993-09-28 1994-09-27 Mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법 KR0146641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5241161A JP2736501B2 (ja) 1993-09-28 1993-09-28 Ｍｏｓ型トランジスタのホットキャリア劣化のシミュレーション方法
JP93-241161 1993-09-28

Publications (2)

Publication Number Publication Date
KR950010124A KR950010124A (ko) 1995-04-26
KR0146641B1 true KR0146641B1 (ko) 1998-11-02

Family

ID=17070172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024350A KR0146641B1 (ko) 1993-09-28 1994-09-27 Mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법

Country Status (3)

Country Link
US (1) US5508632A (ko)
JP (1) JP2736501B2 (ko)
KR (1) KR0146641B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3380054B2 (ja) * 1994-08-19 2003-02-24 三菱電機株式会社 Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法
US6073082A (en) * 1996-04-11 2000-06-06 Mitsubishi Denki Kabushiki Kaisha Method of estimating lifetime of floating SOI-MOSFET
US5889685A (en) * 1996-08-02 1999-03-30 Cirrus Logic, Inc. Method and apparatus for automatically characterizing short circuit current and power consumption in a digital circuit
TW346657B (en) * 1996-08-29 1998-12-01 Matsushita Electron Co Ltd Simulation device for time degradation of LSI and simulation method thereof
TW440782B (en) * 1996-12-11 2001-06-16 Matsushita Electric Ind Co Ltd Method for estimating hot carrier deterioration
US6275059B1 (en) 1997-04-04 2001-08-14 University Of Florida Method for testing and diagnosing MOS transistors
US6216099B1 (en) 1997-09-05 2001-04-10 Advanced Micro Devices, Inc. Test system and methodology to improve stacked NAND gate based critical path performance and reliability
US6278964B1 (en) * 1998-05-29 2001-08-21 Matsushita Electric Industrial Co., Ltd. Hot carrier effect simulation for integrated circuits
KR100284293B1 (ko) * 1999-02-12 2001-03-02 김영환 핫 캐리어 측정회로
US6396307B1 (en) 1999-05-19 2002-05-28 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and method for designing the same
US6530064B1 (en) * 1999-12-29 2003-03-04 Texas Instruments Incorporated Method and apparatus for predicting an operational lifetime of a transistor
JP3405713B2 (ja) 2000-06-27 2003-05-12 松下電器産業株式会社 半導体装置の寿命推定方法および信頼性シミュレーション方法
JP3820172B2 (ja) * 2002-03-26 2006-09-13 松下電器産業株式会社 半導体装置の寿命推定方法および信頼性シミュレーション方法
US7106088B2 (en) * 2005-01-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of predicting high-k semiconductor device lifetime
JP5063080B2 (ja) * 2006-10-27 2012-10-31 株式会社半導体エネルギー研究所 半導体素子の評価方法
JP4966331B2 (ja) * 2009-03-25 2012-07-04 株式会社東芝 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体
JP5394943B2 (ja) * 2010-01-15 2014-01-22 ラピスセミコンダクタ株式会社 試験結果記憶方法、試験結果表示方法、及び試験結果表示装置
JP2011198948A (ja) * 2010-03-18 2011-10-06 Toshiba Corp 回路シミュレータおよび半導体装置の設計方法
DE102012015505B4 (de) * 2012-08-03 2016-03-10 Sim4Tec Gmbh Untersuchungsvorrichtung und -verfahren zur Erfassung von Eigenschaften eines Materials in einer Bauelement-Probe
KR102302037B1 (ko) * 2017-11-30 2021-09-15 주식회사 엘지화학 열가소성 수지 조성물의 제조방법 및 이로부터 제조된 열가소성 수지 조성물
US11537768B2 (en) 2020-03-16 2022-12-27 Nanya Technology Corporation Method for aging simulation model establishment

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942357A (en) * 1989-08-07 1990-07-17 Eastman Kodak Company Method of testing a charge-coupled device

Also Published As

Publication number Publication date
US5508632A (en) 1996-04-16
KR950010124A (ko) 1995-04-26
JPH0799302A (ja) 1995-04-11
JP2736501B2 (ja) 1998-04-02

Similar Documents

Publication Publication Date Title
KR0146641B1 (ko) Mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법
US6541285B2 (en) Method of estimating lifetime of semiconductor device, and method of reliability simulation
CN100401461C (zh) 半导体电路器件模拟方法和半导体电路器件模拟器
KR0162540B1 (ko) P-mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법
Sun et al. On the accuracy of channel length characterization of LDD MOSFET's
CN102968538B (zh) Mos晶体管psp失配模型的建模方法
US20080126064A1 (en) Method for simulating circuit reliability and system thereof
Lee et al. A new method for characterizing the spatial distributions of interface states and oxide-trapped charges in LDD n-MOSFETs
US7353473B2 (en) Modeling small mosfets using ensemble devices
US8285524B2 (en) Simulation method for transistor unsuitable for existing model
CN101571884A (zh) Mosfet bsim3热载流子注入可靠性模型的建模方法
GB2351156A (en) Modelling electrical characteristics of thin film transistors
US6407573B1 (en) Device for evaluating characteristic of insulated gate transistor
US8271254B2 (en) Simulation model of BT instability of transistor
US7039566B2 (en) Method of estimating a lifetime of hot carrier of MOS transistor, and simulation of hot carrier degradation
Lee A capacitance-based method for experimental determination of metallurgical channel length of submicron LDD MOSFETs
CN111104769A (zh) 一种mosfet bism4模型参数提取方法
JP3736962B2 (ja) 評価用半導体装置及びそれを用いたデバイスパラメータ抽出装置
Minehane et al. Direct BSIM3v3 parameter extraction for hot-carrier reliability simulation of N-channel LDD MOSFETs
US12061849B1 (en) Modeling method of flicker noise of small-sized semiconductor device
JP2000322456A (ja) モデルパラメータ抽出方法及び装置
JP2003258054A (ja) Ｍｏｓトランジスタ実効チャネル長の評価方法
Villard et al. A MOSFET model including total dose effects
Yeow Measurement of MOSFET channel potential profile
JP2001237318A (ja) モデルパラメータ最適化方法およびそれを用いた回路シミュレーション方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070511

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee