KR0146242B1 - 반도체소자의 트랜지스터 형성방법 - Google Patents
반도체소자의 트랜지스터 형성방법Info
- Publication number
- KR0146242B1 KR0146242B1 KR1019940015080A KR19940015080A KR0146242B1 KR 0146242 B1 KR0146242 B1 KR 0146242B1 KR 1019940015080 A KR1019940015080 A KR 1019940015080A KR 19940015080 A KR19940015080 A KR 19940015080A KR 0146242 B1 KR0146242 B1 KR 0146242B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate electrode
- forming
- transition metal
- polysilicon film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 229920005591 polysilicon Polymers 0.000 claims abstract description 59
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 27
- 150000003624 transition metals Chemical class 0.000 claims abstract description 27
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims description 41
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 2
- 239000010936 titanium Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000035515 penetration Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910003849 O-Si Inorganic materials 0.000 description 2
- 229910003872 O—Si Inorganic materials 0.000 description 2
- 229910008486 TiSix Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- ZINJLDJMHCUBIP-UHFFFAOYSA-N ethametsulfuron-methyl Chemical compound CCOC1=NC(NC)=NC(NC(=O)NS(=O)(=O)C=2C(=CC=CC=2)C(=O)OC)=N1 ZINJLDJMHCUBIP-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 반도체소자의 고집적화에 따른 게이트산화막의 막질저하를 방지하기 위하여, 반도체기판 상부에 게이트전극을 형성하되, 게이트전극용 다결정실리콘막, 비정질 다결정실리콘막 및 전이금속막을 형성하고 고안열공정으로 상기 전이금속막을 실리사이드로 변화시켜 게이트전극을 형성함으로써 게이트산화막의 막질저하를 방지하여 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있어 반도체소자의 고집적화를 가능하게 한다.
Description
제 1 도는 종래기술에 의해 형성된 반도체소자의 트랜지스터를 도시한 단면도.
제 2a 도 내지 제 2d 도는 본 발명의 제1실시예에 의한 반도체소자의 트랜지스터 형성공정을 도시한 단면도.
제 3a 도 내지 제 3c 도는 본 발명의 제2실시예에 의한 반도체소자의 트랜지스터 형성공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1,11,21 : 반도체기판 2,12,22 : 게이트 산화막
3,13,23 : 게이트전극용 다결정실리콘막 4,15,26 : 저농도의 불순물영역
5,16,27 : 산화막 스페이서 6,17,28 : 고농도의 불순물영역
7,18,25' : 실리사이드 12, 22 : 열 산화막
14,24 : 게이트전극용 다결정실리콘막 14,24 : 진성 다결정실리콘막
14',24' : 비정질 실리콘막 25 : 전이금속막
본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로써, 특히 자기정렬된 실리사이드(Silicide)막을 갖는 게이트전극을 형성할 때 불순물이 도핑된 다결정실리콘막과 진성 다결정실리콘막을 형성하고, 마스크 공정으로 불순물이 도핑된 다결정실리콘막과 진성 다결정실리콘막을 패턴닝하여 게이트전극을 형성한 후, 소오스/드레인영역 형성을 위한 불순물 이온주입 공정에서 상기 진성 다결정실리콘막을 비정질실리콘으로 변형시키고, 후속 실리사이드 공정을 실시하여 실리사이드 물질의 게이트산화막으로의 침투를 방지하여 게이트산화막의 막질을 향상시켜 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.
최근의 반도체 기억소자가 초고집적화 됨에 따라 상대적으로 저항이 작은 게이트전극용 물질이 필요하게 되었다.
제 1 도는 종래 기술에 의한 게이트전극을 구비하는 반도체소자를 도시한 단면도로서, 반도체기판(1)상에 게이트산화막(2) 및 불순물이 도핑된 게이트전극용 다결정실리콘막(3) 패턴을 형성하고, 저농도의 불순물영역(4)을 형성하고 상기 다결정실리콘막(3)패턴의 측벽에 산화막 스페이서(5)를 형성한 후에 고농도의 불순물영역(6)을 형성하고 상기 산화막 스페이서(5)를 마스크로하여 노출된 반도체기판(1) 및 게이트전극용 다결정실리콘막(3)상부에 전이금속막을 선택증착하고 열처리하여 실리사이드막(7)을 형성함으로써 LDD구조의 트랜지스터를 형성한 것이다. 여기서, 상기 전이금속막은 티타늄(Ti)으로 형성한 것이며, 전이금속막이 실리사이드막(7)으로 변환되는 과정에서 상기 전이금속막을 구성하는 티타늄이 상기 게이트전극(3)의 실리콘과 반응하여 형성된 Ti-Si 화합물이 상기 게이트산화막(2)으로 침투하여 게이트산화막(2)의 막질(Film Quality)을 저하시켜 펀치쓰루 특성과 같은 반도체소자의 신뢰성을 저하시킨다.
따라서, 본 발명은 종래의 문제점을 해결하기 위하여, 게이트전극과 전이금속막의 사이에 진성 다결정실리콘막을 변환시킨 형성한 비정질 실리콘층을 개재시키고, 열처리하여 실리사이드을 형성하여 실리사이드 물질의 게이트산화막으로의 침투를 방지하여 반도체소자의 신뢰성을 향상시킬 수 있는 반도체소자의 트랜지스터 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은,
반도체기판 상부에 게이트산화막, 게이트전극용 다결정실리콘막 및 진성 다결정실리콘막을 순차적으로 증착하는 공정과, 게이트전극 마스크를 이용하여 상기 진성 다결정실리콘막과 일정두께의 게이트전극용 다결정실리콘막을 식각함으로써 게이트전극을 형성하고 저농도의 불순물이온을 주입하여 저농도의 불순물영역을 형성하는 공정과, 상기 게이트전극의 측벽에 절연막 스페이서를 형성하고 상기 절연막 스페이서를 마스크로하여 상기 게이트전극용 다결정실리콘막과 게이트산화막을 식각한 다음, 고농도의 불순물이온을 주입하여 고농도의 불순물영역을 형성하는 공정과, 상기 노출된 반도체기판과 비정질 다결정실리콘막 상부에 전이금속막을 선택증착하고 고안 열공정을 실시하여 상기 전이금속막을 실리사이드로 변화시켜 트랜지스터를 형성하는 공정을 포함하는데 있다.
이상의 목적을 달성하기 위한 본 발명의 다른 특징은, 반도체소자 상부에 게이트산화막, 게이트전극용 다결정실리콘막, 진성 다결정실리콘막 및 전이금속막을 순차적으로 증착하는 공정과, 게이트전극 마스크를 이용하여 상기 전이금속막, 진성 다결정실리콘막 및 일정두께의 게이트전극용 다결정실리콘막을 순차적으로 식각함으로써 게이트전극을 형성하고 저농도의 불순물이온을 주입하여 저농도의 불순물영역을 형성하는 공정과, 상기 게이트전극의 측벽에 절연막 스페이서를 형성하고 상기 절연막 스페이스를 마스크로하여 상기 게이트전극용 다결정실리콘막과 게이트산화막을 식각한 다음, 고농도의 불순물이온을 주입하여 고농도의 불순물영역을 형성하는 공정과, 고온열처리공정을 실시하여 상기 전이금속막을 실리사이드로 변화시켜 트랜지스터를 형성하는 공정을 포함하는데 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2d도는 본 발명의 제1실시예에 따른 반도체소자의 트랜지스터 형성공정을 도시한 단면도이다.
제2a도는 반도체소자(11)상부에 게이트산화막(12), 불순물이 도핑된 게이트전극용 다결정실리콘막(13)과 불순물이 도핑되지 않은 진성 다결정실리콘막(14)을 순차적으로 증착한 것을 도시한 단면도로서, 상기 게이트전극용 다결정실리콘막(13)은 불순물이 도핑된 다결정실리콘막이며, 상기 다결정실리콘막(13)과 진성 다결정실리콘막(14)은 저압 화학기상증착(LPCVD : Low Pressure CVD, 이하에서 LPCVD라 함)방법으로 형성한 것이다.
제2b도는 게이트전극용 마스크(도시안됨)을 사용하여 상기 진정 다결정실리콘막(14)과 일정두께의 게이트전극용 다결정실리콘막(13)을 식각하여 게이트전극의 일부가 되는 진성 다결정실리콘막(14) 패턴과 돌출부를 가지는 게이트전극용 다결정실리콘막(13) 패턴을 형성하고, 전체구조 상부에 저농도의 불순물이온을 주입하여 다결정실리콘막(13) 패턴 양측의 반도체기판(11)에 저농도 불순물영역(15)을 형성한 것을 도시한 단면도로서, 상기 진성 다결정실리콘막(14)은 이온주입공정시의 손상으로 인하여 비정질 실리콘막(14')으로 변형된 것을 도시하며, 상기 저농도의 불순물이온은 일정농도인 인(P)을 사용한 것이다.
제2c도는 상기 진성 비정질실리콘막(14') 패턴과 다결정실리콘막(13) 패턴의 측벽에 절연막 스페이서(16)를 형성하고 상기 절연막 스페이서(16)를 마스크로 하여 양측의 남아있는 게이트전극용 다결정실리콘막(13)과 게이트산화막(12)을 제거하고, 상기 스페이서(16) 양측의 반도체기판(11)에 고농도의 불순물이온을 주입하여 고농도 불순물영역(17)을 형성한 것을 도시한 단면도로서, 상기 고농도의 불순물이온은 일정농도의 비소(As)를 사용한 것이며 상기 절연막 스페이서(16)는 산화막 또는 질화막으로 형성한 것이다.
제2d도는 상기 노출되어 있는 반도체기판(11)과 비정질실리콘막(14')상부에 전이금속막을 선택증착하고 상기 전이금속막을 산소 가스를 사용한 고온 열공정을 실시하여 하부의 비정질실리콘막(14')과 반응시켜 실리사이드막(18)을 형성한 것으로, 실리사이드막(18)과 비정질실리콘막(14') 패턴 및 게이트전극용 다결정실리콘층(13) 패턴으로된 게이트전극을 형성한 상태를 도시한 단면도로서, 상기의 공정에서 산소가 실리사이드막(18)과 비정질실리콘막(14')의 계면에 유입되어 Ti-O-Si 형태의 침투방지용 경계막을 형성하여 불완전 실리사이드인 TiSix(x는 Ti와 결합한 Si원자의 비율)의 침투를 방지한다. 여기서, 상기 전이금속막은 Ti, W, Mo 또는 Ta등을 사용할 수 있다.
제3a도 내지 제3c도는 본 발명의 제2실시예에 따른 반도체소자의 트랜지스터 형성공정을 도시한 단면도이다.
제3a도는 반도체기판(21) 상부에 게이트산화막(22), 불순물이 도핑된 게이트전극 다결정실리콘막(23), 불순물이 도핑되지 않은 진성 다결정실리콘막(24) 및 전이금속막(25)은 순차적으로 증착한 것을 도시한 단면도로서, 상기 게이트전극용 다결정실리콘막(23)은 불순물이 도핑된 다결정실리콘막이며, 상기 게이트전극용 다결정실리콘막(23)과 진성 다결정실리콘막(24)은 저압 화학기상증착(LPCVD : Low Pressure CVD, 이하에서 LPCVD 라 함)방법으로 형성한 것이다. 여기서, 상기 전이금속막은 Ti, W, Mo 또는 Ta등을 사용할 수 있다.
제3b도는 게이트전극용 마스크(도시안됨)을 사용하여 상기 전이금속막(25), 진성 다결정실리콘막(24) 및 일정두께의 게이트전극용 다결정실리콘막(23)을 식각함으로써 전이금속막(25)과 진성 다결정실리콘막(24) 및 게이트전극용 다결정실리콘막(23)패턴을 형성하고, 전체구조 상부에 저농도의 불순물이온을 주입하여 그 양측의 반도체기판(21)에 저농도 불순물영역(26)을 형성한 것을 도시한 단면도로서, 상기 진성 다결정실리콘막(24)은 이온주입공정시의 손상으로 인하여 비정질 다결정실리콘막(24')으로 변형된 것을 도시하며, 상기 저농도의 불순물이온은 일정농도의 인(P)을 사용한 것이다.
제3c도는 상기 게이트전극의 측벽에 절연막 스페이서(27)를 형성하고 상기 절연막 스페이서(27)를 마스크로하여 남아있는 다결정실리콘층(23)과 게이트산화막(22)을 제거하고, 게이트전극 양측의 반도체기판(21)에 고농도의 불순물이온을 주입하여 고농도 불순물영역(28)을 형성한 다음, 산소가스를 사용한 고온 열공정으로 상기 전이금속막을 실리사이드막(25')으로 변화시켜 실리사이드막(25')과 비정질실리콘막(24') 및 게이트전극용 다결정실리콘막(23) 패턴으로된 게이트전극을 형성시킨 것을 도시한 단면도로서, 상기에서 산소는 실리사이드막(25')과 비정질실리콘막(24')의 계면에 유입되어 Ti-O-Si 형태의 침투방지용 경계막을 형성하여 불완전 실리사이드인 TiSix(x는 Ti와 결합한 Si원자의 비율)의 침투를 방지하며, 상기 고농도의 불순물이온은 비소를 이용한 것이다.
상기한 본 발명에 의하면, 종래 실리사이드막을 게이트전극의 일부로 사용하는 공정시에 살라사이 물질이 게이트 산화막으로 침투하여 게이트산화막의 막질을 저하시켜 펀치쓰루 등과 같은 반도체소자의 특성을 저하시키는 문제점을 해결하기 위하여 진성 다결정실리콘막을 게이트전극용 다결정실리콘층상에 적층하고 소오스/드레인영역 형성을 위한 이온주입 공정에서 비정질실리콘층을 변형되도록 하고 그 상부에 전이금속막을 형성하고, 산소 분위기에서 열처리하여 실리사이드화시킴으로써 산소가 비정질 실리콘막과 실리사이드막과의 계면에서도 경계막을 형성하여 게이트산화막의 막질 저하를 방지하여 반도체소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
Claims (4)
- 반도체소자의 트랜지스터 형성방법에 있어서, 반도체기판 상부에 게이트산화막, 게이트전극용 다결정실리콘막 및 진성다결정실리콘막을 순차적으로 형성하는 공정과, 상기 진성 다결정실리콘막과 일정두께의 게이트전극용 다결정실리콘막을 게이트전극 마스크를 이용하여 식각하여 진성 다결정실리콘막 및 게이트전극용 다결정실리콘막 패턴을 형성하는 공정과, 상기 게이트전극용 다결정실리콘막 패턴 양측의 반도체기판에 저농도의 불순물이온을 주입하여 저농도 불순물영역을 형성하되, 상기 진성 다결정실리콘막을 비정질 실리콘층으로 변형되도록 하는 공정과, 상기 비정질실리콘막 및 게이트전극용 다결정실리콘막 패턴의 측벽에 절연막 스페이서를 형성하고, 상기 절연막 스페이서를 마스크로하여 노출된 남아있는 게이트전극용 다결정실리콘막과 게이트산화막을 식각한 다음, 그 양측의 반도체기판에 고농도의 불순물이온을 주입하여 고농도 불순물영역을 형성하는 공정과, 상기 노출된 반도체기판과 비정질 다결정실리콘막 상부에 전이금속막을 선택층착하고 고온 열공정을 산소분위기에서 실시하여 상기 전이금속막을 실리사이드로 변화시켜 트랜지스터를 형성하는 공정을 포함하는 반도체소자의 트랜지스터 형성방법.
- 상기 제1항에 있어서, 상기 절연막 스페이서는 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 반도체소자의 트랜지스터를 형성방법에 있어서, 반도체기판 상부에 게이트산화막, 게이트전극용 다결정실리콘막, 진성 다결정실리콘막 및 전이금속막을 순차적으로 증착하는 공정과, 상기 전이금속막, 진성 다결정실리콘막 및 일정두께의 게이트전극용 다결정실리콘막을 게이트전극 마스크를 이용하여 순차적으로 식각하여 전이금속막과 진성 다결정실리콘막 및 게이트전극용 다결정실리콘막 패턴을 형성하고 그 양측의 반도체기판에 저농도의 불순물이온을 주입하여 저농도 불순물영역을 형성하되, 상기 진성 다결정실리콘막을 비정질 실리콘층으로 변형되도록 하는 공정과, 상기 전이금속막과 진성 다결정실리콘막 및 게이트전극용 다결정실리콘막 패턴의 측벽에 절연막 스페이서를 형성하고 상기 절연막 스페이서를 마스크로하여 남아 있는 게이트전극용 다결정실리콘막과 게이트산화막을 식각한 다음, 그 양측의 반도체기판에 고농도의 불순물이온을 주입하여 고농도의 불순물영역을 형성하는 공정과, 고온열처리공정을 산소분위기에서 실시하여 상기 전이금속막을 실리사이드로 변화시켜 트랜지스터를 형성하는 공정을 포함하는 반도체소자의 트랜지스터 형성방법.
- 제1항에 있어서, 상기 절연막 스페이서는 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015080A KR0146242B1 (ko) | 1994-06-29 | 1994-06-29 | 반도체소자의 트랜지스터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015080A KR0146242B1 (ko) | 1994-06-29 | 1994-06-29 | 반도체소자의 트랜지스터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002818A KR960002818A (ko) | 1996-01-26 |
| KR0146242B1 true KR0146242B1 (ko) | 1998-08-01 |
Family
ID=19386575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940015080A KR0146242B1 (ko) | 1994-06-29 | 1994-06-29 | 반도체소자의 트랜지스터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0146242B1 (ko) |
-
1994
- 1994-06-29 KR KR1019940015080A patent/KR0146242B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002818A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727038A (en) | Method of fabricating semiconductor device | |
| US5476802A (en) | Method for forming an insulated gate field effect transistor | |
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| US5175118A (en) | Multiple layer electrode structure for semiconductor device and method of manufacturing thereof | |
| US5254490A (en) | Self-aligned method of fabricating an LDD MOSFET device | |
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6136699A (en) | Method of manufacturing semiconductor device using phase transition | |
| US5079617A (en) | Multiple layer electrode structure for semiconductor device and method of manufacturing thereof | |
| KR20010060169A (ko) | 반도체 장치의 제조 방법 | |
| US7468303B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20050028828A (ko) | 반도체 장치 및 그 제조방법 | |
| KR100214523B1 (ko) | 모스소자의 제조 방법 | |
| KR0146242B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| US20010045606A1 (en) | Semiconductor device and method for fabricating the same | |
| JPH05226361A (ja) | 電界効果トランジスタ | |
| KR100586178B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
| KR100313089B1 (ko) | 반도체소자의제조방법 | |
| KR100192537B1 (ko) | 반도체 소자 제조방법 | |
| KR100255008B1 (ko) | 반도체장치의 제조방법 | |
| KR100260377B1 (ko) | 모스형 반도체 소자의 실리콘 게이트 전극 제조 방법 | |
| KR100256528B1 (ko) | 반도체 장치 제조방법 | |
| KR100333647B1 (ko) | 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법 | |
| KR0130172B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| JPH0878358A (ja) | 半導体装置の製造方法 | |
| KR100545201B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |