KR960002818A - 반도체소자의 트랜지스터 형성방법 - Google Patents

반도체소자의 트랜지스터 형성방법 Download PDF

Info

Publication number
KR960002818A
KR960002818A KR1019940015080A KR19940015080A KR960002818A KR 960002818 A KR960002818 A KR 960002818A KR 1019940015080 A KR1019940015080 A KR 1019940015080A KR 19940015080 A KR19940015080 A KR 19940015080A KR 960002818 A KR960002818 A KR 960002818A
Authority
KR
South Korea
Prior art keywords
film
forming
gate electrode
semiconductor device
transistor
Prior art date
Application number
KR1019940015080A
Other languages
English (en)
Other versions
KR0146242B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940015080A priority Critical patent/KR0146242B1/ko
Publication of KR960002818A publication Critical patent/KR960002818A/ko
Application granted granted Critical
Publication of KR0146242B1 publication Critical patent/KR0146242B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 트랜지스터를 형성방법에 관한 것으로, 반도체소자의 고집적화에 따른 게이트산화막의 막질저하를 방지하기 위하여, 반도체기판 상부에 게이트전극을 형성하되, 게이트전극용 다결정실리콘막, 비정질 다결정실리콘막 및 전이금속막으로 형성하고 고온열공정으로 상기 전이금속막을 실리사이드로 변화시켜 게이트전극을 형성함으로써 게이트산화마그이 막질저하를 방지하여 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있어 반도체소자의 고집적화를 가능하게 한다.

Description

반도체소자의 트랜지스터 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래기술에 의해 형성된 반도체소자의 트랜지스터를 도시한 단면도,
제2A도 내지 제2D도는 본 발명의 제1실시예에 의한 반도체소자의 트랜지스터 형성공정을 도시한 단면도,
제3A도 내지 제3C도는 본 발명의 제2실시예에 의한 반도체소자의 트랜지스터 형성공정을 도시한 단면도.

Claims (7)

  1. 반도체소자의 트랜지스터를 형성방법에 있어서, 반도체기판 상부에 게이트산화막, 게이트전극용 다결정실리콘막 및 진성 다결정실리콘막을 순차적으로 증착하는 공정과, 게이트전극 마스크를 이용하여 상기 진성 다결정실리콘막과 일정 두께의 게이트전극용 다결정실리콘막을 식각함으로써 게이트전극을 형성하고 저농도의 불순물이온을 주입하여 저농도의 불순물영역을 형성하는 공정과, 상기 게이트전극의 측벽에 절연막 스페이서를 형성하고 상기 절연막 스페이서를 마스크로하여 상기 게이트전극용 다결정실리콘막 게이트산화막을 식각한 다음, 고농도의 불순물이온을 주입하여 고농도의 불순물영역을 형성하는 공정과, 상기 노출된 반도체기판과 비정질 다결정실리콘막 상부에 전이금속막을 선택증착하고 고온 열공정을 실시하여 상기 전이금속막을 실리사이드로 변화시켜 트랜지스터를 형성하는 공정을 포함하는 반도체 소자의 트랜지스터 형성방법.
  2. 제1항에 있어서, 상기 진성 다결정실리콘막은 이온주입 공정시 손상에 의해 비정질 다결정실리콘막으로 변화하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
  3. 상기 제1항에 있어서, 상기 절연막 스페이서는 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
  4. 반도체소자의 트랜지스터를 형성방법에 있어서, 반도체기판 상부에 게이트산화막, 게이트 전극용 다결정실리콘막, 진성 다결정실리콘막 및 전이금속막을 순차적으로 증착하는 공정과, 게이트전극 마스크를 이용하여 상기 전이금속막, 진성 다결정실리콘막 및 일정두께의 게이트전극용 다결정실리콘막을 순차적으로 식각함으로써 게이트전극을 형성하고 저농도의 불순물이온을 주입하여 저농도의 불순물영역을 형성하는 공정과, 상기 게이트전극의 측벽에 절연막 스페이서를 형성하고, 상기 절연막 스페이서를 마스크로하여 상기 게이트전극용 다결정실리콘막과 게이트산화막을 식각한 다음, 고농도의 불순물이온을 주입하여 고농도의 불순물영역을 형성하는 공정과, 고온열처리공정을 실시하여 상기 전이금속막을 실리사이드로 변화시켜 트랜지스터를 형성하는 공정을 포함하는 반도체소자의 트랜지스터 형성방법.
  5. 제1항에 있어서, 상기 진성 다결정실리콘막은 이온주입 공정시 손상에 의해 비정질 다결정실리콘막으로 변화하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  6. 제1항에 있어서, 상기 절연막 스페이서는 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  7. 제1항에 있어서, 상기 고온 열공정은 산소가스를 이용함으로써 TiSix 침투 방지용 경계막을 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015080A 1994-06-29 1994-06-29 반도체소자의 트랜지스터 형성방법 KR0146242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015080A KR0146242B1 (ko) 1994-06-29 1994-06-29 반도체소자의 트랜지스터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015080A KR0146242B1 (ko) 1994-06-29 1994-06-29 반도체소자의 트랜지스터 형성방법

Publications (2)

Publication Number Publication Date
KR960002818A true KR960002818A (ko) 1996-01-26
KR0146242B1 KR0146242B1 (ko) 1998-08-01

Family

ID=19386575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015080A KR0146242B1 (ko) 1994-06-29 1994-06-29 반도체소자의 트랜지스터 형성방법

Country Status (1)

Country Link
KR (1) KR0146242B1 (ko)

Also Published As

Publication number Publication date
KR0146242B1 (ko) 1998-08-01

Similar Documents

Publication Publication Date Title
JPH04225529A (ja) 微量の不純物を添加したドレイン(ldd)を有する集積回路構造体を製作する改良された方法
KR960035908A (ko) 모스 전계효과 트랜지스터의 제조방법
KR100223736B1 (ko) 반도체 소자 제조 방법
KR960002818A (ko) 반도체소자의 트랜지스터 형성방법
JPH1064898A (ja) 半導体装置の製造方法
KR100402106B1 (ko) 반도체 소자의 제조 방법
KR100336771B1 (ko) 트랜지스터 형성방법
KR100192537B1 (ko) 반도체 소자 제조방법
KR960002819A (ko) 반도체소자의 트랜지스터 형성방법
KR100333647B1 (ko) 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법
KR19980031851A (ko) 모스 트랜지스터 제조 방법
KR100204015B1 (ko) 모스트랜지스터 제조방법
KR100214854B1 (ko) 마스크 롬의 제조방법
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR0167667B1 (ko) 반도체 제조방법
KR100438665B1 (ko) 엠배디드 메모리 소자의 제조방법
KR0130172B1 (ko) 반도체소자의 트랜지스터 형성방법
KR0146079B1 (ko) 반도체 소자 제조방법
KR100289394B1 (ko) 반도체소자에서의에피택셜코발트살리사이드제조방법
KR960035846A (ko) 실리사이드를 이용한 접합 형성방법
KR100307540B1 (ko) 반도체소자의 제조방법
KR20010037851A (ko) 반도체 소자 제조방법
KR970003682A (ko) 저도핑 드레인 구조의 모스 트랜지스터 제조 방법
KR970054387A (ko) 모스트랜지스터 제조 방법
KR20030054680A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee