KR0145840B1 - 리드프레임 제조방법 - Google Patents
리드프레임 제조방법Info
- Publication number
- KR0145840B1 KR0145840B1 KR1019950018133A KR19950018133A KR0145840B1 KR 0145840 B1 KR0145840 B1 KR 0145840B1 KR 1019950018133 A KR1019950018133 A KR 1019950018133A KR 19950018133 A KR19950018133 A KR 19950018133A KR 0145840 B1 KR0145840 B1 KR 0145840B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- raw material
- leadframe
- dimple
- die pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000002994 raw material Substances 0.000 claims description 22
- 238000004804 winding Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000000465 moulding Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- ing And Chemical Polishing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 다이패드의 딤플은 식각법으로 둥근형 딤플을 형성하고, 그 이외의 부분은 스탬핑법으로 형성함으로써, 식각법으로 리드프레임 전체를 제조할 때의 높은 생산단가 및 낮은 생산성과 스탬핑법으로 리드프레임 전체를 제조할 때의 낮은 패키지의 신뢰성을 극복하는 효과를 특징으로 한다.
Description
제1도는 리드프레임을 개략적으로 나타낸 평면도.
제2도는 종래 기술의 식각법에 의한 리드프레임의 제작단계를 나타낸 흐름도.
제3a도는 둥근형 딤플을 갖는 리드프레임의 다이패드의 저면도(底面圖).
제3b도는 둥근형 딤플을 갖는 리드프레임의 다이패드의 확대 단면도.
제4도는 종래 기술의 스탬핑법에 의한 리드프레임의 제작단계를 나타낸 흐름도.
제5a도는 삼각형 딤플을 갖는 리드프레임의 다이패드의 저면도.
제5b도는 삼각형 딤플을 갖는 리드프레임의 다이패드의 확대 단면도.
제6도는 본 발명에 따른 둥근형 딤플을 갖는 리드프레임의 제작단계를 나타낸 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
10, 10A : 코팅단계 20, 20A : 노광단계
30, 30A : 현상단계 40, 40A : 식각단계
50 : 감는 단계 60, 60B : 스탬핑단계
70 : 되감는 단계 71B : 감는 단계
80 : 리드프레임 81 : 사이드 레일
82 : 다이패드 83 : 인덱스 홀
84 : 내부리드 85 : 둥근형 딤플
86 : 외부리드 87 : 삼각형 딤플
88 : 댐바
본 발명은 반도체 패키지에 사용되는 리드프레임에 관한 것으로, 더욱 상세하게는 리드프레임의 다이패드 뒷면은 식각 공정으로 디플(Dimple)을 형성하고, 리드, 댐바(Dambar) 및 사이드 레일 등은 스탬핑 공정으로 형성시킴으로써 리드프레임의 신뢰성 및 생산성을 동시에 만족시키는 리드프레임 제조방법에 관한 것이다.
일반적으로 리드프레임은 트램지스터, 집적회로 등의 반도체를 탑재하여 수지를 이용하여 패키지화 하는데 사용되는 자재이다. 리드프레임의 구조는 일반적으로 반도체 칩을 탑재하기 위한 다이패드와 트랜지스터, 집적회로와 전기적으로 연결되는 리드 및 성형시 수지로 인한 플래쉬(flash)를 방지하는 댐바를 갖는다.
또한 반도체가 패키지화된 후, 수지와 리드프레임과의 열팽창 계수의 차이로 각기 분리가 되는 박리현상을 방지하기 위해 리드프레임의 다아패드 뒷면에 복수개의 딤플을 형성하여 수지와 리드프레임의 접착력을 개선하는 리드프레임의 구조도 있으며, 상기 딤플을 갖는 리드프레임은 초박형 반도체인 티·에스·오·피(Thin Small Outline Package, 이하 TSOP라 함)와 에스·오·제이(Small Outline J Bending, 이하 SOJ리 함) 패키지에 있어서 패키지의 신뢰성의 중요한 역할을 한다.
일반적으로 SOJ나 TSOP는 두계가 매우 얇기 때문에, 외부의 기계적인 충격에 의해 쉽게 깨어지며 외부의 습기가 패키지 내부로 침투될 경우, 그 패키지 내부 증기압에 의해 상기 리드프레임과 수지간의 박리를 유발하는 단점이 있다.
제1도는 리드프레임을 개략적으로 나타낸 평면도이다.
제2도는 종래 기술의 식각법에 의한 리드프레임의 제작단계를 나타낸 흐름도 이다.
제3a도는 둥근형 딤플을 갖는 리드프레임의 다이패드의 저면도이다.
제3b도는 둥근형 딤플을 갖는 리드프레임의 다이패드의 단면도이다. 제1도 내지 제3b도를 참조하면, 리드프레임(80)은 반도체 칩(도시 안됨)을 접착제(도시 안됨)에 의해서 안착·접착되는 다이패드(82)와 상기 반도체 칩상에 형성된 복수개의 본딩패드(도시 안됨)와 와이어(도시 안됨)에 의해서 전기적으로 연결되는 내부리드(84)와 그 내부리드(84)와 일체형으로 외부 접속 단자(도시 안됨)와 전기적으로 접속되는 외부리드(86)와, 상기 내부리드(84)와 외부리드(86) 사이에 수지(도시 안됨)로 성형된 후 발생되는 플러쉬(도시 안됨)을 방지하기 위해 형성된 댐바(은선 도시)(88)와, 상기 리드프레임(80)의 상하 말단에 형성되어 그 리드프레임(80)의 이송수단(도시 안됨)에 의해서 용이하게 이송이 되도록 해주는 사이드 레일(81)과 그 사이드 레일 내에 형성되어 있으며 상기 이송수단에 부착된 고정수단(도시 안됨)에 삽입되는 인덱스 홀(83)을 포함하는 구조를 갖는다.
식각법에 의한 리드프레임은 쉬트(Sheet) 단위로 제작된 리드프레임 원소재의 양면에 포트 레지스트(Photo Resist)를 도포하여 베이킹(Backing)을 하는 코팅 단계(10A)와, 자외선 발생장치에서 선택적으로 그 리드프레임 원소재의 표면에 조사하는 노광단계(20A)와, 그 리드프레임의 원소재를 물로 현상하는 현상단계(30A)와 그 리드프레임 원소재를 식각 용액으로 딤플을 형성하는 식각단계(40A)를 거쳐서 제작이 된다.
상기의 단계를 거친 리드프레임(80)의 다이패드 뒷표면은 통상 둥근형 딤플(85)이 형성되며, 그 이외의 형상도 변형 실시될 수 있다.
제1도는 리드프레임을 개략적으로 나타낸 평면도이다.
제4도는 종래 기술의 스탬핑법에 의한 리드프레임의 제작단계를 나타낸 흐름도이다.
제5a도는 삼각형 딤플을 갖는 리드프레임의 다이패드의 저면도.
제5b도는 삼각형 딤플을 갖는 리드프레임의 다이패드의 확대 도면도. 제1도, 제4도 내지 제5b도를 참조하면, 스탬핑법에 의한 리드프레임은 릴(Reel) 형태로 감겨 있는 리드프레임 원소재를 이송시켜 그를 금형으로 프레스하는 스탬핑단계(60B)와, 그 리드프레임의 원소재를 릴 형태로 감는 단계(71B)를 거쳐 제작이 된다.
상기의 단계를 거친 리드프레임(80)의 다이패드 뒷표면은 통상 삼각형 딤플(87)이 형성되며, 둥근형 딤플 이외의 형상은 변형 실시될 수 있다.
전술한 리드프레임의 제조방법은 식각법과 스탬핑법이 있으며, 각기 장단점을 기술하면 도표 1과 같다.
따라서 본 발명의 목적은, 다이패드의 딤플은 식각법으로 둥근형 딤플을 형성하고, 그 이외의 부분은 스탬핑법으로 형성함으로써 반도체 패키지의 신뢰성 및 저렴한 제조 단가와 대량 생산을 동시에 충족시키는 리드프레임 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 둥근형 딤플을 갖는 리드프레임을 저렴하고, 대량적으로 제조하는 방법으로,
(a) 릴(Reel) 형태로 감겨 있는 리드프레임의 한쪽면에 포토 레지스트(Photo Resist)를 도포하여 베이킹(Backing)을 하는 코팅 단계와,
(b) 그 리드프레임 원소재의 다이패드 뒷표면을 자외선 발생장치에 선택적으로 조사하는 노광단계와,
(c) 그 리드프레임의 원소재를 물로 형상하는 현상단계와,
(d) 그 리드프레임 원소재를 식각 용액으로 딤플을 형성하는 식각단계와,
(e) 그 리드프레임의 원소재를 릴 형태로 감는 단계와,
(f) 릴 형태로 감겨 있는 리드프레임의 원소재를 프레스하는 스탬핑단계와,
(g) 그 리드프레임의 원소재를 릴 형태로 되감는 단계를 포함하는 것을 특징으로 하는 리드프레임 제조방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제1도는 리드프레임을 개략적으로 나타낸 평면도이다.
제3a도는 둥근형 딤플을 갖는 리드프레임의 다이패드의 저면도이다.
제3b도는 둥근형 딤플을 갖는 리드프레임의 다이패드의 단면도이다.
제6도는 본 발명에 따른 둥근형 딤플을 갖는 리드프레임의 제작단계를 나타낸 흐름도이다.
제1도, 제3a도 및 제3b도, 제6도를 참조하면, 식각법과 스탬핑법을 각기 다른면에 적용한 리드프레임은 릴(Reel) 형태로 감겨 있는 리드프레임 원소재를 이송시켜 그의 한쪽면을 포토 레지스트(Photo Resist)로 도포하여 베이킹(Backing)을 하는 코팅 단계(10)와, 자외선 발생장치에 선택적으로 그 리드프레임 원소재의 다이패드 뒷표면에 조사하는 노광단계(20)와, 그 리드프레임의 원소재를 물로 현상하는 현상단계(30)와, 그 리드프레임 원소재를 식각 용액으로 딤플을 형성하는 식각단계(40)와, 그 리드프레임의 원소재를 릴 형태로 감는 단계(50)와, 릴 형태로 감겨 있는 리드프레임의 원소재를 이송하여 급형으로 프레스하는 스탬핑단계(60)와, 그 리드프레임의 원소재를 릴 형태로 감는 단계(70)를 거쳐서 제작이 된다.
상기 스탬핑 단계(60)를 더욱 상세히 기술하면, 리드프레임 원소재에 있어서, 상기 식각단계(40)를 거쳐서 딤플이 형성된 다이패드 이외의 리드프레임의 구성요소는 스탬핑단계(60)를 거쳐서 제작된다.
상기 식각단계(40), 감는 단계(50)와 스탬핑단계(60)에 있어서, 모든 단계에 필요한 요소들이 인-라인(in-line)화 되어 있다면, 상기 감는 단계(50)를 거치지 않고 식각단계(40)에서 스탬핑단계(60)로 진행될 수 있다.
상기 식각단계와 스탬핑단계를 거쳐 제작되는 구성요소들은 필요 목적에 따라 변경될 수 있다.
따라서, 본 발명에 따른 제조방법에 따르면, 패키지의 신뢰성이 높은 둥근형의 딤플을 갖는 리드프레임을 제작할 수 있는 동시에 리드프레임을 제조단가가 저렴하게 대량 생산할 수 있는 이점(利點)이 있다.
Claims (2)
- 둥근형 딤플을 갖는 리드프레임을 저렴하고, 대량적으로 제조하는 방법으로, (a) 릴(Reel) 형태로 감겨 있는 리드프레임의 한쪽면에 포토 레지스트(Photo Resist)를 도포하여 베이킹(Backing)을 하는 코팅 단계와, (b) 그 리드프레임 원소재의 다이패드 뒷표면을 자외선 발생장치에서 선택적으로 조사하는 노광단계와, (c) 그 리드프레임의 원소재를 물로 현상하는 단계와, (d) 그 리드프레임 원소재를 식각 용액으로 딤플을 형성하는 식각단계와, (e) 그 리드프레임의 원소재를 릴 형태로 감는 단계와, (f) 릴 형태로 감겨 있는 리드프레임의 원소재를 프레스하는 스팸핑단계와, (g) 그 리드프레임의 원소재를 릴 형태로 되감는 단계를 포함하는 것을 특징으로 하는 리드프레임 제조방법.
- 제1항에 있어서, 상기 (a), (b), (c), (d)단계가 릴 형태로 진행되는 것을 특징으로 하는 리드프레임 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018133A KR0145840B1 (ko) | 1995-06-29 | 1995-06-29 | 리드프레임 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018133A KR0145840B1 (ko) | 1995-06-29 | 1995-06-29 | 리드프레임 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003892A KR970003892A (ko) | 1997-01-29 |
| KR0145840B1 true KR0145840B1 (ko) | 1998-08-01 |
Family
ID=19418752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950018133A KR0145840B1 (ko) | 1995-06-29 | 1995-06-29 | 리드프레임 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0145840B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100530755B1 (ko) * | 1997-11-11 | 2006-02-28 | 삼성테크윈 주식회사 | 리드 프레임 제조 방법 |
-
1995
- 1995-06-29 KR KR1019950018133A patent/KR0145840B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003892A (ko) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3681008B2 (ja) | フラグレス半導体装置およびその製造方法 | |
| US10438816B2 (en) | Selective planishing method for making a semiconductor device | |
| JPH0692076A (ja) | Ｉｃカードモジュール用リードフレーム形状 | |
| US5633206A (en) | Process for manufacturing lead frame for semiconductor package | |
| JP2000223639A (ja) | 半導体パッケージボディの反りを防止するためのリードフレーム構造 | |
| KR0145840B1 (ko) | 리드프레임 제조방법 | |
| US20100120206A1 (en) | Integrated circuit package and a method for dissipating heat in an integrated circuit package | |
| KR950034696A (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| JPH05291459A (ja) | 半導体装置及びその製造方法 | |
| JPH10242337A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US7348660B2 (en) | Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package | |
| JPH05251619A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPH1168016A (ja) | 樹脂封止型半導体装置 | |
| KR100187723B1 (ko) | 리드온칩(leadonchip)형반도체칩패키지의리드프레임제조방법 | |
| KR100234160B1 (ko) | 반도체 리드 프레임의 제조 방법 | |
| TW449855B (en) | Pasted plastic cloth structure of turbulence plate | |
| KR100229223B1 (ko) | 리드 온 칩형 반도체 패키지 | |
| TW452958B (en) | Structure for connecting turbulence plate to the inner lead | |
| JPH03102859A (ja) | 半導体装置の製造方法 | |
| TW476148B (en) | Semiconductor packaging piece and its manufacture method to improve lead bonding reliability | |
| KR100207903B1 (ko) | 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 | |
| KR200155178Y1 (ko) | 고체촬상소자의 패키지 | |
| KR950005967B1 (ko) | 플라스틱 리드레스 패키지 및 그 제조방법 | |
| JP2674513B2 (ja) | フォトカプラ | |
| JPH05102207A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050407 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |