KR0134884B1 - 텔레비젼 수상기의 자동 레벨 보정 장치 - Google Patents

텔레비젼 수상기의 자동 레벨 보정 장치

Info

Publication number
KR0134884B1
KR0134884B1 KR1019890004873A KR890004873A KR0134884B1 KR 0134884 B1 KR0134884 B1 KR 0134884B1 KR 1019890004873 A KR1019890004873 A KR 1019890004873A KR 890004873 A KR890004873 A KR 890004873A KR 0134884 B1 KR0134884 B1 KR 0134884B1
Authority
KR
South Korea
Prior art keywords
level
black
circuit
signal
television receiver
Prior art date
Application number
KR1019890004873A
Other languages
English (en)
Other versions
KR890016859A (ko
Inventor
요시히로 야마모또
준야 사이또
마사까즈 스즈끼
Original Assignee
오오가 노리오
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼 가이샤 filed Critical 오오가 노리오
Publication of KR890016859A publication Critical patent/KR890016859A/ko
Application granted granted Critical
Publication of KR0134884B1 publication Critical patent/KR0134884B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/73—Colour balance circuits, e.g. white balance circuits or colour temperature control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Television Receiver Circuits (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용없음.

Description

텔레비젼 수상기의 자동 레벨 보정 장치
제1도는 본 발명에 따른 텔레비젼 수상기의 자동 레벨 보정 장치의 일예를 나타내는 구성도.
제2는 제1도의 동작을 나타내는 흐름도.
제3도는 제1도의 각부 신호 파형도.
제4도는 종래의 자동 화이트 밸런스 조정 회로를 가지는 텔레비젼 수상기의 일예를 나타내는 구성도.
제5도는 제4도의 각부 신호 파형도.
제6도는 종래의 텔레비젼 수상기의 정면도.
제7도는 제6도와 리트레시스 기간이 다른 텔레비젼 수상기의 정면도.
* 도면의 주요부분에 대한 부호의 설명
8 : RGB 매트릭스 30 : RGB 구동회로
31R, 31G, 31B : 가산회로 32 : RGB 출력회로
본 발명은 자동 화이트 밸런스 소정 회로(automatic white balance adjusting circuit)에 사용 하기에 적합한 텔레비젼 수상기의 자동 레벨 보정 장치에 관한 것이다.
본 발명은 자동 화이트 밸런스 소정 회로에 사용하기에 적합한 텔레비젼 수상기의 자동 레벨 보정 장치이고 비디오 신호에 삽입되는 흑·백 기준 펄스의 위치 데이타군에서의 공장 설정시에 소정의 데이타를 선택하여 비휘발성 메모리에 기억시키고, 상기 기억된 데이타에 따라 화상 재생시에 흑·백 레벨의 자동 보정을 실행하게 되므로써 하드웨어를 변경함이 없이 흑·백 기준 펄스 삽입 위치를 변경할 수 있으며, 다른 기종의 텔레비젼 수상기에 공통으로 사용할 수 있도록 한 것이다. 텔레비젼 수상기에 있어서는 어느 휘도 레벨이라도 같은 색도의 백색을 얻을 수 있도록 하기 위해 자동 화이트 밸런스 조정 회로가 사용되고 있다. 제4도에는 본 출원인이 특개소 60-186185호의 공보에 제안한 자동 화이트 밸런스 조정 회로를 가지는 텔레비젼 수상기를 나타낸다. 제4도에서 1은 안테나, 2는 튜너, 3은 영상 중간 주파수 증폭 회로, 5는 Y/C분리 회로이다. 이 Y/C분리 회로(5)는 영상 신호를 Y신호(휘도 신호)와 C신호(크로마 신호)로 분리하여 각기 영상 처리 회로(6) 및 색 신호 재생 회로(7)에 공급 한다. 영상 처리 회로(6)는 Y신호에 대해 화상 조정 및 레벨 클램핑(level clamping) 등을 실행한 후에, 그 Y신호를 RGB 매트릭스 회로(8)에 입력한다. 또한 색 신호 재생 회로(7)는 칼라 버스트 신호(color burst signal)를 활용하여 칼라 복조를 실행하고, 그에 따라 색차 신호 R-Y, B-Y를 얻어 이들 색차 신호를 RGB 매트릭스 회로(8)에 공급한다.
또한, 9는 동기 분리 회로, 10은 수평 편향 회로, 11은 수직 편향 회로이다. 이 수평 편향 회로(10)는 수평 블랭킹 펄스(horizontal blanking pulse) HP를 발생하여RGB 매트릭스(8) 및 후술하는 타이밍 펄스 발생 회로(22)에 공급함과 동시에, 수평 편향 회로 HF를 수평 편향 코일(도시 생략)에 공급한다. 마찬가지로, 수직 편향 회로(11)는 수직 블랭킹 펄스 VP를 RGB 매트릭스(8) 및 타이밍 펄스 회로(22)에 공급하며 수직 편향 신호 VF를 수직 편향 코일(도시 생략)에 공급한다.
여기서 RGB 매트릭스(8)는 휘도 신호 Y, 색차 신호 R-Y 및 B-Y, 수평 및 수직 블랭킹 펄스 HP 및 VP에서 삼원색 신호인 적신호 R, 녹신호 G, 청신호 B를 생성한다. RGB 매트릭스(8)는 이들 삼원색 신호 R, G, B를 각기 R성분 출력 회로(12R), G성분 출력 회로(12G), B성분 출력 회로(12B)에 공급한다. 이들 출력 회로(12R,12G 및 12B)는 동일한 구성이며, 그중 B성분 출력 회로(12B)와 관련하여 여기서 상술하는에, 이 B성분 출력 회로(12B)는 기준 레벨 삽입 회로(13), 이득제어 증폭 회로(14) 및 레벨 시프트 회로(15)로 구성된다. 이 경우 기준 레벨 삽입 회로(13)는 청신호 B에 후술하는 백의 기준레벨 VSW또는 흑의 기준 레벨 VSB를 가산하며, 이득 제어 증폭 회로(14)는 후술하는 제어 신호 SWB에 의해 청신호 B의 백 레벨 조정을 실행하고, 또한 레벨 시프트회로(15)는 후술하는 제어 신호 SBB로 흑 레벨 조정을 실행한다. 이 B성분 출력 신호(12B)는 이밖에 차동 증폭기(16 및 17) 및 샘플/홀드(S/H) 회로(18 및 19)를 포함한다. 이들 양 S/H 회로(18,19)는 브라운관(20)의 청색용 캐소드(21B)를 통해 흐르는 전류에 대응하는 전압을 소정의 타이밍으로 샘플-홀드하여 각기 차동 증폭기(16 및 17) 및 포지티브(positive)측 입력 단자에 출력한다. 또한 차동 증폭기(16 및 17)는 각기 S/H 회로(18 및 19)에서 공급된 신호와 기준 레벨 V0의 차에 대응하는 제어 신호 SBB, SWB를 각기 레벨 시프트 회로(15)와 이득 제어 증폭 회로(14)로 귀환한다.
또한 B성분 출력 회로(12B)에서 출력된 청신호 B는 트랜지스터 Q3, Q6으로 공급되어, 그에따라 브라운관(20)의 청색용 캐소드(21B)로 흐르는 캐소드 전류로 변환된다. 마찬가지로, 브라운관(20)의 적색용 캐소드(21R)에 관련하여 트랜지스터 Q1, Q4가 제공되며, 역시 녹색용 캐소드(21G)에 대응하여 트랜지스터 Q2, Q5가 제공된다. 그리고 트랜지스터 Q4, Q5, Q6에는 혹 레벨에 대한 캐소드 전류를 검출하기 위하여 저항값 M1, M2 및 M3을 각각 갖는 저항기 R4, R5 및 R6에 연결되며, 또한 백 레벨에 대한 캐소드 전류를 검출하기 위하여 대응하는 저항값 r1, r2 및 r3을 각각 갖는 R1, R2, 및 R3 저항기가 제공된다. 여기에서 이들 저항값 M1과 저항값 r1, r2 및 r3을 각각 갖는 R1, R2 및 R3 저항기가 제공된다. 여기에서 이들 저항값 M1과 저항값 r1의 사이에는; Mi : r1≒100 : 1의 관계가 있다. 또한 트랜지스터 Q4, Q5 및 Q6의 컬렉터들은 각기 다이오드 D4, D5 및 D6을 통하여 단일의 접점에 접속하며, 이러한 단일의 접점에 생기는 캐소드 전류 신호 E는 R, G 및 B성분 출력 신호(12R, 12G, 12B)중의 S/H 회로(19 및 19)에 공통으로 공급된다. 게다가 적은 저항값 ri를 갖는 저항기 R1, R2 및 R3는 각각 다이오드 D1, D2 및 D3을 통하여 공통으로 스위치(25)의 한쪽 접점에 접속 되어 있다. 이 스위치(25)의 다른쪽 접점은 접지되어 있다.
제4도에서 22는 타이밍 펄스 발생 회로이며, 이 타이밍 펄스 회로(22)는 예컨대 제5도에 도시도니 바와 같이 수평 주기의 16번째(16H)에서 18번째(18H)까지 백 레벨 조정용 펄스 PWR, PWG및 PWB를 직렬과 출력하고, 이에 동기해서 샘플링 펄스 PWR1, PWG1및 PWB1를 직렬로 발생하며, 이 기간에는 제어 신호 P1를 스위치(25)로 전달하여 스위치(25)를 닫는다. 또한 타이밍 펄스 발생 회로(22)는 다음 필드에서 스위치(25)를 개방하여 흑 레벨 조정용 펄스 PBR, PBG, 및 PBB를 직렬로 출력한다. 백 레벨 조정용 펄스 PWR, PWG및 PWB는 백 기준 레벨 설정 회로(23)로 각각의 백의 기준 레벨 신호 VSW로 변환되어 각각 대응하는 기준 레벨 삽입회로(13)에 공급된다. 또한, 흑 레벨 조정용 펄스 PBR, PBG및 PBB는 흑 기준 레벨 설정 회로(24)로 각각의 흑의 기준 레벨 신호 VSB로 변환되어 각각의 대응하는 기준 레벨 삽입회로(13)에 공급된다.
이러한 종래의 예에 있어서, 흑 레벨이 5 IRE에, 그리고 백 레벨이 50 IRE에 설정될 경우, 청색용 캐소드(21B)에 흐르는 흑·백 레벨의 캐소드 전류를 각각 IB 및 IW로 하면, IWR3≒IBM3≒V0가 성립되도록 저항값 r3, M3 및 비교 전압 V0이 설정된다. 이와같이 설정하면 백 레벨 설정시에는 차동 증폭기(17)에서 오차가 비례하는 제어 신호 SWB가 이득 증폭 회로(14)에 공급되어 그 이득을 보정하며, 흑 레벨 설정시에는 차동 증폭기(16)에서 오차에 비례하는 제어 신호 SBB가 레벨 시프트 회로(15)에 공급되어 컷-오프 레벨을 보정한다.
특히 이러한 종래 예에 있어서는 1필드마다 흑 레벨 조정과 백 레벨 조정이 상호 번갈아 실시되며 더구나 동일 필드안에서 R, G, B 각 채널의 레벨 조정이 1수평주기 H마다 순차적으로 실행된다.
화이트 레벨 조정이라는 것은 상술한 종래예와 같이 흑 레벨 도는 백 레벨에 상당하는 광량의 기준 펄스(수평 주사선)를 브라운관에서 실제로 생성하여 그때의 캐소드 전류의 전압 변환값을 미리 교정해둔 기준 전압과 비교하여 그 오차가 없어지도록 캐소드의 구동 전류를 조정하는 것이다. 이 경우 흑 레벨 또는 백 레벨에 상당하는 광량의 수평 주사선은 시청자의 장해가 되지 않도록 브라운관의 오버스캔 영역 또는 언더 스캔 영역에 삽입된다.
예컨대 제6도에서 텔레비젼 수상기(26)의 텔레비젼 화면(27)에 대해 브라운관(20)의 실제의 형광면은 텔레비젼 화면(27) 보다도 여유를 가지게 하고 있다. 이때 홀수 필드로는 먼저 1H(첫번째의 수평 주기)에서 수직 귀선이 개시하여 14H로 그 수직 귀선이 완료한다고 가정한다. 즉, 수평 주사선의 리트레이스 기간(retrace period)은 1H 내지 14H가 된다. 또한 15H에서 18H까지의 수평 주사선은 텔레비젼 화면(27)의 가시 영역 밖에 있는 오버 스캔 영역(over-scan area; 28)에 있게 되며, 수개의 수평 주사선이 언더 스캔 영역(under-scan area; 29)에 있게 된다.
이 경우 백 레벨 또는 흑 레벨의 기준 펄스는 단지 오버 스캔 영역(28) 도는 언더 스캔 영역(29)에 삽입될 수 있지만, 제4도의 예에서, R, G, B 채널의 백 레벨 기준 펄스는 제5도에 도시된 바와같이 16H에서 18H까지의 주사라인으로 삽입되며, 여기에서 문제는 발생하지 않는다.
그러나 최근에 들어서 갖가지의 브라운관이 개발되어 왔으며, 특히 텔레비젼 화면의 큰 기종들은 상술한 리트레이스 기간이 긴 것이 있게 된다. 제7도에는 리트레이스 기간이 1H 내지 17H인 브라운관(20A)을 가지는 텔레비젼 수상기(26A)를 나타내지만 이 경우에는 텔레비젼 화면(27A)내의 볼 수 없는 오버 스캔 영역(28)에는 수평 주사선 18H 내지 20H만이 포함되어 있다. 이와같이 수평 주사선의 리트레이스 기간이 기종에 따라 달라지는 것은 주로 브라운관의 크기에 따라 그에 사용되는 편향 요크(deflection yoke)의 특성이 달라지는데 기인한다. 또한 컴퓨터용의 모니터 등은 표준보다는 작은 오버 스캔 영역을 갖게 된다.
하지만, 제4도에 도시될 텔레비젼 수상기에 이용되는 종래 자동 화이트 밸런스 조정 회로는 백 레벨 또는 흑 레벨의 기준 펄스 신호 삽입 위치(몇번째의 수평 주사 주기에서 삽입을 시작하는지)를 변경하기 위하여 타이밍 펄스 발생 회로(22)를 교환하거나 또는 저항기 등을 교환해야하는 문제가 있었으며, 그 때문에 종래의 텔레비젼 수상기에 있어서는 하드웨어의 표준화가 이루어지지 않는다는 문제점도 있었다.
본 발명은 이러한 점에 비추어 이루어진 것으로, 그 목적하는 바는 하드웨어를 변경 함이 없이 흑/백의 기준 펄스 삽입 위치를 변경할 수 있으며, 다른 기종의 텔레비젼 수상기에 공통으로 사용할 수 있는 텔레비젼 수상기의 자동 레벨 보정 장치를 제안 함에 있다.
본 발명의 텔레비젼 수상기에 자동 레벨 보정 장치는 예컨대 제1도에 도시되는 바와 같이 비디오 신호에 삽입되는 흑·백 기준 펄스 위치 데이타군(47a)에서 공장 설정시에 소정의 데이타를 선택하여 비휘발성 메모리(39)에 기억하게 하고 이 기억한 데이타에 의해서 화상 재생시에 흑·백 레벨의 자동 보정을 실행하게 한 것이다.
이러한 본 발명에 따르면 텔레비젼 수상기의 기종에 맞추어 비디오 신호에 삽입하는 흑·백 기준 펄스 위치를 선택하여 설정할 수 있다. 따라서 본 발명의 텔레비젼 수상기의 자동 레벨 보정 장치는 다른 기종의 텔레비젼 수상기에 공통으로 사용할 수 있다.
이하, 본 발명의 텔레비젼 수상기의 자동 레벨 보정 장치의 한 실시예에 관해 제1도 내지 제3도를 참조하여 설명한다. 제1도에서는 제4도 대응하는 부분에는 동일 부호를 붙여 그 설명은 생략한다.
제1도는 제4도의 RGB 매트릭스(8)에서 후단 회로에 대응하는 본 예의 자동 레벨 보정 장치를 도시한다. 제1도에서 30은 RGB 구동 회로이며, 이 RGB 구동 회로(30)는 RGB 매트릭스(8)에서 공급된 삼원색 신호 R, G, 및 B를 개별적으로 증폭하고, 이 증폭해서 얻은 삼원색 신호 R1, G1, 및 B1를 각기 가산 회로(31R, 31G 및 31B)의 한쪽 입력 단자에 공급한다. 이들 가산 회로(31R, 31G 및 31B)의 다른 쪽 입력 단자에는 후술하는 차동 증폭기(42R, 42G 및 42B)에서의 각기 보정 신호 △R, △G, 및 △B가 공급되며, 가산 회로(31R, 31G 및 31B)는 삼원색 신호에 보정 신호를 가산하여 얻은 삼원색 신호 R2, G2, 및 B2를 각기 RGB 출력 회로(32)에 공급한다.
이 RGB 출력 회로(32)는 3개의 가산 회로(32R, 32G 및 32B)를 가지며, 이중 가산 회로(32R)는 원색 신호 R2와 후술하는 흑 기준 펄스 발생 회로(40)에서 출력되는 흑 레벨 적신호 VBR를 가산하여 적색 신호 RCH를 생성하고, 이 적색 신호 RCH를 PNP 트랜지스터(33R)의 베이스에 공급한다. 마찬가지로 가산 회로(32G)는 원색 신호 G2와 흑 레벨 녹신호 VBG를 가산하여 얻은 녹색 신호 Gch를 PNP 트랜지스터(33G)의 베이스에 공급하며, 가산 회로(32B)는 원색 신호 B2와 흑 레벨 청 신호 VBB를 가산하여 얻은 청색 신호 Bch를 PNP 트랜지스터(33B)의 베이스에 공급한다.
PNT 트랜지스터(33R, 33G 및 33B)의 각 에미터는 각기 저항기(34R, 34G 및 34B)를 통하여 직류 전원+B에 접속되며, 또한 이들 각 에미터는 브라운관(20)의 적색용 캐소드(21R), 녹색용 캐소드(21G), 청색용 캐소드(21B)에 각각 직접 접속된다. 또한 PNP 트랜지스터(33R, 33G 및 33B)의 각 컬렉터는 공통으로 접속점(35)에서 접속되며(전위 Vn), 이 접속점(35)은 저항기(36)를 통하여 접지한다.
여기서 37은 마이크로컴퓨터(CPU)를 나타내고, 이 CPU(37)는 버스 라닌(38)을 통하여 재기록 가능한 비휘발성 메모리(39)의 데이타를 판독 출력하고, 또한 흑기준 펄스 발생 회록(40) 등에 여러가지의 명령을 준다. 비휘발성 메모리(39)은 흑 기준 펄스를 삽입하는 삽입하는 수평 주기의 최초의 번호(후술하는 바와 같이 14H, 16H, 18H 또는 20H)를 부호화하여 기억하는 2 비트의 개시 플래그 외에 2개의 16비트에 디지탈화된 Gch 및 Bch의 컷-오프 값(cut-off value)을 기억하는 정수 영역을 갖는다. 재기록 가능한 비휘발성 메모리(39)로서는 예컨대 MONS(Metalised Nitrude-Oxide Silicon)형 메모리를 사용할 수 있다.
여기서, 흑 기준 펄스 발생 회로(40)에는 수직 및 수평의 블랭킹 펄스 VP 및 HP가 공급되고 CPU(37)는 버스 라인(38)을 통하여 흑 기준 펄스 발생 회로(40)에 설정한다. 흑 기준 펄스 발생 회로(40)에 있어, 예컨대 수직 블랭킹 펄스 VP의 각각의 입상(leading edge)에 응답하여 리세트되는 카운터에 의해 수평 블랭킹 펄스 HP가 계수화되며, 그 계수값이 설정값에 도달할 경우 흑 레벨 적신호 VBR, 흑 레벨 녹신호 VBG, 흑 레벨 청신호 VBB가 1수평주기(1H) 마다 순차적으로 블랭크 기준 펄스 발생회로(40)로부터 RGB 출력 회로(32)에 공급된다. 또한, 본 예에 있어서 흑 레벨은 10 IRE의 휘도를 상정한다.
41R, 41G 및 41B는 각각의 스위치를 나타내며, 이들 스위치(41R, 41G 및 41B)의 다른 쪽 접점은 각각 접속점(35)의 전압 VD를 기억하여 보유하는데 이용되는 콘덴서(46R, 46G 및 46B)를 통하여 접지 된다. 또한 이들 스위치(41R, 41G 및 41B) 각각은 버르 라인(38)을 통하여 CPU(37)로부터 공급된 제어 신호에 의해 펄스 발생회로(50)가 구동될 때 얻어지는 제어 신호 SW1, SW2, 및 SW3에 따라서 개폐되며, 동시에 스위치(41R, 41G 및 41B)의 다른쪽 접점은 각각 차동 증폭기(42R, 42G 및 42B)의 비반전 입력 단자(+)에 접속된다. 이 차동 증폭기(42R)의 반전 입력 단자(-)에는 직류 기준 전원(43)으로부터 기준 전압 REF1이 공급되며, 차동 증폭기(42G) 및 (42B)의 반전 입력 단자(-)에는 각각 디지탈-아날로그 변환기(D/A)(44 및 45)의 아날로그 출력인 기준 전압 REF2 및 REF3가 공급된다. 이들 디지탈-아날로그 변환기(44 및 45)는 입력값 보유형이며, CPU(37)는 비휘발성 메모리(39)의 정수 영역으로부터 2개의 16비트의 데이타를 판독하여 이를 순차적으로 디지탈-아날로그 변환기(44 및 45)에 설정한다.
또한 제1도에서 47은 제조 라인용 컴퓨터를 나타내며, 이 제조 라인용 컴퓨터(47)는 표 1에 도시하는 4개의 데이타로 된 위치 데이타군(47a)을 갖는다.
Figure kpo00001
표1에서 예컨대 위치 데이타 0은 수평 주기 14H, 15H, 16H에 흑 기준 펄스를 삽입하는 것을 의미하며, 이것이 텔레비젼 수상기의 기종 A에 대응한다. 따라서, 기종 A에서는 수평 주기 14H 내지 16H가 오버 스캔 영역 또는 언더 스캔 영역에 삽입된다. 표 1에서 명백한 바와같이 본 예의 자동 레벨 보정 장치는 A, B, C, D의 4기종에 적용될 수 있으며, 그 리트레이스 기간은 서로 다르다.(또는 화면 크기가 다르다)
또한 제조 라인용 컴퓨터(47)는, 브라운관(20)의 스크린을 모니터하는 광학 센서(48)를 사용하여 각각 흑 레벨(10 IRE)의 휘도를 가지는 각 캐소드(21R, 21G 및 21B)를 통하여 흐르는 캐소드 전류에 대응하는 기준 전압 REF2 및 REF3을 측정하고, 측정한 그 기준 전압 REF2 및 REF3을 16비트의 디지탈 값으로 변환한다. 그리고 제조 라인용 컴퓨터(47)는 버스 라인(38)을 통하여 그 텔레비젼 수상기의 기종에 대응하는 2비트의 위치 데이타 및 2개의 16비트의 디지탈 값으로 변환된 기준 전압 REF2 및 REF3을 비휘발성 메모리(39)의 개시 플래그 및 정수 영역에 각각 기록한다. 이 경우에 있어서, 차동 증폭기(42R)의 적색 신호 Rch에 대한 기준 신호 REF1는 하드웨어 상태(hardware-standpoint)로부터 사전 설정되고, 신호 REF1의 레벨은 다른 기준 신호 REF2 및 REF3에 대한 기준으로 작용한다.
여기서 제2도를 참조하여 본 예의 자동 레벨 조정 장치를 갖는 텔레비젼 수상기의 작용이 설명되며, 먼저 공장 설정시에는(제2A도), 제조 라인용 컴퓨터(47)를 제1도에 도시내는 바와 같이 버스 라인(38)에 접속한다. 그리고 제조 라인용 컴퓨터(47)는 흑 기준 펄스 발생 회로(40)의 흑 기준 펄스 조정을 위한 삽입 위치를 나타내는 계수값을 버스 라인을 통해 설정한다(스텝 (100)). 이 경우 흑 기준 펄스가 삽입되는 위치 또는 주기로서, 광학 센서(48)에 의해 용이하게 검출될 수 있는 수평 주기가 선택된다.
그리고 제조 라인용 컴퓨터(47)는 스텝(101)으로 진행하여 광학 센서(48)로 부터의 출력 신호를 검출하고, 세개의 적, 녹, 청색 신호 R, G및 B의 흑 레벨 즉, 컷-오프 레벨을 조정한다. 구체적으로는 적색 신호 R의 레벨을 기준으로하여 나머지 두 채널의 컷-오프 레벨을 조정한다. 이후 제조 라인용 컴퓨터(47)는 스텝(102)에서 텔레비젼 수상기에 대응하는 흑 기준 펄스의 삽입 위치를 선택하여 그 삽입 위치에 대응하는 2비트의 부호와 녹색 및 청색 신호 G및 B의 각기 16비트 컷-오프 데이타(기준 전압 REF2 및 REF3)를 비휘발성 메모리(39)에 기록한다.
텔레비젼 설정이 종료되고 출하된 텔레비젼 수상기를 시청할때에는(제2b도), 그 텔레비젼 수상기 CPU(37)는 먼저 스텝(103)에서 비휘발성 메모리(39)에서 흑 기준 펄스의 삽입 위치를 나타내는 부호와 두개의 색 신호(G및 B)의 컷-오프 데이타를 판독출력한다. 그후 CPU(37)는 흑 기준 펄스의 삽입 위치를 나타내는 부호를 표 1에 따라 디코드 하며, 그 최초의 수평 주기 번호(14H, 16H, 18H 또는 20H)를 흑 기준 펄스 발생회로(40)에 설정한다(스텝104). 또한, 스텝(105)에서 CPU(37)는 판독출력한 2개의 컷-오프 데이타를 각기 디지탈-아날로그 변환기(44 및 45)에 설정한다.
이상의 초기 설정이 종료하면 흑 기준 펄스 발생 회로(40)가 동작하게 되기 때문에 텔레비젼 수상기 동작은 스텝(106)으로 진행되고 소정 주기(통상은 1필드 주기 또는 1프레임 주기)로 세개의 색신호 R, G, B의 컷-오프 레벨(백-그라운드)을 조정한다. 여기서 비휘발성 메모리(39)의 개시 플래그에 기억되어 있던 2비트 데이타가 10이었을때는 표 1에서 수평 주기의 18H 및 20H에 흑 기준 펄스가 삽입 된다.
이때는 제3도에 도시된 바와같이 우선 18H의 기간에 신호 Rch로서 10 IRE(흑 레벨)에 상당하는 신호가 출력되고, 이어서 19H의 기간에 신호 Gch로서 10 IRE 상당하는 신호가 출력되며, 최후에 20H기간에 신호 B로서 10 IRE 상당하는 신호가 출력된다. 또한 18H기간에서는 제어 신호 SW1이 하이 레벨 1이 되고(제3f도), 스위치(41R)가 닫히며 그때의 적색 캐소드(21R)의 캐소드 전류에 대응하는 전압 VD가 콘덴서(46R)에 기억된다. 따라서, 차동 증폭기(42R)에서는 기억된 전압 VD와 기준 전압 REF1간의 차에 비례하는 오차 신호 △R이 귀환된다. 마찬가지로 19H, 20H기간에서는 각기 스위치(41G) 및 (41B)가 닫혀진다. 이렇게 해서 본 예의 자동 레벨 보정 장치를 갖는 텔레비젼 수상기는 자동적으로 흑-레벨(컷-오프 레벨)을 보정할 수 있다.
이상 설명한 바와 같이 본 예의 텔레비젼 수상기 자동 레벨 보정 장치에 따르면 단지 비휘발성 메모리(39)에 기록된 데이타를 변경하는 것만으로 흑 기준 펄스의 삽입 위치를 변경할 수 있으며, 그 시스템은 리트레이스 기간이 다른 여러가지 텔레비젼 수상기에 공통으로 사용될 수 있다는 장점이 있다. 또한 이로 인해 텔레비젼 수상기의 하드훼어의 표준화가 한층 촉진되는 것도 기대할 수도 있다. 그리고 본 예의 텔레비젼 수상기의 자동 레벨 보정 장치는 제1도에 나타난 바와 같이 3개의 캐소드(21R, 21G 및 21B)의 각 캐소드 전류를 검출하기 위한 저항기(36)가 공유화 되어 있기 때문에 구조가 단순함과 동시에 사용하는 IC의 접속단자수가 감소할 수 있는 장점이 있다.
또한, 각각의 색 신호 R, G및 B의 흑 레벨 조정을 1수평 주기내에서 동시에 실행하는 것이 아니라 1채널씩 1주기마다 실행함으로써 구조가 단순화된다.
게다가 본 예의 텔레비젼 수상기 자동 레벨 보정 장치는 흑 레벨 조정만을 자동적으로 하고 있으나 본 발명은 이에 한정되지 않으며, 백 레벨 조정만을 자동적으로 실행되는 장치나 흑 레벨과 백 레벨의 조정을 병행해서 실행하는 화이트 밸런스 장치에도 적용된다.
이와같이 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 요지를 벗어나지 않는 범위에서 변경이 가능함은 물론이다. 본 발명의 텔레비젼 수상기 자동 레벨 보정 장치는 상술한 바와 같이 구성되어 있으므로 하드웨어를 변경함이 없이 흑·백 기준 펄스의 삽입 위치를 변경할 수 있으며, 다른 기종의 텔레비젼 수상기에 공통으로 사용할 수 있다는 실용상의 이익이 있다.

Claims (1)

  1. 텔레비젼 신호의 소정의 위치에 삽입된 흑 또는 백 기준 펄스의 위치 데이타가 기억된 비휘발성 메모리(39); 흑 또는 백 기준 펄스를 발생하는 기준 펄스 발생 회로(40); 상기 비휘발성 메모리에 기억된 위치 데이타에 기초하여 상기 기준 펄스 발생회로로부터 상기 흑 또는 백 기준 펄스를 발생시키는 제어수단(37); 및 상기 흑 또는 백 기준 펄스를 비디오 신호의 소정의 위치에 삽입하는 수단(32)를 구비하며, 상기 흑 또는 백 기준 펄스를 사용하여 흑 또는 백 레벨의 자동 보정을 실행하는 것을 특징으로 하는 텔레비젼 수상기의 자동 레벨 보정 장치.
KR1019890004873A 1988-04-15 1989-04-13 텔레비젼 수상기의 자동 레벨 보정 장치 KR0134884B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63092690A JP2897214B2 (ja) 1988-04-15 1988-04-15 テレビ受像機の自動レベル補正装置
JP92690 1988-04-15

Publications (2)

Publication Number Publication Date
KR890016859A KR890016859A (ko) 1989-11-30
KR0134884B1 true KR0134884B1 (ko) 1998-04-22

Family

ID=14061488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004873A KR0134884B1 (ko) 1988-04-15 1989-04-13 텔레비젼 수상기의 자동 레벨 보정 장치

Country Status (7)

Country Link
US (1) US4930004A (ko)
JP (1) JP2897214B2 (ko)
KR (1) KR0134884B1 (ko)
CA (1) CA1305789C (ko)
DE (1) DE3912362C2 (ko)
FR (1) FR2630282B1 (ko)
GB (1) GB2219169B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02287594A (ja) * 1989-04-28 1990-11-27 Sony Corp クリアブルー回路
US5258828A (en) * 1989-11-13 1993-11-02 Hitachi, Ltd. Color CRT drive apparatus having automatic white balance adjusting circuit and CRT display
JP2774686B2 (ja) * 1990-09-17 1998-07-09 株式会社日立製作所 分割回路
JPH04313990A (ja) * 1991-02-28 1992-11-05 Matsushita Electric Ind Co Ltd 色温度切換装置および色温度切り換え方法
US5739928A (en) * 1991-09-12 1998-04-14 Eastman Kodak Company Technique particularly suited for use in a print preview function for adapting CRT colorimetry to ambient lighting conditions
SG44027A1 (en) * 1992-03-31 1997-11-14 Minnesota Mining & Mfg Color caliberation for lcd panel
US5548331A (en) * 1992-08-28 1996-08-20 Canon Kabushiki Kaisha Clamping circuit
US5349390A (en) * 1992-09-22 1994-09-20 U.S. Philips Corporation Picture signal processor for performing both large area and small area contrast reduction, and picture display apparatus incorporating such a picture signal processor
US5638137A (en) * 1993-12-22 1997-06-10 Honeywell Inc. Configurable video output channel architecture
CA2191554C (en) * 1994-06-17 2000-11-28 Dal Frank Griepentrog Video display system with akb responsive screen grid supply
JPH08181914A (ja) * 1994-12-21 1996-07-12 Sony Corp キー信号波形整形装置
US5969709A (en) * 1995-02-06 1999-10-19 Samsung Electronics Co., Ltd. Field emission display driver
US5774188A (en) * 1995-06-21 1998-06-30 Sony Corporation Black and white video signal detector for detecting the absence of a burst signal from a video signal
JPH10145807A (ja) * 1996-11-12 1998-05-29 Matsushita Electric Ind Co Ltd オートカットオフ回路
US20010007483A1 (en) * 1997-01-24 2001-07-12 Jacques Chauvin Circuit for convergence setting in a projection television display
US5864371A (en) * 1997-05-08 1999-01-26 Sony Corporation Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation
US6141064A (en) * 1997-05-08 2000-10-31 Sony Corporation Luminance signal generation circuit with single clamp in closed loop configuration
US5999221A (en) * 1997-05-08 1999-12-07 Sony Corporation Horizontal synchronization pulse generation circuit
US5926063A (en) * 1997-05-08 1999-07-20 Sony Corporation Method of and apparatus for selectively engaging an internal trap filter and implementing an external trap filter through a single pin
KR100463037B1 (ko) * 1997-07-12 2005-04-06 삼성전자주식회사 화이트밸런스조정방법및장치
KR100323012B1 (ko) * 1998-06-26 2002-02-09 다카노 야스아키 화이트 밸런스 조정 장치
US6738098B1 (en) 1998-09-30 2004-05-18 Thomson Licensing S.A. Video amplifier with integrated DC level shifting
JP3058176U (ja) * 1998-10-01 1999-06-08 船井電機株式会社 自動ホワイトバランス調整装置
US6437833B1 (en) * 1998-11-18 2002-08-20 Kabushiki Kaisha Toshiba Automatic white balance adjusting circuit in color image display
GB2363926A (en) * 2000-06-23 2002-01-09 Sony Uk Ltd Colour component signal interface circuit
JP3101320U (ja) * 2003-10-30 2004-06-10 船井電機株式会社 テレビジョン調整システム、テレビジョンおよび白バランス調整用コンピュータ
US7199603B2 (en) * 2004-07-30 2007-04-03 Microchip Technology Incorporated Increment/decrement, chip select and selectable write to non-volatile memory using a two signal control protocol for an integrated circuit device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018087A (ja) * 1983-07-11 1985-01-30 Toshiba Corp カラ−テレビジヨン受像機
JPS60186185A (ja) * 1984-03-05 1985-09-21 Sony Corp 自動ホワイトバランス調整回路
JPH0632441B2 (ja) * 1984-09-11 1994-04-27 ソニー株式会社 ホワイトバランスの自動調整回路
JPS6196833A (ja) * 1984-10-17 1986-05-15 Sony Corp テレビ受像機
JPS61161093A (ja) * 1985-01-09 1986-07-21 Sony Corp ダイナミツクユニフオミテイ補正装置
US4700218A (en) * 1985-04-12 1987-10-13 Conrac Corporation Automated system for adjustment of the white balance in a signal displayed on the screen of a color cathode ray tube
US4706108A (en) * 1985-04-12 1987-11-10 Sony Corporation Automatic setup system for controlling color gain, hue and white balance of TV monitor
JPS6234489A (ja) * 1985-08-07 1987-02-14 Hitachi Ltd 信号処理回路
JPH074017B2 (ja) * 1985-11-09 1995-01-18 キヤノン株式会社 撮像装置
JPS63219291A (ja) * 1986-12-12 1988-09-12 Hitachi Ltd ホワイトバランス制御装置
JPS6486185A (en) * 1987-06-08 1989-03-30 Oki Electric Ind Co Ltd Fixing roller and its manufacture

Also Published As

Publication number Publication date
FR2630282B1 (fr) 1993-12-17
CA1305789C (en) 1992-07-28
JPH01264383A (ja) 1989-10-20
GB8908233D0 (en) 1989-05-24
FR2630282A1 (fr) 1989-10-20
KR890016859A (ko) 1989-11-30
GB2219169A (en) 1989-11-29
US4930004A (en) 1990-05-29
DE3912362A1 (de) 1989-10-26
GB2219169B (en) 1992-08-19
JP2897214B2 (ja) 1999-05-31
DE3912362C2 (de) 1998-08-06

Similar Documents

Publication Publication Date Title
KR0134884B1 (ko) 텔레비젼 수상기의 자동 레벨 보정 장치
KR940005176B1 (ko) 동적 균일성 보정장치
JP2001061166A (ja) 光センサ信号検出器
EP0926890A2 (en) Automatic brightness correction apparatus for image display device
JP2001061168A (ja) 多数の感光センサを備えたビデオディスプレイ
US4599642A (en) Video signal processor with bias error compensation
KR20030090849A (ko) 영상 디스플레이 장치
JP2001057682A (ja) 投写ディスプレイ装置の自動較正方法
US7030936B2 (en) Pedestal level control circuit and method for controlling pedestal level
JPH11305734A (ja) 液晶表示装置
US6281951B1 (en) Device for convergence correction in a television receiver
JP2001061167A (ja) 光センサ信号電流検出器
US5889565A (en) Method and apparatus for improving the color rendition of color television receivers
US5526059A (en) White balance correction circuit of a color image receiving tube
JPS6038714B2 (ja) 表示用回路装置
JPH1013848A (ja) Ｐｄｐの白バランス調整方式
JPH10174117A (ja) Ｐｄｐの白バランス調整回路
KR910007196Y1 (ko) 칼라 브라운관의 휘도 보정회로
JP2001061122A (ja) 多数の信号源用の投写ディスプレイ機器
JPH0764529A (ja) マルチディスプレイ装置
CA1219353A (en) Video signal processor with bias error compensation
JP3437620B2 (ja) 撮像装置およびその階調補正方法
JPH1079956A (ja) 色補正のためのガンマ補正回路
KR910007197Y1 (ko) 브라운관의 휘도 보정회로
US3613105A (en) Color matrix circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
EXPY Expiration of term