KR0130159B1 - 모니터의 수평 출력 트랜지스터의 보호장치 - Google Patents
모니터의 수평 출력 트랜지스터의 보호장치Info
- Publication number
- KR0130159B1 KR0130159B1 KR1019940027891A KR19940027891A KR0130159B1 KR 0130159 B1 KR0130159 B1 KR 0130159B1 KR 1019940027891 A KR1019940027891 A KR 1019940027891A KR 19940027891 A KR19940027891 A KR 19940027891A KR 0130159 B1 KR0130159 B1 KR 0130159B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- correction signal
- horizontal
- correction
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/27—Circuits special to multi-standard receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
본 발명은 모니터에 관한 것으로서, 특히 수평 주파수가 높을수록 S자형으로 발생되는 지오메트릭스 디스토션을 보정하기 위한 보정 신호에 의해 수평 주파수가 낮은 경우 수평 출력 트랜지스터의 파괴를 방지할 수 있는 모니터의 디스토션 방지 장치에 관한 것이다.이와 같은본 발명은 저주파수의 수평 주파수가 입력될 때 상기 보정 신호 발생부에서 출력되는 보정 신호가 모두 고전위 상태로 출력되어보정 신호 평활부가 모두 동작시키고 동시에 수직 출력 트랜지스터에 흐르는 전류를 제어하기 위한 제어 신호가 발생되는 제어 신호 발생 수단이 더 포함된다.
Description
제1도는 일반적인 모니터의 디스토션 보정 장치의 구성을 보인도면.
제2도는 제1도의 각부의 출력 상태를 보인 테이블도.
제3도는 본 발명에 따른 모니터의 수평 출력 트랜지스터 보호 장치의 구성을 보인도면.
* 도면의 주요 부분에 대한 부호의 설명
1 : 마이크로 프로세서 2 : 디코더
3 : 보정 신호 발생부 4 : 스위칭부
5 : 보정신호 평활부 6 : 제어 신호 발생부
A31-A3n : 엔드 게이트 I31-I3n, I61 : 인버터
C51-C5n,C61 : 콘덴서 D61 :다이오드
Q61 : 트랜지스터
본 발명은 모니터에 관한 것으로서, 특히 수평 주파수가 높을수록 S 자형으로 발생되는지오메트릭스 디스토션을 보정하기 위한 보정 신호에 의해 수평 주파수가 낮은 경우 출력트랜지스터의 파괴를 방지할 수 있는 모니터의 디스토션 방지 장치에 관한 것이다.
일반적인 모니터의 디스토션 방지 장치는 제1도에도시된 바와 같이, 입력되는수평 주파수에 따라 펄스폭 변조 신호가 출력되는 마이크로 프로세서(1)와, 디코더(2)의 출력 신호(YO-Yn)로부터S자형 디스토션을 제거하기 위한 보정 신호(S1-SN-1)를 발생시키는 보정 신호 발생부(3)와 상기 보정 신호 발생부 (3)에서출력되는 보정 신호(S1-Sn-1)에 의해 스위칭되는 스위칭부(4)와, 콘덴서( C51-C5n-1) 상기 스위칭부(4)에서 출력되는 보정 신호(S1-Sn-1)를 평활시킨 후 수평 출력 트랜지스터(Q1)에 인가시키는 보정 신호 평활부(5)로 구성된다.
여기서, 상기한 보정 신호 발생부(3)는 상기 디코더(2)의 출력신호(Y1)(Y2)를 논리합시킨 후 반전시켜 제1보정신호(S1)를 출력시키는 앤드 게이트(A31) 및 인버터(I31)와, 상기 앤드 게이터(A1)의 출력 신호(S1)와 디코더(2)의 출력 신호(Y3)를 논리합시킨 후반전시켜 제2보정신호(S2)를 출력시키는 앤드게이트(A32) 및 인버터(I32)으로 구성되는데, 상기 제3보정신호(S3)내지 제n-1 보정신호(Sn-1)도 상기와 동일하게 앤드게이트(A33-ASn-I) 및 인버터(I31-I3n-1)로 구성된다.
이와 같이 구성된 일반적인 모니터의 디스토션 보정 장치에 있어서, 우선, 입력 되는 수평 주파수가 30KHz 이하인 경우를 예를 들어 설명한다.
수평 주파수가30KHz 이하이면,마이크로 프로세서(1)에서 모두 저전위 상태의펄스 폭변조신호(MO-Mm)가출력되고, 상기 저전위 상태의 펄스 폭 변조 신호(MO-Mm)는 디코더(2)에 인가되어 출력신호(YO)을 제외한 나머지 출력 신호(Y1-Yn)은 모두 고전위 상태로 출력된다.
그 때 고전위 상태의 출력 신호(Y1-Yn)는보정 신호 발생부(3)의 앤드 게이트(A31-A3n-1)의출력신호는 인버터(I31-I3n-1)에 의해 모두 반전된 후 저전위 상태의 보정 신호(S1-Sn-1)가 각각 출력된다.
상기 저전위 상태의 보정 신호(S1-Sn-1) 는 스위칭부(4)의 전계효과트랜지스터를 통해 보정 신호 평활부(5)의 콘덴서(C51-C5n)에 인가되어 평활되지 않는다.
한편, 상기 수평 주파수가 30KHz-35KHz 이면, 상기 마이크로 프로세서(1)에서 출력되는 펄스 폭 변조 신호(MO)는 저전위 상태로 출력되나 나머지 펄스 폭 변조 신호(M1)-(Mm)는 모두 고전위 상태로 출력된다.
그리고, 상기 펄스 폭 변조 신호(MO-Mm)는 디코더(2)에 인가되어 출력 신호(Y1)은 저전위상태로 출력되고, 상기 출력 신호(Y1)를 제외한 나머지(YO)(Y2-Yn)은 모두 고전위 상태로 출력된다.
상기 디코더(2)의 출력신호(Y0-Yn)은 보정 신호 발생부(3)의 앤트게이트(A31-A3n-1)에 인가되어 앤드 게이트(A3n-1)에서는 고전위 상태의 신호가 출력되고, 나머지 앤드 케이트(A31-A3n-1)은 모두 저전위 상태의 신호가 출력되며, 상기 엔드 게이트(A31-A3n-1)의 출력 신호는 인버터(I31-I3n-1)에 인가되어 반전된다.
즉, 인버터(I3n-1)에서는 저전위 상태의 제n-1 보정 신호(Sn-1)이 출력되고, 인버터(I31-I3n-1)은 고전위 상태의 보정 신호(S1-Sn-2)가 출력된다.
상기 각각의 보정 신호(S1-Sn-1)는 스위칭부(4)의 전계 효과 트랜지스터를 통해 보정신호 평활부(5)의 콘덴서(C51-C5n-1)에 인가되어 평활된다.그리고, 상기 콘덴서(C51-C5n-1)의 평활된 전압은 수평 출력트랜지스터(Q1)의 콜렉터측에 인가된다.
상기에서 설명한 바와 같은 일반적인 모니터의 디스토션 보정 장치의 각부의 출력 신호는m=3, n=7 인 경우 제2도에도시된 바와 같다.
상기와 같은 모니터의 디스토션 보정 장치는 제2도에도시된 바와 같이, 모드 스위칭시 입력되는 수평 주파수가 30KHz 이하인 경우에도 80KHz 이상인 경우와 동일하게 보정 신호 평활부의 콘덴서가 모두 동작되지 않으므로, 입력되는 수평 주파수가 30KHz 이하인 경우 수평 출력 트랜지스터의 콜렉터측에 과전류가 흘러수평 출력 트랜지스터가 파괴되는 문제점이 있었다.
따라서, 본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 수평 주파수가 30KHz 이하인 경우에도 보정 신호가 평활부가 동작되어 수평출력 트랜지스터에 인가되는 전류를 제어함으로써, 수평 출력 트랜지스터를 보호할 수 있는 모니터의 수평 출력 트랜지스터 보호 장치를 제공하고자 함에 있다.
이와 같은 본 발명의 목적은 입력되는 수평 주파수에 따라 보정 신호 발생부에서 발생된 보정 신호가 보정 신호 평활부에 인가되어 보정 신호 평활부를 구동시킴으로써, S자형 디스토션을 보상하기 위한 모니터의 디스토션 보정 장치에 있어서, 저주파수의 수평 동기 신호가 입력될 때 상기 보정 신호 발생부에서출력되는 보정 신호가 모두 고전위 상태로 출력되어 보정 신호 평활부가 모두 동작시키고 동시에 수직 출력 트랜지스터에 흐르는 전류를 제어하기 위한 제어 신호가 발생되는 제어 신호 발생 수단이더 포함되는 특징으로 하는 모니터의 수평 출력 트랜지스터 보호 장치를 제공함으로써 달성될 수 있다.
이하, 본 발명에 따른 모니터의 수평 출력 트랜지스터 보호 장치의 실시예를첨부된도면에 의거하여 보다 상세하게 설명한다.
제3도는 본 발명에 따른 모니터의 수평 출력 트랜지스터 보호 장치의 구성을 보인도면으로서, 이에도시된 바와 같이, 입력되는 수평 주파수에 따라 펄스 폭 변조신호(MO-Mm)가출력되는 마이크로 프로세서(1)와, 상기 마이크로 프로세서(1)에서 출력되는 신호는 디코딩시키는 디코더(2)와, 디코더(2)의 출력신호(YO-Yn)로부터 S자형 디스토션을 제거하기 위한 보정 신호(S1-Sn-1)를 발생시키는 보정 신호 발생부(3)와, 상기 보정 신호 발생부(3)에서 출력되는 보정 신호(S1-Sn-1)에 의해 스위칭되는스위칭부(4)와, 상기 스위칭부(4)에서 출력되는 보정 신호(S1-Sn-1)를 평활시킨 후 수평 출력 트랜지스터(Q1)에 인가시키는 보정 신호 평활부(5)와, 입력 되는 수평 주파수가 저 주파수인 경우 상기 보정 신호 발생부(3)에서 출력되는보정 신호(S1-Sn-1)를 모두 고전위 상태로 출력시키고, 수평 출력 트랜지스터(Q1)를 보호하기 위한 제어 신호를 발생시키는 제어 신호 발생부 (6)로 구성된다.
여기서, 상기한 보정 신호 발생부(3)는 상기 디코더(2)의 출력신호(Y1)(Y2)를 논리합시킨 후 인버팅시켜 제1보정 신호(S1)를 출력시키는 앤드 케이트(A31) 및 인버터(I31)와, 상기 앤드 게이터(A1)의 출력 신호와 디코더(2)의 출력 신호(Y3)를 논리합시킨 후 인버팅시켜 제2보정신호(S2)를 출력시키는 앤드 게이트(A32) 및인버터(I32)으로 구성되는데, 상기제3 보정신호(S3)내지 제n-1보정신호(Sn-1)도상기와 동일하게앤드 게이트(A33-A3n-1) 및 인버터(I33-I3n-1)로 구성된다.
그리고, 상기 제어 신호 발생부(6)는 상기 보정신호 발생부(3)의 앤드 게이트(A31)의 출력 신호를 저전위 상태로 변환시키는 다이오드(D1)와, 상기 디코더(2)에서 수평 주파수가 저 주파수인경우 저전위 상태로 출력되는 신호(Y0)는 고전위 상태로 반전시키는 인버터(T61)와, 상기 인버터( T61)에서 출력되는 전압을 평활시켜 수평 출력 트랜지스터(Q1)의 콜렉터에 인가되는 과전류를 방지할 수 있는 콘덴서(C61)로 구성된다.
이와 같이 구성된 본 발명에 따른 모니터의 수평 출력 트랜지스터 보조 장치에 있어서, 모드 절환시 입력되는 상기 수평 주파수가 30KHz이하의 저주파수인 경우를 예를 들어 설명한다.
상기 수평 주파수가 30KHz 이하이면,마이크로 프로세서(1)에서 모두 저전위상태의 펄스 폭 변조신호(MO-Mm)가 출력되고, 상기 저전위 상태의 폴스 폭변조 신호(MO-Mm)는 디코더(2)에 인가되어 출력 신호(Y0)을 제외한 나머지 출력 신호(Y1-Yn)은 모두 고전위 상태로 출력된다.
그때 고전위 상태의 출력 신호(Y1-Yn)는 보정신호 발생부(3)의 앤드 게이트(A31-A3n-1)은 모두고전위 상태로 출력되고, 그때 디코더(2)의 출력신호(YO)는 저전위 상태이므로, 제어 신호 발생부(6)의 다이오드(D61)에 스위칭되어 앤드 게이트(A31-A3n-1)의 출력 신호는 저전위 상태로 반전된다.
그리고, 상기 앤드 게이트(A31-A3n-1)의 출력신호는 인버터(T31-T3n-1)에 의해 모두 반전된 후 고전위 상태의 보정신호(S1-Sn-1)가 출력된다.
상기 고전위 상태의 보정신호(S1-Sn-1)는 각각 스위칭부(4)의 전계효과 트랜지스터를 통해 각각 보정 신호 평활부(5)의 콘덴서(C51-C5n-1)에 인가되어 평활된다. 한편, 상기 디코더(2)에서 출력되는 저전위 상태의 신호(YO)는 제어 신호 발생부(6)의 인버터(T61)에 의해 고전위 상태로 반전되고, 고전위 상태의 인버터(T61)의 출력 신호는 트랜지스터(Q61)가 턴온 상태로 스위칭된다.
상기 트랜지스터(Q61)의 스위칭 상태에 의해 고전위 상태로 출력되는 제어 신호는 콘덴서(C61)에 인가되어 평활된다.
상기 제어 신호 발생부(6)의 콘덴서(C61) 및 보정 신호 평활부(5)의 콘덴서(C51-C5n-1)의 동작으로 인해 수평 출력트랜지스터(Q1)에 인가되는전류가 제어된다.그리고 입력되는수평 주파수에따라 보정신호(S1-Sn-1)가 발생되는 과정과 그 보정 신호(S1-Sn-1)에 의해 보정 신호 평활부(5)가 동작되어 S 자형 디스토션이 제어되는 과정을 상기에서 설명한 바와 동일하게 동작된다.
이상에서 설명한 바와 같이, 본 발명에 따른 모니터의 수평 출력 트랜지스터 보호 장치는 입력되는 수평 주파수가 저주파수인 경우 보정 신호 평활부의 콘덴서 및 제어 신호 발생부의콘덴서가 모두 동작되어 수평 출력 트랜지스터에 인가되는 과전류를 방지함으로써, 수평 출력트랜지스터로 보호할 수 있어 제품의 신뢰도를 향상시킬 수 있는 효과가 있다.
Claims (2)
- 입력되는 수평 주파수에 따라 보정 신호발생부에서 발생된 보정 신호가 보정 신호 평활부에인가되어 보정 신호 평활부를 구동시킴으로써, S자형 디스토션을 보상하기 위한 모니터의 디스토션 보정 장치에 있어서, 저주파수의 수평 주파수가 입력될 때 상기 보정신호 발생부에서 출력되는 보정 신호가 모두고전위 상태로 출력되어 보정 신호 평활부가 모두 동작시키고 동시에 수직 출력트랜지스터에 흐르는 전류를 제어하기 위한 제어 신호가 발생되는 제어 신호 발생 수단이 더 포함됨을 특징으로 하는모니터의 수평 출력 트랜지스터 보호 장치
- 제1항에 있어서, 상기 제어 신호 발생 수단은 상기 보정 신호 발생부의 앤드 게이트의 출력 신호를저전위 상태로 변환시키는 다이오드(D1)와, 상기수평 주파수가 저 주파수인 경우저전위 상태로 출력되는 신호(YO)를 고전위 상태로 반전시키는인버터(I61)와, 상기 인버터(I61)에서 출력되는 신호에 의해 스위칭되는 트랜지스터(Q61)와, 상기 트랜지스터(Q61)에서 출력되는 전압을 평활시켜 수평 출력 트랜지스터(Q1)의콜렉터에 인가되는 과전류를 방지할 수 있는 콘덴서(C61)로 구성됨을 특징으로 하는 모니터의 수평 출력 트랜지스터 보호장치
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027891A KR0130159B1 (ko) | 1994-10-28 | 1994-10-28 | 모니터의 수평 출력 트랜지스터의 보호장치 |
| US08/549,648 US5751370A (en) | 1994-10-28 | 1995-10-27 | Horizontal size adjusting apparatus of a monitor |
| CN95119197A CN1069013C (zh) | 1994-10-28 | 1995-10-28 | 监视器的水平尺寸调节装置 |
| JP7281775A JPH08228301A (ja) | 1994-10-28 | 1995-10-30 | モニターの水平サイズ調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027891A KR0130159B1 (ko) | 1994-10-28 | 1994-10-28 | 모니터의 수평 출력 트랜지스터의 보호장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015189A KR960015189A (ko) | 1996-05-22 |
| KR0130159B1 true KR0130159B1 (ko) | 1998-04-09 |
Family
ID=19396307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940027891A KR0130159B1 (ko) | 1994-10-28 | 1994-10-28 | 모니터의 수평 출력 트랜지스터의 보호장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5751370A (ko) |
| JP (1) | JPH08228301A (ko) |
| KR (1) | KR0130159B1 (ko) |
| CN (1) | CN1069013C (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0172708B1 (ko) * | 1995-12-27 | 1999-03-30 | 배순훈 | 화면 줌 조정회로 |
| KR100207322B1 (ko) * | 1997-01-10 | 1999-07-15 | 윤종용 | 과주사량 조정장치 및 그 제어방법 |
| KR200153217Y1 (ko) * | 1997-05-08 | 1999-08-02 | 윤종용 | 디스플레이장치의 광대역 수평 사이즈 조절회로 |
| KR19990003852A (ko) * | 1997-06-26 | 1999-01-15 | 배순훈 | 모니터에 있어서 직류-직류 컨버터의 안정화 회로 |
| KR200172691Y1 (ko) * | 1997-07-31 | 2000-03-02 | 윤종용 | 모니터의 수평 크기 보상 회로 |
| US7035785B2 (en) * | 2001-12-28 | 2006-04-25 | Intel Corporation | Mechanism for estimating and controlling di/dt-induced power supply voltage variations |
| US7902898B2 (en) * | 2009-03-06 | 2011-03-08 | Himax Analogic, Inc. | Delay circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763194A (en) * | 1985-08-14 | 1988-08-09 | Rca Licensing Corporation | Selectable raster size for video display |
| US4795946A (en) * | 1988-01-11 | 1989-01-03 | Fuji Photo Film Co., Ltd. | Method of and circuit for correcting linearity of horizontal deflection system |
| JP3072900B2 (ja) * | 1988-08-10 | 2000-08-07 | ソニー株式会社 | テレビジョン受像機のブランキング回路 |
| JPH0793691B2 (ja) * | 1989-11-06 | 1995-10-09 | 松下電器産業株式会社 | テレビジョン受像機 |
| US5444338A (en) * | 1994-05-11 | 1995-08-22 | Thomson Consumer Electronics, Inc. | Left and right raster correction |
| US5576771A (en) * | 1994-06-13 | 1996-11-19 | Philips Electronics North America Corporation | Horizontal picture compression in widescreen television receivers |
-
1994
- 1994-10-28 KR KR1019940027891A patent/KR0130159B1/ko not_active IP Right Cessation
-
1995
- 1995-10-27 US US08/549,648 patent/US5751370A/en not_active Expired - Fee Related
- 1995-10-28 CN CN95119197A patent/CN1069013C/zh not_active Expired - Fee Related
- 1995-10-30 JP JP7281775A patent/JPH08228301A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08228301A (ja) | 1996-09-03 |
| CN1069013C (zh) | 2001-07-25 |
| KR960015189A (ko) | 1996-05-22 |
| CN1130849A (zh) | 1996-09-11 |
| US5751370A (en) | 1998-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2152625C (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
| KR910009806B1 (ko) | 무효전력보상장치 | |
| KR0130159B1 (ko) | 모니터의 수평 출력 트랜지스터의 보호장치 | |
| KR920019054A (ko) | 인버터 시스템 | |
| KR960012679A (ko) | Pwm 컨버터 | |
| CA2087832A1 (en) | Method and apparatus for controlling an inverter | |
| CA1311550C (en) | Control apparatus for a power converter | |
| JPH11341807A (ja) | 三相／三相ｐｗｍサイクロコンバータの制御装置 | |
| HU226738B1 (en) | Method for processing pwm waves | |
| KR970051213A (ko) | 메모리의 컬럼스위치 인에이블신호 발생회로 | |
| JPH04236171A (ja) | インバータの出力電圧波形歪み抑制法 | |
| KR950013802B1 (ko) | 전원위상 동기 디지탈 신호발생장치 | |
| JP3190525B2 (ja) | 電動パワーステアリング装置 | |
| JP2000228881A (ja) | インバータ装置の制御方法 | |
| JP2006034030A (ja) | ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置 | |
| JPH10154921A (ja) | 漏電防止装置 | |
| KR20000012380U (ko) | 액정 표시 소자의 직류/직류 변환회로 | |
| TW371764B (en) | Apparatus and method for controlling a bit line sense amplifier | |
| KR100489821B1 (ko) | 백라이트 인버터의 오동작 방지회로 | |
| KR950007876Y1 (ko) | 수평동기신호 안정화 회로 | |
| JP2504698Y2 (ja) | インバ―タ | |
| KR0139595B1 (ko) | 수평 주파수/전압 변환기의 전압 안정화 회로 | |
| KR950004647Y1 (ko) | 동기극성을 이용한 모드(mode)절환회로 | |
| JPS6041038Y2 (ja) | ドライバ−回路 | |
| KR960011633A (ko) | 다중 모드 모니터의 수평 구동 듀티 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20001027 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |