JPH08228301A - モニターの水平サイズ調整装置 - Google Patents
モニターの水平サイズ調整装置Info
- Publication number
- JPH08228301A JPH08228301A JP7281775A JP28177595A JPH08228301A JP H08228301 A JPH08228301 A JP H08228301A JP 7281775 A JP7281775 A JP 7281775A JP 28177595 A JP28177595 A JP 28177595A JP H08228301 A JPH08228301 A JP H08228301A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- current
- control
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/27—Circuits special to multi-standard receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 水平周波数によって偏向回路に供給する電流
量を変化させて偏向回路の大きさ及び線形性を変化させ
ることが出来る、モニターの水平サイズ調整装置を提供
する。 【解決手段】 モニターの水平サイズ調整装置は偏向回
路に供給される電流量を変化させるための多数個の第１
制御信号を発生し、この発生された第１制御信号によっ
て偏向信号の大きさ及び線形性が補正され水平サイズを
調整する第１電流制御部５４、デコーダーの出力信号を
受けて偏向回路に供給される電流量を変化させるための
第２制御信号を発生し、その第２制御信号によって偏向
信号の大きさ及び線形性が補正され水平サイズを調整す
る第２電流制御部５７、第１電流制御部及び第２電流制
御部によって変化された電流量を偏向回路に供給する電
流出力部５８を含む。この電流出力部の出力電流によっ
て偏向信号の大きさ及び線形性が変化され水平サイズを
正確に調整でき、又画質の向上が図れる。
量を変化させて偏向回路の大きさ及び線形性を変化させ
ることが出来る、モニターの水平サイズ調整装置を提供
する。 【解決手段】 モニターの水平サイズ調整装置は偏向回
路に供給される電流量を変化させるための多数個の第１
制御信号を発生し、この発生された第１制御信号によっ
て偏向信号の大きさ及び線形性が補正され水平サイズを
調整する第１電流制御部５４、デコーダーの出力信号を
受けて偏向回路に供給される電流量を変化させるための
第２制御信号を発生し、その第２制御信号によって偏向
信号の大きさ及び線形性が補正され水平サイズを調整す
る第２電流制御部５７、第１電流制御部及び第２電流制
御部によって変化された電流量を偏向回路に供給する電
流出力部５８を含む。この電流出力部の出力電流によっ
て偏向信号の大きさ及び線形性が変化され水平サイズを
正確に調整でき、又画質の向上が図れる。
Description
【０００１】
【発明の属する技術分野】本発明はマルチスキャンの可
能なモニターに関し、特に水平周波数に応じて偏向回路
に供給される電流量を変化させることで水平サイズ調整
が可能なモニターの水平サイズ調整装置に関する。
能なモニターに関し、特に水平周波数に応じて偏向回路
に供給される電流量を変化させることで水平サイズ調整
が可能なモニターの水平サイズ調整装置に関する。
【０００２】
【従来の技術】一般のモニター１０には、図１に示すよ
うに、外部から垂直周波数Ｖｓ及び水平周波数Ｈｓが入
力される。垂直周波数Ｖｓ及び水平周波数Ｈｓはモニタ
ー１０のマイクロプロセッサー１に入力される。これに
よって、マイクロプロセッサー１はモード信号（例え
ば、ＶＧＡモード又はＳＵＰＥＲ ＶＧＡモード等を表
示する信号）、及びパルス幅変調信号を出力する。マイ
クロプロセッサー１はオンスクリーン／ビデオ信号プロ
セッサー２に連結される。マイクロプロセッサー１のモ
ード信号はオンスクリーン／ビデオ信号プロセッサー２
に入力される。これによりオンスクリーン／ビデオ信号
プロセッサー２は外部から入力される第１ビデオ信号及
び／又はオンスクリーン信号を処理して第２ビデオ信号
を出力する。第２ビデオ信号はモニターの陰極線管ＣＲ
Ｔに印加される。
うに、外部から垂直周波数Ｖｓ及び水平周波数Ｈｓが入
力される。垂直周波数Ｖｓ及び水平周波数Ｈｓはモニタ
ー１０のマイクロプロセッサー１に入力される。これに
よって、マイクロプロセッサー１はモード信号（例え
ば、ＶＧＡモード又はＳＵＰＥＲ ＶＧＡモード等を表
示する信号）、及びパルス幅変調信号を出力する。マイ
クロプロセッサー１はオンスクリーン／ビデオ信号プロ
セッサー２に連結される。マイクロプロセッサー１のモ
ード信号はオンスクリーン／ビデオ信号プロセッサー２
に入力される。これによりオンスクリーン／ビデオ信号
プロセッサー２は外部から入力される第１ビデオ信号及
び／又はオンスクリーン信号を処理して第２ビデオ信号
を出力する。第２ビデオ信号はモニターの陰極線管ＣＲ
Ｔに印加される。
【０００３】一方、マイクロプロセッサー１の出力側に
は偏向回路３が連結される。マイクロプロセッサー１の
モード信号は偏向回路３に印加されると共に、水平及び
垂直周波数Ｈｓ及びＶｓが偏向回路３に供給される。こ
れによって偏向回路３は三角波形の偏向信号を発生す
る。偏向回路３の出力側には陰極線管ＣＲＴが連結され
る。偏向信号は陰極線管ＣＲＴに印加される。
は偏向回路３が連結される。マイクロプロセッサー１の
モード信号は偏向回路３に印加されると共に、水平及び
垂直周波数Ｈｓ及びＶｓが偏向回路３に供給される。こ
れによって偏向回路３は三角波形の偏向信号を発生す
る。偏向回路３の出力側には陰極線管ＣＲＴが連結され
る。偏向信号は陰極線管ＣＲＴに印加される。
【０００４】尚、マイクロプロセッサー１の出力側には
サイズ調整回路４が連結される。マイクロプロセッサー
１のパルス幅変調信号はサイズ調整回路４に供給され
る。そのため、サイズ調整回路４は偏向回路３の偏向信
号の大きさ及び線形性を補正する。サイズ調整回路４の
出力側には偏向回路３が連結される。サイズ調整回路４
の出力電流Ａは偏向回路３に供給される。
サイズ調整回路４が連結される。マイクロプロセッサー
１のパルス幅変調信号はサイズ調整回路４に供給され
る。そのため、サイズ調整回路４は偏向回路３の偏向信
号の大きさ及び線形性を補正する。サイズ調整回路４の
出力側には偏向回路３が連結される。サイズ調整回路４
の出力電流Ａは偏向回路３に供給される。
【０００５】上記のようなモニターの動作を説明する。
即ち、外部から入力される水平及び垂直周波数Ｈｓ及び
Ｖｓはマイクロプロセッサー１に入力される。マイクロ
プロセッサー１はモード信号及びパルス幅変調信号を出
力する。マイクロプロセッサー１のモード信号はオンス
クリーン／ビデオ信号プロセッサー２に供給される。オ
ンスクリーン／ビデオ信号プロセッサー２では外部から
入力される第１ビデオ信号Ｖ又は／及びオンスクリーン
信号ＯＳＤを処理して第２ビデオ信号を出力する。第２
ビデオ信号は陰極線管ＣＲＴに供給される。マイクロプ
ロセッサー１のモード信号と垂直及び水平周波数Ｈｓ及
びＶｓは偏向回路３に供給される。偏向回路３では三角
波形の偏向信号を発生する。偏向回路３の偏向信号は陰
極線管ＣＲＴに供給される。
即ち、外部から入力される水平及び垂直周波数Ｈｓ及び
Ｖｓはマイクロプロセッサー１に入力される。マイクロ
プロセッサー１はモード信号及びパルス幅変調信号を出
力する。マイクロプロセッサー１のモード信号はオンス
クリーン／ビデオ信号プロセッサー２に供給される。オ
ンスクリーン／ビデオ信号プロセッサー２では外部から
入力される第１ビデオ信号Ｖ又は／及びオンスクリーン
信号ＯＳＤを処理して第２ビデオ信号を出力する。第２
ビデオ信号は陰極線管ＣＲＴに供給される。マイクロプ
ロセッサー１のモード信号と垂直及び水平周波数Ｈｓ及
びＶｓは偏向回路３に供給される。偏向回路３では三角
波形の偏向信号を発生する。偏向回路３の偏向信号は陰
極線管ＣＲＴに供給される。
【０００６】マイクロプロセッサー１のパルス幅変調信
号はサイズ調整回路４に供給される。そのため、サイズ
調整回路４はパルス幅変調信号に対応する出力電流Ａを
決定する。サイズ調整回路４の出力電流Ａは偏向回路３
に供給される。この時、サイズ調整回路４の出力電流Ａ
が大きい程画面の水平サイズは小さくなる。
号はサイズ調整回路４に供給される。そのため、サイズ
調整回路４はパルス幅変調信号に対応する出力電流Ａを
決定する。サイズ調整回路４の出力電流Ａは偏向回路３
に供給される。この時、サイズ調整回路４の出力電流Ａ
が大きい程画面の水平サイズは小さくなる。
【０００７】図２は図１のサイズ調整回路の構成を示す
概略図であり、図３は図２における第１制御信号発生部
の構成を示す詳細回路図であり、図４は制御部及び電流
出力部の構成を示す詳細回路図である。
概略図であり、図３は図２における第１制御信号発生部
の構成を示す詳細回路図であり、図４は制御部及び電流
出力部の構成を示す詳細回路図である。
【０００８】図２を参照し、３０ＫＨｚ以下の水平周波
数Ｈｓがマイクロプロセッサー１に供給されると想定し
よう。この場合、マイクロプロセッサー１は全部低電位
状態（例えば、０Ｖ）のパルス幅変調信号Ｍ０〜Ｍｍを
発生する。パルス幅変調信号Ｍ０〜Ｍｍはデコーダー４
１に供給される。デコーダー４１ではＭ＋１個の信号Ｍ
０〜Ｍｍをデコーディングする。従って、デコーダー４
１からはＮ＋１個の信号Ｙ０−Ｙｎが出力される。即
ち、デコーダー４１の第１出力信号Ｙ０は低電位状態で
出力される。同時に、デコーダー４１の第２出力信号Ｙ
１乃至第Ｎ出力信号Ｙｎは全部高電位状態（例えば、５
Ｖ）で出力される。デコーダー４１の出力信号Ｙ１〜Ｙ
ｎは制御信号発生部４２に供給される。
数Ｈｓがマイクロプロセッサー１に供給されると想定し
よう。この場合、マイクロプロセッサー１は全部低電位
状態（例えば、０Ｖ）のパルス幅変調信号Ｍ０〜Ｍｍを
発生する。パルス幅変調信号Ｍ０〜Ｍｍはデコーダー４
１に供給される。デコーダー４１ではＭ＋１個の信号Ｍ
０〜Ｍｍをデコーディングする。従って、デコーダー４
１からはＮ＋１個の信号Ｙ０−Ｙｎが出力される。即
ち、デコーダー４１の第１出力信号Ｙ０は低電位状態で
出力される。同時に、デコーダー４１の第２出力信号Ｙ
１乃至第Ｎ出力信号Ｙｎは全部高電位状態（例えば、５
Ｖ）で出力される。デコーダー４１の出力信号Ｙ１〜Ｙ
ｎは制御信号発生部４２に供給される。
【０００９】図３を参照して制御信号発生部４２を説明
する。デコーダー４１の第２出力信号Ｙ１と第３出力信
号Ｙ２とは制御信号発生部４２のアンドゲートＡＮＤ２
１に供給される。アンドゲートＡＮＤ２１は第２出力信
号Ｙ１及び第３出力信号Ｙ２を論理積して高電位状態の
信号を出力する。その結果及び第４出力信号Ｙ３がアン
ドゲートＡＮＤ２２によって論理積されて高電位状態の
信号が出力される。上記のような動作をＮ−１回繰り返
し実行する。これにより、アンドゲートＡＮＤ２１〜Ａ
ＮＤ２（ｎ−１）の出力信号は全部高電位状態で出力さ
れる。アンドゲートＡＮＤ２１〜ＡＮＤ２（ｎ−１）の
出力信号はそれぞれのインバーターＩ２１〜Ｉ２（ｎ−
１）に供給される。インバーターＩ２１〜Ｉ２（ｎ−
１）はアンドゲートＡＮＤ２１〜ＡＮＤ２（ｎ−１）の
出力信号を反転して低電位状態の制御信号Ｓ１〜Ｓｎ−
１を出力する。制御信号Ｓ１〜Ｓｎ−１はスイッチング
部４３に供給される。
する。デコーダー４１の第２出力信号Ｙ１と第３出力信
号Ｙ２とは制御信号発生部４２のアンドゲートＡＮＤ２
１に供給される。アンドゲートＡＮＤ２１は第２出力信
号Ｙ１及び第３出力信号Ｙ２を論理積して高電位状態の
信号を出力する。その結果及び第４出力信号Ｙ３がアン
ドゲートＡＮＤ２２によって論理積されて高電位状態の
信号が出力される。上記のような動作をＮ−１回繰り返
し実行する。これにより、アンドゲートＡＮＤ２１〜Ａ
ＮＤ２（ｎ−１）の出力信号は全部高電位状態で出力さ
れる。アンドゲートＡＮＤ２１〜ＡＮＤ２（ｎ−１）の
出力信号はそれぞれのインバーターＩ２１〜Ｉ２（ｎ−
１）に供給される。インバーターＩ２１〜Ｉ２（ｎ−
１）はアンドゲートＡＮＤ２１〜ＡＮＤ２（ｎ−１）の
出力信号を反転して低電位状態の制御信号Ｓ１〜Ｓｎ−
１を出力する。制御信号Ｓ１〜Ｓｎ−１はスイッチング
部４３に供給される。
【００１０】スイッチング部４３は供給信号Ｓ１〜Ｓｎ
−１が低電位状態の時に高電位状態のスイッチング信号
Ｐ０〜Ｐｎ−１を出力するように構成され、一例として
電界効果トランジスターを利用して構成することが出来
る。即ち、スイッチング部４３からはスイッチング信号
Ｐ０〜Ｐｎ−１が出力される。スイッチング信号Ｐ０〜
Ｐｎ−１は高電位状態である。スイッチング信号Ｐ０〜
Ｐｎ−１は図４に示す制御部４４のキャパシター（コン
デンサ）Ｃ４１〜Ｃ４（ｎ−１）に供給される。これに
より、キャパシターＣ４１〜Ｃ４（ｎ−１）が充電され
る。従って、キャパシターＣ４１〜Ｃ４（ｎ−１）の放
電電流ｉ１−ｉｎ−１は０である。この時、制御部４４
の出力電流Ｏ１は放電電流ｉ１〜ｉｎ−１を加算したも
のである。そして、出力電流Ｏ１は電流出力部４５のト
ランジスターＱ５１に供給される。
−１が低電位状態の時に高電位状態のスイッチング信号
Ｐ０〜Ｐｎ−１を出力するように構成され、一例として
電界効果トランジスターを利用して構成することが出来
る。即ち、スイッチング部４３からはスイッチング信号
Ｐ０〜Ｐｎ−１が出力される。スイッチング信号Ｐ０〜
Ｐｎ−１は高電位状態である。スイッチング信号Ｐ０〜
Ｐｎ−１は図４に示す制御部４４のキャパシター（コン
デンサ）Ｃ４１〜Ｃ４（ｎ−１）に供給される。これに
より、キャパシターＣ４１〜Ｃ４（ｎ−１）が充電され
る。従って、キャパシターＣ４１〜Ｃ４（ｎ−１）の放
電電流ｉ１−ｉｎ−１は０である。この時、制御部４４
の出力電流Ｏ１は放電電流ｉ１〜ｉｎ−１を加算したも
のである。そして、出力電流Ｏ１は電流出力部４５のト
ランジスターＱ５１に供給される。
【００１１】電流出力部４５では出力電流Ｏ１によって
出力電流Ａを決定する。即ち、出力電流Ｏ１は電流出力
部４５のトランジスターＱ５１のコレクター側に供給さ
れ、同時に、キャパシターＣ５１にも供給される。上記
トランジスターＱ５１のコレクター側とキャパシターＣ
５１の一端とが連結される。同時に、トランジスターＱ
５１のコレクター側には偏向回路３が連結される。キャ
パシターＣ５１の他側は接地と連結される。トランジス
ターＱ５１のベース側には外部から供給された電源Ｖｃ
ｄが印加される。トランジスターＱ５１のエミッター側
は接地と連結される。
出力電流Ａを決定する。即ち、出力電流Ｏ１は電流出力
部４５のトランジスターＱ５１のコレクター側に供給さ
れ、同時に、キャパシターＣ５１にも供給される。上記
トランジスターＱ５１のコレクター側とキャパシターＣ
５１の一端とが連結される。同時に、トランジスターＱ
５１のコレクター側には偏向回路３が連結される。キャ
パシターＣ５１の他側は接地と連結される。トランジス
ターＱ５１のベース側には外部から供給された電源Ｖｃ
ｄが印加される。トランジスターＱ５１のエミッター側
は接地と連結される。
【００１２】電源ＶｃｄはトランジスターＱ５１のベー
ス側に印加される。そのため、トランジスターＱ５１は
常にターンオン状態でスイッチングされる。これによっ
て、キャパシターＣ５１は放電される。放電電流ｉ５１
はキャパシターＣ５１の時定数によって決定される。キ
ャパシターＣ５１の放電電流ｉ５１はトランジスターＱ
５１のコレクター側に供給される。従って、トランジス
ターＱ５１の出力電流Ａは放電電流ｉ５１である。トラ
ンジスターＱ５１の出力電流Ａは偏向回路３に供給され
る。偏向回路３ではトランジスターＱ５１の出力電流Ａ
によって偏向信号の線形性及び大きさが変化する。偏向
信号は陰極線管ＣＲＴの偏向コイルに供給される。そし
て、偏向信号の線形性および大きさによって画面の水平
サイズが変化する。
ス側に印加される。そのため、トランジスターＱ５１は
常にターンオン状態でスイッチングされる。これによっ
て、キャパシターＣ５１は放電される。放電電流ｉ５１
はキャパシターＣ５１の時定数によって決定される。キ
ャパシターＣ５１の放電電流ｉ５１はトランジスターＱ
５１のコレクター側に供給される。従って、トランジス
ターＱ５１の出力電流Ａは放電電流ｉ５１である。トラ
ンジスターＱ５１の出力電流Ａは偏向回路３に供給され
る。偏向回路３ではトランジスターＱ５１の出力電流Ａ
によって偏向信号の線形性及び大きさが変化する。偏向
信号は陰極線管ＣＲＴの偏向コイルに供給される。そし
て、偏向信号の線形性および大きさによって画面の水平
サイズが変化する。
【００１３】尚、３０ＫＨｚ以上、３４ＫＨｚ以下の水
平周波数Ｈｓがマイクロプロセッサー１に供給されると
想定しよう。この場合、マイクロプロセッサー１のパル
ス幅変調信号Ｍ０は低電位状態で出力され、同時に、パ
ルス幅変調信号Ｍ１〜Ｍｍは高電位状態で出力される。
パルス幅変調信号Ｍ０〜Ｍｍはデコーダー４１に供給さ
れる。デコーダー４１ではＭ＋１個の信号Ｍ０〜Ｍｍを
デコーディングする。従って、デコーダー４１ではＮ＋
１個の信号Ｙ０〜Ｙｎが出力される。即ち、デコーダー
４１の第１出力信号Ｙ０は高電位状態で出力され、第２
出力信号Ｙ１は低電位状態で出力され、また第３出力信
号Ｙ２乃至第Ｎ＋１出力信号Ｙｎは高電位状態で出力さ
れる。デコーダー４１の出力信号Ｙ０〜Ｙｎは制御信号
発生部４２に供給される。
平周波数Ｈｓがマイクロプロセッサー１に供給されると
想定しよう。この場合、マイクロプロセッサー１のパル
ス幅変調信号Ｍ０は低電位状態で出力され、同時に、パ
ルス幅変調信号Ｍ１〜Ｍｍは高電位状態で出力される。
パルス幅変調信号Ｍ０〜Ｍｍはデコーダー４１に供給さ
れる。デコーダー４１ではＭ＋１個の信号Ｍ０〜Ｍｍを
デコーディングする。従って、デコーダー４１ではＮ＋
１個の信号Ｙ０〜Ｙｎが出力される。即ち、デコーダー
４１の第１出力信号Ｙ０は高電位状態で出力され、第２
出力信号Ｙ１は低電位状態で出力され、また第３出力信
号Ｙ２乃至第Ｎ＋１出力信号Ｙｎは高電位状態で出力さ
れる。デコーダー４１の出力信号Ｙ０〜Ｙｎは制御信号
発生部４２に供給される。
【００１４】デコーダー４１の第２出力信号Ｙ１と第３
出力信号Ｙ２とは制御信号発生部４２のアンドゲートＡ
ＮＤ２１に供給される。アンドゲートＡＮＤ２１は第２
出力信号Ｙ１及び第３出力信号Ｙ２を論理積して低電位
状態の信号を出力する。その結果及び第４出力信号Ｙ３
はアンドゲートＡＮＤ２２によって論理積して低電位状
態で出力される。このような動作をＮ−１回繰り返し実
行する。これによってアンドゲートＡＮＤ２１〜ＡＮＤ
２（ｎ−１）の出力信号は全部低電位状態の信号を出力
する。
出力信号Ｙ２とは制御信号発生部４２のアンドゲートＡ
ＮＤ２１に供給される。アンドゲートＡＮＤ２１は第２
出力信号Ｙ１及び第３出力信号Ｙ２を論理積して低電位
状態の信号を出力する。その結果及び第４出力信号Ｙ３
はアンドゲートＡＮＤ２２によって論理積して低電位状
態で出力される。このような動作をＮ−１回繰り返し実
行する。これによってアンドゲートＡＮＤ２１〜ＡＮＤ
２（ｎ−１）の出力信号は全部低電位状態の信号を出力
する。
【００１５】アンドゲートＡＮＤ２１〜ＡＮＤ２（ｎ−
１）の出力信号はインバーターＩ２１〜Ｉ２（ｎ−１）
に供給される。インバーターＩ２１〜Ｉ２（ｎ−１）は
アンドゲートＡＮＤ２１〜ＡＮＤ２（ｎ−１）の出力信
号を反転する。反転された高電位状態の制御信号Ｓ１〜
Ｓｎ−１はスイッチング部４３に供給される。
１）の出力信号はインバーターＩ２１〜Ｉ２（ｎ−１）
に供給される。インバーターＩ２１〜Ｉ２（ｎ−１）は
アンドゲートＡＮＤ２１〜ＡＮＤ２（ｎ−１）の出力信
号を反転する。反転された高電位状態の制御信号Ｓ１〜
Ｓｎ−１はスイッチング部４３に供給される。
【００１６】スイッチング部４３からは低電位状態のス
イッチング信号Ｐ０〜Ｐｎ−１を出力して図４に示す制
御部４４のキャパシターＣ４１〜Ｃ４（ｎ−１）に供給
する。従って、キャパシターＣ４１〜Ｃ４（ｎ−１）で
は放電が行われる。キャパシターＣ４１〜Ｃ４（ｎ−
１）の放電電流ｉ１〜ｉｎ−１はキャパシターＣ４１〜
Ｃ４（ｎ−１）の時定数によって決定される。そして、
制御部４４の出力電流Ｏ１は放電電流ｉ１〜ｉｎ−１を
加算したものである。出力電流Ｏ１は電流出力部４５の
トランジスターＱ５１のコレクター側に供給される。
イッチング信号Ｐ０〜Ｐｎ−１を出力して図４に示す制
御部４４のキャパシターＣ４１〜Ｃ４（ｎ−１）に供給
する。従って、キャパシターＣ４１〜Ｃ４（ｎ−１）で
は放電が行われる。キャパシターＣ４１〜Ｃ４（ｎ−
１）の放電電流ｉ１〜ｉｎ−１はキャパシターＣ４１〜
Ｃ４（ｎ−１）の時定数によって決定される。そして、
制御部４４の出力電流Ｏ１は放電電流ｉ１〜ｉｎ−１を
加算したものである。出力電流Ｏ１は電流出力部４５の
トランジスターＱ５１のコレクター側に供給される。
【００１７】一方、電源ＶｃｄはトランジスターＱ５１
のベース側に印加される。そのため、トランジスターＱ
５１は常にターンオン状態でスイッチングされる。これ
により、キャパシターＣ５１は放電される。キャパシタ
ーＣ５１の放電電流ｉ５１はトランジスターＱ５１のコ
レクター側に供給される。従って、放電電流ｉ０〜ｉｎ
−１及び放電電流ｉ５１はトランジスターＱ５１のコレ
クター側に出力される。
のベース側に印加される。そのため、トランジスターＱ
５１は常にターンオン状態でスイッチングされる。これ
により、キャパシターＣ５１は放電される。キャパシタ
ーＣ５１の放電電流ｉ５１はトランジスターＱ５１のコ
レクター側に供給される。従って、放電電流ｉ０〜ｉｎ
−１及び放電電流ｉ５１はトランジスターＱ５１のコレ
クター側に出力される。
【００１８】電流出力部４５の出力電流Ａは制御部４４
の出力電流Ｏ１及び放電電流ｉ５１を加算したものであ
る。出力電流Ａは偏向回路３に供給される。偏向回路３
ではトランジスターＱ５１の出力電流Ａに応じて偏向信
号の線形性及び大きさが変化する。偏向信号は陰極線管
ＣＲＴの偏向コイルに供給される。そして、偏向信号の
線形性及び大きさによって画面の水平サイズが変化す
る。しかし、水平周波数Ｈｓが３０ＫＨｚ以下の場合よ
りも３０ＫＨｚ以上の場合において、トランジスターＱ
５１の出力電流Ａは大きくなる。そのため、偏向信号の
大きさは一層大きくなり、その時の水平サイズは小さく
なる。
の出力電流Ｏ１及び放電電流ｉ５１を加算したものであ
る。出力電流Ａは偏向回路３に供給される。偏向回路３
ではトランジスターＱ５１の出力電流Ａに応じて偏向信
号の線形性及び大きさが変化する。偏向信号は陰極線管
ＣＲＴの偏向コイルに供給される。そして、偏向信号の
線形性及び大きさによって画面の水平サイズが変化す
る。しかし、水平周波数Ｈｓが３０ＫＨｚ以下の場合よ
りも３０ＫＨｚ以上の場合において、トランジスターＱ
５１の出力電流Ａは大きくなる。そのため、偏向信号の
大きさは一層大きくなり、その時の水平サイズは小さく
なる。
【００１９】上記のように、ｍ個の入力信号、及びｎ個
の出力信号でデコーディングするデコーダー２が含まれ
た一般のモニターの水平サイズ調整装置において、ｍ＝
２，ｎ＝７である場合、各部の出力信号は図５に示す通
りである。従来のモニターにおいて図５に示すように、
水平周波数Ｈｓが３０ＫＨｚ以下の場合と８０ＫＨｚ以
上の場合との制御信号Ｓ１〜Ｓ７は同一である。電流出
力部４５の出力電流ＡはキャパシターＣ５１の放電電流
ｉ５１となる。即ち、水平周波数Ｈｓが３０ＫＨｚであ
るにも関わらずその水平周波数Ｈｓが８０ＫＨｚ以上で
あると判断され水平サイズは小さくなる。
の出力信号でデコーディングするデコーダー２が含まれ
た一般のモニターの水平サイズ調整装置において、ｍ＝
２，ｎ＝７である場合、各部の出力信号は図５に示す通
りである。従来のモニターにおいて図５に示すように、
水平周波数Ｈｓが３０ＫＨｚ以下の場合と８０ＫＨｚ以
上の場合との制御信号Ｓ１〜Ｓ７は同一である。電流出
力部４５の出力電流ＡはキャパシターＣ５１の放電電流
ｉ５１となる。即ち、水平周波数Ｈｓが３０ＫＨｚであ
るにも関わらずその水平周波数Ｈｓが８０ＫＨｚ以上で
あると判断され水平サイズは小さくなる。
【００２０】一方、モニター１０のモードが変換される
時、水平周波数が瞬間の間３０ＫＨｚ以下となるか、ま
たは水平周波数Ｈｓが継続的に３０ＫＨｚ以下である場
合、トランジスターＱ５１の出力電流Ａはキャパシター
Ｃ５１の放電電流ｉ５１である。従って、偏向回路３か
ら過負荷がそのトランジスターＱ５１のコレクター側に
供給されるが、これはトランジスターＱ５１の破壊の要
因となる。
時、水平周波数が瞬間の間３０ＫＨｚ以下となるか、ま
たは水平周波数Ｈｓが継続的に３０ＫＨｚ以下である場
合、トランジスターＱ５１の出力電流Ａはキャパシター
Ｃ５１の放電電流ｉ５１である。従って、偏向回路３か
ら過負荷がそのトランジスターＱ５１のコレクター側に
供給されるが、これはトランジスターＱ５１の破壊の要
因となる。
【００２１】
【発明が解決しようとする課題】本発明の目的はトラン
ジスターの破損を防止して製品の信頼性向上が図れるモ
ニターの水平サイズ調整装置を提供することにある。
ジスターの破損を防止して製品の信頼性向上が図れるモ
ニターの水平サイズ調整装置を提供することにある。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、本発明のモニターは、水平周波数に応じてモニター
のモードを設定しモード信号及びパルス幅変調信号を発
生するマイクロプロセッサー、このマイクロプロセッサ
ーのパルス幅変調信号をデコーディングするデコーダ
ー、このデコーダーの出力信号に応じて偏向回路に供給
される電流量を変化させて偏向信号の大きさ及び線形性
を補正するための第１制御信号を発生する第１制御信号
発生手段が連結される。
に、本発明のモニターは、水平周波数に応じてモニター
のモードを設定しモード信号及びパルス幅変調信号を発
生するマイクロプロセッサー、このマイクロプロセッサ
ーのパルス幅変調信号をデコーディングするデコーダ
ー、このデコーダーの出力信号に応じて偏向回路に供給
される電流量を変化させて偏向信号の大きさ及び線形性
を補正するための第１制御信号を発生する第１制御信号
発生手段が連結される。
【００２３】又、第１制御信号発生手段の出力側には第
１制御信号に応じてスイッチングする第１スイッチング
手段が連結され、第１スイッチング手段の出力側には第
１スイッチング手段の出力信号に応じて偏向回路に供給
される電流量を決定する第１制御部が連結される。
１制御信号に応じてスイッチングする第１スイッチング
手段が連結され、第１スイッチング手段の出力側には第
１スイッチング手段の出力信号に応じて偏向回路に供給
される電流量を決定する第１制御部が連結される。
【００２４】尚、上記デコーダーの出力側には水平周波
数が３０ＫＨｚ以下の場合、偏向回路に供給される電流
量を変化させて偏向信号の大きさ及び線形性を補正し、
補正した偏向信号の大きさによって水平サイズを調整す
るための第２制御信号を発生する第２制御信号発生手段
が連結され、第２制御信号発生手段の出力側には第２制
御信号に応じてスイッチングしてスイッチング信号を出
力する第２スイッチング手段が連結される。
数が３０ＫＨｚ以下の場合、偏向回路に供給される電流
量を変化させて偏向信号の大きさ及び線形性を補正し、
補正した偏向信号の大きさによって水平サイズを調整す
るための第２制御信号を発生する第２制御信号発生手段
が連結され、第２制御信号発生手段の出力側には第２制
御信号に応じてスイッチングしてスイッチング信号を出
力する第２スイッチング手段が連結される。
【００２５】又、スイッチング信号に応じて偏向コイル
に供給される電流量を制御して水平サイズを調整する第
２制御部が第２スイッチング手段の出力側に連結され、
第１制御手段及び第２制御手段によって決定された出力
電流を偏向回路に供給する電流出力手段が第１制御手段
及び第２制御手段の出力側に連結されることを特徴とす
る。
に供給される電流量を制御して水平サイズを調整する第
２制御部が第２スイッチング手段の出力側に連結され、
第１制御手段及び第２制御手段によって決定された出力
電流を偏向回路に供給する電流出力手段が第１制御手段
及び第２制御手段の出力側に連結されることを特徴とす
る。
【００２６】上記水平周波数が３０ＫＨｚ以下の場合、
デコーダーの第１出力信号が出力される。この時、第１
出力信号は低電位状態である。第１出力信号は第２制御
信号発生手段に供給される。第２制御信号発生手段では
第１出力信号を反転させる。第２制御信号発生手段では
高電位状態の第２スイッチング信号が出力される。第２
スイッチング信号は第２制御手段に供給される。これに
より、第２制御手段は放電される。そして、第２制御手
段の放電電流は電流出力手段に供給される。そのため、
電流出力手段の出力電流は増加する。電流出力手段の出
力電流は偏向回路に供給される。従って、偏向回路から
供給される過負荷による電流出力手段の破損が防止でき
る。
デコーダーの第１出力信号が出力される。この時、第１
出力信号は低電位状態である。第１出力信号は第２制御
信号発生手段に供給される。第２制御信号発生手段では
第１出力信号を反転させる。第２制御信号発生手段では
高電位状態の第２スイッチング信号が出力される。第２
スイッチング信号は第２制御手段に供給される。これに
より、第２制御手段は放電される。そして、第２制御手
段の放電電流は電流出力手段に供給される。そのため、
電流出力手段の出力電流は増加する。電流出力手段の出
力電流は偏向回路に供給される。従って、偏向回路から
供給される過負荷による電流出力手段の破損が防止でき
る。
【００２７】
【実施例】以下、添付の図面を参照して本発明を詳細に
説明する。図６及び図７は本発明の一例によるモニター
の水平サイズ調整装置の構成を示す図であり、同図にお
いて前記した従来のモニターと同一動作を行う部分につ
いてはその詳細説明を省略する。
説明する。図６及び図７は本発明の一例によるモニター
の水平サイズ調整装置の構成を示す図であり、同図にお
いて前記した従来のモニターと同一動作を行う部分につ
いてはその詳細説明を省略する。
【００２８】マイクロプロセッサー１の出力側にはサイ
ズ調整回路４のデコーダー５１が連結される。マイクロ
プロセッサー１のパルス幅変調信号Ｍ０〜Ｍｍはデコー
ダー５１に供給される。デコーダー５１はＭ＋１個のパ
ルス幅変調信号Ｍ０〜ＭｍをデコーディングしてＮ＋１
個の信号Ｙ０〜Ｙｎを出力する。デコーダー５１の出力
側には第１制御信号発生部５２が連結される。デコーダ
ー５１の出力信号Ｙ０〜Ｙｎは第１制御信号発生部５２
に印加される。第１制御信号発生部５２では出力信号Ｙ
１〜Ｙｎを論理積して、その結果を反転させる。これに
より、第１制御信号発生部５２からは第１制御信号Ｓ１
〜Ｓｎ−１が出力される。第１制御信号発生部５２の出
力側には第１スイッチング部５３が連結される。第１制
御信号発生部５２の第１制御信号Ｓ１〜Ｓｎ−１は第１
スイッチング部５３に供給される。第１スイッチング部
では第１制御信号Ｓ１〜Ｓｎ−１が高電位状態で入力さ
れれば第１スイッチング信号Ｐ１〜Ｐｎ−１が低電位状
態で出力される。第１スイッチング部５３の出力側には
第１制御部５４が連結される。第１スイッチング部５３
の第１スイッチング信号Ｐ１〜Ｐｎ−１は第１制御部５
４に供給され、キャパシターＣ４１〜Ｃ４（ｎ−１）に
充電または放電させる。そのため、第１制御部５４から
はキャパシターＣ４１〜Ｃ４（ｎ−１）の放電電流ｉ１
〜ｉｎ−１が出力される。第１制御部５４の出力側には
電流出力部５８が連結される。即ち、第１制御部５４の
放電電流ｉ１〜ｉｎ−１は電流出力部５８のトランジス
ターＱ５１のコレクター側に供給される。この時、第１
制御部５４の出力電流Ｏ１は放電電流ｉ１〜ｉｎ−１を
加算したものである。
ズ調整回路４のデコーダー５１が連結される。マイクロ
プロセッサー１のパルス幅変調信号Ｍ０〜Ｍｍはデコー
ダー５１に供給される。デコーダー５１はＭ＋１個のパ
ルス幅変調信号Ｍ０〜ＭｍをデコーディングしてＮ＋１
個の信号Ｙ０〜Ｙｎを出力する。デコーダー５１の出力
側には第１制御信号発生部５２が連結される。デコーダ
ー５１の出力信号Ｙ０〜Ｙｎは第１制御信号発生部５２
に印加される。第１制御信号発生部５２では出力信号Ｙ
１〜Ｙｎを論理積して、その結果を反転させる。これに
より、第１制御信号発生部５２からは第１制御信号Ｓ１
〜Ｓｎ−１が出力される。第１制御信号発生部５２の出
力側には第１スイッチング部５３が連結される。第１制
御信号発生部５２の第１制御信号Ｓ１〜Ｓｎ−１は第１
スイッチング部５３に供給される。第１スイッチング部
では第１制御信号Ｓ１〜Ｓｎ−１が高電位状態で入力さ
れれば第１スイッチング信号Ｐ１〜Ｐｎ−１が低電位状
態で出力される。第１スイッチング部５３の出力側には
第１制御部５４が連結される。第１スイッチング部５３
の第１スイッチング信号Ｐ１〜Ｐｎ−１は第１制御部５
４に供給され、キャパシターＣ４１〜Ｃ４（ｎ−１）に
充電または放電させる。そのため、第１制御部５４から
はキャパシターＣ４１〜Ｃ４（ｎ−１）の放電電流ｉ１
〜ｉｎ−１が出力される。第１制御部５４の出力側には
電流出力部５８が連結される。即ち、第１制御部５４の
放電電流ｉ１〜ｉｎ−１は電流出力部５８のトランジス
ターＱ５１のコレクター側に供給される。この時、第１
制御部５４の出力電流Ｏ１は放電電流ｉ１〜ｉｎ−１を
加算したものである。
【００２９】尚、デコーダー５１の第１出力側には第２
制御信号発生部５５が連結される。デコーダー５１の第
１出力信号Ｙ０は第２制御信号発生部５５に供給され第
１出力信号Ｙ０を反転させた後第２制御信号Ｓ０を出力
する。第２制御信号発生部５５の出力側には第２スイッ
チング部５６が連結される。第２制御信号発生部５５の
第２制御信号Ｓ０は第２スイッチング部５６に供給され
て第２制御信号Ｓ０が高電位状態であれば低電位状態の
第２スイッチング信号Ｐ０を出力する。
制御信号発生部５５が連結される。デコーダー５１の第
１出力信号Ｙ０は第２制御信号発生部５５に供給され第
１出力信号Ｙ０を反転させた後第２制御信号Ｓ０を出力
する。第２制御信号発生部５５の出力側には第２スイッ
チング部５６が連結される。第２制御信号発生部５５の
第２制御信号Ｓ０は第２スイッチング部５６に供給され
て第２制御信号Ｓ０が高電位状態であれば低電位状態の
第２スイッチング信号Ｐ０を出力する。
【００３０】第２スイッチング部５６の出力側には第２
制御部５７が連結される。第２スイッチング部５６の第
２スイッチング信号Ｐ０は第２制御部５７に供給され第
２スイッチング信号Ｐ０を充電または放電させる。これ
により、第２制御部５７からは放電電流ｉ７１が出力さ
れる。第２制御部５７の出力側には電流出力部５８が連
結される。電流出力部５８には第１制御部５４の出力電
流Ｏ１と第２制御部５７の放電電流ｉ７１とが電流出力
部５８に供給される。
制御部５７が連結される。第２スイッチング部５６の第
２スイッチング信号Ｐ０は第２制御部５７に供給され第
２スイッチング信号Ｐ０を充電または放電させる。これ
により、第２制御部５７からは放電電流ｉ７１が出力さ
れる。第２制御部５７の出力側には電流出力部５８が連
結される。電流出力部５８には第１制御部５４の出力電
流Ｏ１と第２制御部５７の放電電流ｉ７１とが電流出力
部５８に供給される。
【００３１】電流出力部５８では出力電流Ｏ１及び放電
電流ｉ７１によって出力電流Ａが決定される。すなわ
ち、出力電流Ｏ１及び放電電流ｉ７１は電流出力部５８
のトランジスターＱ８１のコレクター側に供給されると
共に、キャパシターＣ８１に供給される。上記トランジ
スターＱ８１のコレクター側とキャパシターＣ８１の一
端とが連結される。同時に、トランジスターＱ８１のコ
レクター側には偏向回路３が連結される。キャパシター
Ｃ８１の他側は接地と連結される。トランジスターＱ８
１のベース側には外部から供給された電源Ｖｃｄが印加
される。トランジスターＱ８１のエミッター側は接地と
連結される。
電流ｉ７１によって出力電流Ａが決定される。すなわ
ち、出力電流Ｏ１及び放電電流ｉ７１は電流出力部５８
のトランジスターＱ８１のコレクター側に供給されると
共に、キャパシターＣ８１に供給される。上記トランジ
スターＱ８１のコレクター側とキャパシターＣ８１の一
端とが連結される。同時に、トランジスターＱ８１のコ
レクター側には偏向回路３が連結される。キャパシター
Ｃ８１の他側は接地と連結される。トランジスターＱ８
１のベース側には外部から供給された電源Ｖｃｄが印加
される。トランジスターＱ８１のエミッター側は接地と
連結される。
【００３２】図７は図６における第２制御信号発生部５
５、第２スイッチング部５６及び第２制御部５７の構成
を示す詳細回路図である。同図に基づいて構成を詳細に
説明する。デコーダー５１の第１出力側には第２制御信
号発生部５５のインバーターＩ５１の一端が連結され
る。デコーダー５１の第１出力信号Ｙ０はインバーター
Ｉ５１に供給され第１出力信号Ｙ０を反転させた後第２
制御信号Ｓ０を出力する。又、デコーダー５１の第１出
力側には第２制御信号発生部５５のダイオードＤ５１が
連結される。そして、ダイオードＤ５１の他側には第１
制御信号発生部５２が連結される。デコーダー５１の第
１出力信号Ｙ０はダイオードＤ５１に供給される。ダイ
オードＤ５１は第１出力信号Ｙ０が第１制御信号発生部
５２に供給されるのを遮断する。
５、第２スイッチング部５６及び第２制御部５７の構成
を示す詳細回路図である。同図に基づいて構成を詳細に
説明する。デコーダー５１の第１出力側には第２制御信
号発生部５５のインバーターＩ５１の一端が連結され
る。デコーダー５１の第１出力信号Ｙ０はインバーター
Ｉ５１に供給され第１出力信号Ｙ０を反転させた後第２
制御信号Ｓ０を出力する。又、デコーダー５１の第１出
力側には第２制御信号発生部５５のダイオードＤ５１が
連結される。そして、ダイオードＤ５１の他側には第１
制御信号発生部５２が連結される。デコーダー５１の第
１出力信号Ｙ０はダイオードＤ５１に供給される。ダイ
オードＤ５１は第１出力信号Ｙ０が第１制御信号発生部
５２に供給されるのを遮断する。
【００３３】又、第２制御信号発生部５５のインバータ
ーＩ５１の他側には第２スイッチング部５６のトランジ
スターＱ６１が連結される。即ち、インバーターＩ５１
の第２制御信号Ｓ０はトランジスターＱ６１のベース側
に供給されると共に、外部から供給された電源Ｖｃｃが
トランジスターＱ６１のコレクター側に供給される。そ
して、トランジスターＱ６１のエミッター側は接地と連
結される。
ーＩ５１の他側には第２スイッチング部５６のトランジ
スターＱ６１が連結される。即ち、インバーターＩ５１
の第２制御信号Ｓ０はトランジスターＱ６１のベース側
に供給されると共に、外部から供給された電源Ｖｃｃが
トランジスターＱ６１のコレクター側に供給される。そ
して、トランジスターＱ６１のエミッター側は接地と連
結される。
【００３４】トランジスターＱ６１は第２制御信号Ｓ０
が高電位状態であれば低電位状態の第２スイッチング信
号Ｐ０を出力する。トランジスターＱ７１のコレクター
側には第２制御部５７のキャパシターＣ７１の一端が連
結される。キャパシターＣ７１は第２スイッチング信号
Ｐ０を充電または放電する。キャパシターＣ７１からは
放電電流ｉ７１が出力される。キャパシターＣ７１の他
側には電流出力部５８が連結される。キャパシターＣ７
１の放電電流ｉ７１が電流出力部５８に供給される。
が高電位状態であれば低電位状態の第２スイッチング信
号Ｐ０を出力する。トランジスターＱ７１のコレクター
側には第２制御部５７のキャパシターＣ７１の一端が連
結される。キャパシターＣ７１は第２スイッチング信号
Ｐ０を充電または放電する。キャパシターＣ７１からは
放電電流ｉ７１が出力される。キャパシターＣ７１の他
側には電流出力部５８が連結される。キャパシターＣ７
１の放電電流ｉ７１が電流出力部５８に供給される。
【００３５】以下、本発明によるモニターの水平サイズ
調整装置の動作を詳細に説明する。水平周波数Ｈｓが３
０ＫＨｚ以下でマイクロプロセッサー１に供給されると
想定すれば、マイクロプロセッサー１ではパルス幅変調
信号Ｍ０〜Ｍｍを低電位状態で出力する。パルス幅変調
信号Ｍ０〜Ｍｍはデコーダー５１に印加され、Ｍ＋１個
のパルス幅変調信号Ｍ０〜ＭｍをＮ＋１個の信号Ｙ０〜
Ｙｎにデコーディングする。その時、デコーダー５１の
第１出力信号Ｙ０は低電位状態で出力されると共に、第
２出力信号Ｙ１乃至第Ｎ＋１出力信号Ｙｎは高電位状態
で出力される。
調整装置の動作を詳細に説明する。水平周波数Ｈｓが３
０ＫＨｚ以下でマイクロプロセッサー１に供給されると
想定すれば、マイクロプロセッサー１ではパルス幅変調
信号Ｍ０〜Ｍｍを低電位状態で出力する。パルス幅変調
信号Ｍ０〜Ｍｍはデコーダー５１に印加され、Ｍ＋１個
のパルス幅変調信号Ｍ０〜ＭｍをＮ＋１個の信号Ｙ０〜
Ｙｎにデコーディングする。その時、デコーダー５１の
第１出力信号Ｙ０は低電位状態で出力されると共に、第
２出力信号Ｙ１乃至第Ｎ＋１出力信号Ｙｎは高電位状態
で出力される。
【００３６】デコーダー５１の第１出力信号Ｙ１乃至第
Ｎ＋１出力信号Ｙｎは第１制御信号発生部５２に供給さ
れる。即ち、デコーダー５１の第２出力信号Ｙ１と第３
出力信号Ｙ２とは第１制御信号発生部５２のアンドゲー
トＡＮＤ２１に供給される。アンドゲートＡＮＤ２１は
第２出力信号Ｙ１及び第３出力信号Ｙ２を論理積して高
電位状態の信号を出力する。その結果及び第４出力信号
Ｙ３はアンドゲートＡＮＤ２２によって論理積して高電
位状態の信号を出力する。上記のような動作をＮ−１回
繰り返し実行する。これにより、アンドゲートＡＮＤ２
１〜ＡＮＤ２（ｎ−１）の出力信号は全部高電位状態で
出力される。
Ｎ＋１出力信号Ｙｎは第１制御信号発生部５２に供給さ
れる。即ち、デコーダー５１の第２出力信号Ｙ１と第３
出力信号Ｙ２とは第１制御信号発生部５２のアンドゲー
トＡＮＤ２１に供給される。アンドゲートＡＮＤ２１は
第２出力信号Ｙ１及び第３出力信号Ｙ２を論理積して高
電位状態の信号を出力する。その結果及び第４出力信号
Ｙ３はアンドゲートＡＮＤ２２によって論理積して高電
位状態の信号を出力する。上記のような動作をＮ−１回
繰り返し実行する。これにより、アンドゲートＡＮＤ２
１〜ＡＮＤ２（ｎ−１）の出力信号は全部高電位状態で
出力される。
【００３７】そして、アンドゲートＡＮＤ２１〜ＡＮＤ
２（ｎ−１）の出力信号はそれぞれのインバーターＩ２
１〜Ｉ２（ｎ−１）に供給される。それぞれのインバー
ターＩ２１〜Ｉ２（ｎ−１）はアンドゲートＡＮＤ２１
〜ＡＮＤ２（ｎ−１）の出力信号を反転させ低電位状態
の第１制御信号Ｓ１〜Ｓｎ−１を出力する。第１制御信
号Ｓ１〜Ｓｎ−１はスイッチング部４３に供給される。
２（ｎ−１）の出力信号はそれぞれのインバーターＩ２
１〜Ｉ２（ｎ−１）に供給される。それぞれのインバー
ターＩ２１〜Ｉ２（ｎ−１）はアンドゲートＡＮＤ２１
〜ＡＮＤ２（ｎ−１）の出力信号を反転させ低電位状態
の第１制御信号Ｓ１〜Ｓｎ−１を出力する。第１制御信
号Ｓ１〜Ｓｎ−１はスイッチング部４３に供給される。
【００３８】スイッチング部５３からは第１スイッチン
グ信号Ｐ０〜Ｐｎ−１が出力される。その時、第１スイ
ッチング信号Ｐ０〜Ｐｎ−１は高電位状態である。第１
スイッチング信号Ｐ０〜Ｐｎ−１は第１制御部５４のキ
ャパシターＣ４１〜Ｃ４（ｎ−１）に供給される。それ
ぞれのキャパシターＣ４１〜Ｃ４（ｎ−１）では第１ス
イッチング信号Ｐ０〜Ｐｎ−１を充電する。その時、キ
ャパシターＣ４１〜Ｃ４（ｎ−１）の放電電流ｉ１〜ｉ
ｎ−１は０になる。従って、第１制御部５４の出力電流
Ｏ１は０となる。そして、出力電流Ｏ１は電流出力部５
８のトランジスターＱ８１のコレクター側に供給され
る。
グ信号Ｐ０〜Ｐｎ−１が出力される。その時、第１スイ
ッチング信号Ｐ０〜Ｐｎ−１は高電位状態である。第１
スイッチング信号Ｐ０〜Ｐｎ−１は第１制御部５４のキ
ャパシターＣ４１〜Ｃ４（ｎ−１）に供給される。それ
ぞれのキャパシターＣ４１〜Ｃ４（ｎ−１）では第１ス
イッチング信号Ｐ０〜Ｐｎ−１を充電する。その時、キ
ャパシターＣ４１〜Ｃ４（ｎ−１）の放電電流ｉ１〜ｉ
ｎ−１は０になる。従って、第１制御部５４の出力電流
Ｏ１は０となる。そして、出力電流Ｏ１は電流出力部５
８のトランジスターＱ８１のコレクター側に供給され
る。
【００３９】一方、デコーダー５１の第１出力信号Ｙ０
は第２制御信号発生部５５のインバーターＩ５１に供給
され反転されて、高電位状態の制御信号Ｓ０が出力され
る。第２制御信号Ｓ０は第２スイッチング部５６のトラ
ンジスターＱ６１のベース側に印加され、同時に、電源
Ｖｃｃがコレクター側に供給される。そのため、トラン
ジスターＱ６１はターンオン状態でスイッチングされる
ようになる。トランジスターＱ６１では第２スイッチン
グ信号Ｐ０が出力される。その時、第２スイッチング信
号Ｐ０は低電位状態である。
は第２制御信号発生部５５のインバーターＩ５１に供給
され反転されて、高電位状態の制御信号Ｓ０が出力され
る。第２制御信号Ｓ０は第２スイッチング部５６のトラ
ンジスターＱ６１のベース側に印加され、同時に、電源
Ｖｃｃがコレクター側に供給される。そのため、トラン
ジスターＱ６１はターンオン状態でスイッチングされる
ようになる。トランジスターＱ６１では第２スイッチン
グ信号Ｐ０が出力される。その時、第２スイッチング信
号Ｐ０は低電位状態である。
【００４０】第２スイッチング部５６の第２スイッチン
グ信号Ｐ０は第２制御部５７のコンデンサーＣ７１に供
給され放電する。この時、放電電流ｉ７１はキャパシタ
ーＣ７１の時定数によって決定される。そして、放電電
流ｉ７ １は電流出力部５８のトランジスターＱ８１の
コレクター側に供給される。
グ信号Ｐ０は第２制御部５７のコンデンサーＣ７１に供
給され放電する。この時、放電電流ｉ７１はキャパシタ
ーＣ７１の時定数によって決定される。そして、放電電
流ｉ７ １は電流出力部５８のトランジスターＱ８１の
コレクター側に供給される。
【００４１】又、電源ＶｃｄはトランジスターＱ８１の
ベース側に供給される。これにより、トランジスターＱ
８１は常にターンオン状態でスイッチングされる。従っ
て、コンデンサーＣ８１は放電する。コンデンサーＣ８
１の放電電流ｉ８１はトランジスターＱ８１のコレクタ
ー側に供給される。放電電流ｉ８１はコンデンサーＣ８
１の時定数によって決定される。
ベース側に供給される。これにより、トランジスターＱ
８１は常にターンオン状態でスイッチングされる。従っ
て、コンデンサーＣ８１は放電する。コンデンサーＣ８
１の放電電流ｉ８１はトランジスターＱ８１のコレクタ
ー側に供給される。放電電流ｉ８１はコンデンサーＣ８
１の時定数によって決定される。
【００４２】電流出力部５８の出力電流Ａは第２制御部
５７の放電電流ｉ７１及び電流出力部５８の放電電流ｉ
８１によって決定される。電流出力部５８の出力電流Ａ
は偏向回路３に供給される。偏向回路３では放電電流ｉ
７１、ｉ８１によって偏向信号の大きさ及び線形性を調
整する。
５７の放電電流ｉ７１及び電流出力部５８の放電電流ｉ
８１によって決定される。電流出力部５８の出力電流Ａ
は偏向回路３に供給される。偏向回路３では放電電流ｉ
７１、ｉ８１によって偏向信号の大きさ及び線形性を調
整する。
【００４３】一方、３０ＫＨｚ以上、３４ＫＨｚ以下の
水平周波数Ｈｓがマイクロプロセッサー１に供給される
と想定しよう。この時、マイクロプロセッサー１では全
て低電位状態のパルス幅変調信号Ｍ０が低電位状態で出
力されると共に、パルス幅変調信号Ｍ１〜Ｍｍは高電位
状態で出力される。パルス幅変調信号Ｍ０〜Ｍｍはデコ
ーダー５１に供給されＭ＋１個のパルス幅変調信号Ｍ０
〜ＭｍをＮ＋１個の信号Ｙ０〜Ｙｎにデコーディングす
る。デコーダー５１の第１出力信号Ｙ０は高電位状態で
出力され、第２出力信号Ｙ１は低電位状態で出力され、
また第３出力信号Ｙ２乃至第Ｎ−１出力信号Ｙｎは高電
位状態で出力される。デコーダー５１の出力信号Ｙ０〜
Ｙｎは第１制御信号発生部５２に供給される。
水平周波数Ｈｓがマイクロプロセッサー１に供給される
と想定しよう。この時、マイクロプロセッサー１では全
て低電位状態のパルス幅変調信号Ｍ０が低電位状態で出
力されると共に、パルス幅変調信号Ｍ１〜Ｍｍは高電位
状態で出力される。パルス幅変調信号Ｍ０〜Ｍｍはデコ
ーダー５１に供給されＭ＋１個のパルス幅変調信号Ｍ０
〜ＭｍをＮ＋１個の信号Ｙ０〜Ｙｎにデコーディングす
る。デコーダー５１の第１出力信号Ｙ０は高電位状態で
出力され、第２出力信号Ｙ１は低電位状態で出力され、
また第３出力信号Ｙ２乃至第Ｎ−１出力信号Ｙｎは高電
位状態で出力される。デコーダー５１の出力信号Ｙ０〜
Ｙｎは第１制御信号発生部５２に供給される。
【００４４】デコーダー５１の第２出力信号Ｙ１と第３
出力信号Ｙ２とは第１制御信号発生部５２のアンドゲー
トＡＮＤ２１に供給される。アンドゲートＡＮＤ２１は
第２出力信号Ｙ１及び第３出力信号Ｙ２を論理積して低
電位状態の信号を出力する。その結果及び第４出力信号
Ｙ３はアンドゲートＡＮＤ２２によって論理積して低電
位状態の信号で出力される。このような動作をＮ−１回
繰り返し実行する。これによってアンドゲートＡＮＤ２
１〜ＡＮＤ２（ｎ−１）の出力信号は全部低電位状態で
出力される。そしてアンドゲートＡＮＤ２１〜ＡＮＤ２
（ｎ−１）の出力信号はそれぞれのインバーターＩ２１
〜Ｉ２（ｎ−１）に供給され反転されて高電位状態の第
１制御信号Ｓ１〜Ｓｎ−１を出力する。第１制御信号Ｓ
１〜Ｓｎ−１はスイッチング部５３に供給する。
出力信号Ｙ２とは第１制御信号発生部５２のアンドゲー
トＡＮＤ２１に供給される。アンドゲートＡＮＤ２１は
第２出力信号Ｙ１及び第３出力信号Ｙ２を論理積して低
電位状態の信号を出力する。その結果及び第４出力信号
Ｙ３はアンドゲートＡＮＤ２２によって論理積して低電
位状態の信号で出力される。このような動作をＮ−１回
繰り返し実行する。これによってアンドゲートＡＮＤ２
１〜ＡＮＤ２（ｎ−１）の出力信号は全部低電位状態で
出力される。そしてアンドゲートＡＮＤ２１〜ＡＮＤ２
（ｎ−１）の出力信号はそれぞれのインバーターＩ２１
〜Ｉ２（ｎ−１）に供給され反転されて高電位状態の第
１制御信号Ｓ１〜Ｓｎ−１を出力する。第１制御信号Ｓ
１〜Ｓｎ−１はスイッチング部５３に供給する。
【００４５】スイッチング部５３からは第１スイッチン
グ信号Ｐ１〜Ｐｎ−１を出力する。この時、第１スイッ
チング信号Ｐ０〜Ｐｎー１は低電位状態である。第１ス
イッチング信号Ｐ０〜Ｐｎ−１は第１制御部５４のキャ
パシターＣ４１〜Ｃ４（ｎ−１）に供給される。これに
より、それぞれのキャパシターＣ４１〜Ｃ４（ｎ−１）
は放電する。この時、キャパシターＣ４１〜Ｃ４（ｎ−
１）の放電電流ｉ１〜ｉｎ−１はキャパシターＣ４１〜
Ｃ４（ｎ−１）の時定数によって決定される。その時、
第１制御部５４の出力電流Ｏ１は放電電流 ｉ１〜ｉｎ
−１を加算したものである。出力電流Ｏ１は電流出力部
５８のトランジスターＱ８１のコレクター側に供給され
る。
グ信号Ｐ１〜Ｐｎ−１を出力する。この時、第１スイッ
チング信号Ｐ０〜Ｐｎー１は低電位状態である。第１ス
イッチング信号Ｐ０〜Ｐｎ−１は第１制御部５４のキャ
パシターＣ４１〜Ｃ４（ｎ−１）に供給される。これに
より、それぞれのキャパシターＣ４１〜Ｃ４（ｎ−１）
は放電する。この時、キャパシターＣ４１〜Ｃ４（ｎ−
１）の放電電流ｉ１〜ｉｎ−１はキャパシターＣ４１〜
Ｃ４（ｎ−１）の時定数によって決定される。その時、
第１制御部５４の出力電流Ｏ１は放電電流 ｉ１〜ｉｎ
−１を加算したものである。出力電流Ｏ１は電流出力部
５８のトランジスターＱ８１のコレクター側に供給され
る。
【００４６】一方、デコーダー５１の第１出力信号Ｙ０
は第２制御信号発生部５５のインバーターＩ５１に供給
され反転されて低電位状態の第２制御信号Ｓ０を出力す
るようになる。そして、第２制御信号Ｓ０は第２スイッ
チング部５６のトランジスターＱ６１のベース側に印加
されると共に、電源Ｖｃｃがコレクター側に供給されて
ターンオフ状態でスイッチングするようになる。従っ
て、トランジスターＱ６１からは高電位状態の第２スイ
ッチング信号Ｐ０が出力される。
は第２制御信号発生部５５のインバーターＩ５１に供給
され反転されて低電位状態の第２制御信号Ｓ０を出力す
るようになる。そして、第２制御信号Ｓ０は第２スイッ
チング部５６のトランジスターＱ６１のベース側に印加
されると共に、電源Ｖｃｃがコレクター側に供給されて
ターンオフ状態でスイッチングするようになる。従っ
て、トランジスターＱ６１からは高電位状態の第２スイ
ッチング信号Ｐ０が出力される。
【００４７】第２スイッチング部５６の第２スイッチン
グ信号Ｐ０は第２制御部５７のコンデンサーＣ７１に供
給され充電されるので、コンデンサーＣ７１の放電電流
ｉ７１は０である。従って、第１制御部５４の出力電流
Ｏ１のみが電流出力部５８のトランジスターＱ８１のコ
レクター側に供給される。この時、電源Ｖｃｄはトラン
ジスターＱ８１のベース側に印加される。そのため、ト
ランジスターＱ８１は常にターンオン状態でスイッチン
グされ、キャパシターＣ８１は放電される。そして、キ
ャパシターＣ８１の放電電流ｉ８１はトランジスターＱ
８１のコレクター側に供給される。出力電流Ｏ１及び放
電電流ｉ８１はトランジスターＱ８１のコレクター側に
出力される。
グ信号Ｐ０は第２制御部５７のコンデンサーＣ７１に供
給され充電されるので、コンデンサーＣ７１の放電電流
ｉ７１は０である。従って、第１制御部５４の出力電流
Ｏ１のみが電流出力部５８のトランジスターＱ８１のコ
レクター側に供給される。この時、電源Ｖｃｄはトラン
ジスターＱ８１のベース側に印加される。そのため、ト
ランジスターＱ８１は常にターンオン状態でスイッチン
グされ、キャパシターＣ８１は放電される。そして、キ
ャパシターＣ８１の放電電流ｉ８１はトランジスターＱ
８１のコレクター側に供給される。出力電流Ｏ１及び放
電電流ｉ８１はトランジスターＱ８１のコレクター側に
出力される。
【００４８】また、トランジスターＱ８１の出力電流Ａ
は偏向回路３に供給される。偏向回路３ではトランジス
ターＱ８１の出力電流Ａによって偏向信号の線形性及び
大きさが変化する。偏向信号は陰極線管ＣＲＴの偏向コ
イルに供給される。そして、偏向信号の線形性及び大き
さによって画面の水平サイズが変化する。又、ｍ個の入
力信号、及びｎ個の出力信号でデコーディングされるデ
コーダー２を含む本発明によるモニターの水平サイズ調
整装置において、マイクロプロセッサー１の出力信号Ｍ
０〜Ｍ２、デコーダー５１の出力信号Ｙ０〜Ｙ７及び第
２制御信号発生部５５の出力信号Ｓ０は図８に示す通り
である。
は偏向回路３に供給される。偏向回路３ではトランジス
ターＱ８１の出力電流Ａによって偏向信号の線形性及び
大きさが変化する。偏向信号は陰極線管ＣＲＴの偏向コ
イルに供給される。そして、偏向信号の線形性及び大き
さによって画面の水平サイズが変化する。又、ｍ個の入
力信号、及びｎ個の出力信号でデコーディングされるデ
コーダー２を含む本発明によるモニターの水平サイズ調
整装置において、マイクロプロセッサー１の出力信号Ｍ
０〜Ｍ２、デコーダー５１の出力信号Ｙ０〜Ｙ７及び第
２制御信号発生部５５の出力信号Ｓ０は図８に示す通り
である。
【００４９】
【発明の効果】上述した本発明のモニターの水平サイズ
調整装置を使用する場合、水平サイズ周波数に応じてそ
の偏向回路に供給される電流量が変化してその偏向信号
の大きさ及び線形性が補正され、補正された偏向信号の
大きさによって水平サイズを正確に調整するようにな
り、同時に、偏向信号の線形性によってＳ字形のディス
トーションが除去され画質が向上する。又、水平周波数
が３０ＫＨｚ以下の場合、電流出力部の出力電流が増加
して偏向回路から供給される過負荷によるトランジスタ
ーの破損が防止出来、製品の信頼性が向上する。
調整装置を使用する場合、水平サイズ周波数に応じてそ
の偏向回路に供給される電流量が変化してその偏向信号
の大きさ及び線形性が補正され、補正された偏向信号の
大きさによって水平サイズを正確に調整するようにな
り、同時に、偏向信号の線形性によってＳ字形のディス
トーションが除去され画質が向上する。又、水平周波数
が３０ＫＨｚ以下の場合、電流出力部の出力電流が増加
して偏向回路から供給される過負荷によるトランジスタ
ーの破損が防止出来、製品の信頼性が向上する。
【００５０】以上、本発明を上記実施例に基づいて具体
的に説明したが、本発明はこれに限定されず、当業者の
通常知識を逸脱しない範囲内でその変形や改良が可能で
あるのは勿論である。
的に説明したが、本発明はこれに限定されず、当業者の
通常知識を逸脱しない範囲内でその変形や改良が可能で
あるのは勿論である。
【図１】一般のモニターの構成を示す図である。
【図２】図１のサイズ調整回路の構成を示す概略図であ
る。
る。
【図３】図２における第１制御信号発生部の構成を示す
詳細回路図である。
詳細回路図である。
【図４】図２における第１制御部及び電流出力部の構成
を示す詳細回路図である。
を示す詳細回路図である。
【図５】図２の各部の出力信号を示すテーブル図であ
る。
る。
【図６】本発明によるサイズ調整回路の構成を示すブラ
ック図である。
ック図である。
【図７】図６における第２制御信号発生部、第２スイッ
チング部及び第２制御部の構成を示す詳細回路図であ
る。
チング部及び第２制御部の構成を示す詳細回路図であ
る。
【図８】図７の各部の出力信号を示すテーブル図であ
る。
る。
５１ デコーダー ５２ 第１制御信号発生部 ５３ 第１スイッチング部 ５４ 第１制御部 ５５ 第２制御信号発生部 ５６ 第２スイッチング部 ５７ 第２制御部 ５８ 電流出力部
Claims (11)
- 【請求項１】 入力される水平周波数に応じてモニター
のモードを設定してパルス幅変調信号を出力するマイク
ロプロセッサー；上記マイクロプロセッサーから出力さ
れるパルス幅変調信号をデコーディングするための手
段；上記デコーディング手段の第１出力信号に応じて偏
向信号の大きさ及び線形生を補正するために多数個の第
１制御信号を発生して偏向回路に供給される電流量を変
化させるための第１電流制御手段；上記デコーディング
手段の第２出力信号に応じて偏向信号の大きさ及び線形
性を補正するために多数個の第１制御信号を発生して偏
向回路に供給される電流量を変化させるための第２電流
制御手段；上記第１電流制御手段及び第２電流制御手段
によって変化された電流量を偏向回路に供給する電流出
力手段を含むことを特徴とするモニターの水平サイズ調
整装置。 - 【請求項２】 上記第１電流制御手段は上記第１出力信
号に応じて偏向回路に供給する電流量を変化させるため
の第１制御信号を発生する第１制御信号発生手段；上記
第１制御信号を受けてスイッチング信号を出力する第１
スイッチング手段；上記スイッチング信号を充電／放電
して偏向回路に供給する電流量を決定する第１制御手段
を含むことを特徴とする請求項１記載のモニターの水平
サイズ調整装置。 - 【請求項３】 上記第２電流制御手段は上記第２出力信
号に応じて偏向回路に供給する電流量を変化させるため
の第２制御信号を発生する第２制御信号発生手段；上記
第２制御信号発生手段の第２制御信号を受けてスイッチ
ングしてスイッチング信号を出力する第２スイッチング
手段；上記第２スイッチング手段のスイッチング信号を
受けて充放電して偏向回路に供給する電流量を決定する
第２制御手段を備えることを特徴とする請求項１記載の
モニターの水平サイズ調整装置。 - 【請求項４】 上記電流出力手段は上記第１電流制御手
段及び第２電流制御手段の出力電流を偏向回路に供給す
るトランジスター；上記トランジスターの出力端に接続
され出力電流を制御するキャパシターを含むことを特徴
とする請求項１記載のモニターの水平サイズ調整装置。 - 【請求項５】 上記第１制御信号発生手段は上記デコー
ダーの第１出力信号の第２成分信号及び第３成分信号を
論理積するためのＡＮＤゲート；上記アンドゲートの結
果及びデコーダーの第１出力信号の後続成分信号らを逐
次に論理積する多数個のアンドゲート；上記各々のアン
ドゲートの出力信号をそれぞれ反転させる多数個のイン
バーターを含むことを特徴とする請求項２記載のモニタ
ーの水平サイズ調整装置。 - 【請求項６】 上記第２制御信号発生手段は上記デコー
ダーの第２出力信号を反転させるインバーターを含むこ
とを特徴とする請求項３記載のモニターの水平サイズ調
整装置。 - 【請求項７】 上記第２スイッチング手段は上記第２制
御信号発生手段の出力信号を受けてスイッチング信号を
出力するトランジスターを含むことを特徴とする請求項
３記載のモニターの水平サイズ調整装置。 - 【請求項８】 上記第２制御手段は上記第２スイッチン
グ手段の出力信号を受けて駆動され上記電流出力手段に
印加するキャパシターを含むことを特徴とする請求項３
記載のモニターの水平サイズ調整装置。 - 【請求項９】 上記第２制御信号発生手段は上記デコー
ディング手段の出力信号が第１制御信号発生手段に印加
されることを防止するための手段を更に含むことを特徴
とする請求項６記載のモニターの水平サイズ調整装置。 - 【請求項１０】 上記防止手段はダイオードであること
を特徴とする請求項９記載のモニターの水平サイズ調整
装置。 - 【請求項１１】 入力された水平周波数に応じてモニタ
ーのモードを設定してパルス幅変調信号を出力するマイ
クロプロセッサー；上記マイクロプロセッサーから出力
されるパルス幅変調信号をデコーディングするための手
段；上記デコーディング手段の第１出力信号に応じて偏
向回路に供給する電流量を変化させるための第１制御信
号を発生する第１制御信号発生手段；上記第１制御信号
を受けてスイッチング信号を出力する第１スイッチング
手段；上記スイッチング信号を充電／放電して偏向回路
に供給する電流量を決定する第１制御手段；上記デコー
ディン手段の第２出力信号に応じて偏向回路に供給する
電流量を変化させるための第２制御信号発生手段；上記
第２制御信号発生手段の第２制御信号を受けてスイッチ
ングしてスイッチング信号を出力する第２スイッチング
手段；上記第２スイッチング手段のスイッチング信号を
受けて充放電して偏向回路に供給する電流量を決定する
第２制御手段；上記第１制御手段及び第２制御手段によ
って変化された電流量を偏向回路に供給する電流出力手
段を含むことを特徴とするモニターの水平サイズ調整装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027891A KR0130159B1 (ko) | 1994-10-28 | 1994-10-28 | 모니터의 수평 출력 트랜지스터의 보호장치 |
| KR27891/94 | 1994-10-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08228301A true JPH08228301A (ja) | 1996-09-03 |
Family
ID=19396307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7281775A Pending JPH08228301A (ja) | 1994-10-28 | 1995-10-30 | モニターの水平サイズ調整装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5751370A (ja) |
| JP (1) | JPH08228301A (ja) |
| KR (1) | KR0130159B1 (ja) |
| CN (1) | CN1069013C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886677A (en) * | 1995-12-27 | 1999-03-23 | Daewoo Electronics Co., Ltd. | Frame size regulating circuit |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100207322B1 (ko) * | 1997-01-10 | 1999-07-15 | 윤종용 | 과주사량 조정장치 및 그 제어방법 |
| KR200153217Y1 (ko) * | 1997-05-08 | 1999-08-02 | 윤종용 | 디스플레이장치의 광대역 수평 사이즈 조절회로 |
| KR19990003852A (ko) * | 1997-06-26 | 1999-01-15 | 배순훈 | 모니터에 있어서 직류-직류 컨버터의 안정화 회로 |
| KR200172691Y1 (ko) * | 1997-07-31 | 2000-03-02 | 윤종용 | 모니터의 수평 크기 보상 회로 |
| US7035785B2 (en) * | 2001-12-28 | 2006-04-25 | Intel Corporation | Mechanism for estimating and controlling di/dt-induced power supply voltage variations |
| US7902898B2 (en) * | 2009-03-06 | 2011-03-08 | Himax Analogic, Inc. | Delay circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763194A (en) * | 1985-08-14 | 1988-08-09 | Rca Licensing Corporation | Selectable raster size for video display |
| US4795946A (en) * | 1988-01-11 | 1989-01-03 | Fuji Photo Film Co., Ltd. | Method of and circuit for correcting linearity of horizontal deflection system |
| JP3072900B2 (ja) * | 1988-08-10 | 2000-08-07 | ソニー株式会社 | テレビジョン受像機のブランキング回路 |
| JPH0793691B2 (ja) * | 1989-11-06 | 1995-10-09 | 松下電器産業株式会社 | テレビジョン受像機 |
| US5444338A (en) * | 1994-05-11 | 1995-08-22 | Thomson Consumer Electronics, Inc. | Left and right raster correction |
| US5576771A (en) * | 1994-06-13 | 1996-11-19 | Philips Electronics North America Corporation | Horizontal picture compression in widescreen television receivers |
-
1994
- 1994-10-28 KR KR1019940027891A patent/KR0130159B1/ko not_active IP Right Cessation
-
1995
- 1995-10-27 US US08/549,648 patent/US5751370A/en not_active Expired - Fee Related
- 1995-10-28 CN CN95119197A patent/CN1069013C/zh not_active Expired - Fee Related
- 1995-10-30 JP JP7281775A patent/JPH08228301A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886677A (en) * | 1995-12-27 | 1999-03-23 | Daewoo Electronics Co., Ltd. | Frame size regulating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015189A (ko) | 1996-05-22 |
| KR0130159B1 (ko) | 1998-04-09 |
| US5751370A (en) | 1998-05-12 |
| CN1130849A (zh) | 1996-09-11 |
| CN1069013C (zh) | 2001-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08228301A (ja) | モニターの水平サイズ調整装置 | |
| KR950009649B1 (ko) | 라인 편향회로 | |
| US5994852A (en) | Wide band high voltage stabilizing circuit | |
| US6225763B1 (en) | FET discharging circuit of a horizontal deflection circuit | |
| US5838312A (en) | Synchronization signal processing circuit for a monitor for protecting the cathode ray tube | |
| KR100190534B1 (ko) | 수평 편향 출력 회로(horizontal deflection output circuit) | |
| JP3223485B2 (ja) | 偏向回路 | |
| JPS63194481A (ja) | 固体表示デイバイスを用いたデイスプレイ | |
| US6664747B2 (en) | Dynamic focus regulation circuit of display apparatus | |
| KR100206315B1 (ko) | 영상표시장치의 디스플레이 제어회로 | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| JPH08149327A (ja) | 高圧制御回路 | |
| JPS59107683A (ja) | 水平偏向回路 | |
| JP3128394B2 (ja) | 発振回路 | |
| US6323607B1 (en) | Horizontal drive circuit in a display device which provides surge protection and a method therefor | |
| KR0117822Y1 (ko) | 모니터의 수평 출력 회로(horizontal output circuit of monitor) | |
| JP2549660B2 (ja) | 水平出力回路 | |
| JP3191986B2 (ja) | 偏向回路 | |
| KR0143674B1 (ko) | 멀티 모니터의 수평 편향 회로 | |
| JP2888268B2 (ja) | ディスプレイ装置 | |
| JP2510284B2 (ja) | 水平偏向回路 | |
| JP3318679B2 (ja) | 偏向回路 | |
| JPH0728771Y2 (ja) | 高圧制御回路装置 | |
| KR19980014237A (ko) | 모니터의 수평출력 트랜지스터 보호회로 | |
| JP2000217010A (ja) | ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050909 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060216 |