JPH08149327A - 高圧制御回路 - Google Patents
高圧制御回路Info
- Publication number
- JPH08149327A JPH08149327A JP28702094A JP28702094A JPH08149327A JP H08149327 A JPH08149327 A JP H08149327A JP 28702094 A JP28702094 A JP 28702094A JP 28702094 A JP28702094 A JP 28702094A JP H08149327 A JPH08149327 A JP H08149327A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- high voltage
- control circuit
- collector pulse
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＰＷＭ方式高圧制御回路のＦＢＴのコレクタ
パルスリンギングを除去し、画面のノイズを抑える。 【構成】 ＦＢＴ３を有する高圧出力回路６とエラーア
ンプ８とＰＷＭ制御回路９とトリガ回路１０とから構成
されるＰＷＭ方式の基本高圧制御回路の他に、コレクタ
パルスクランプ回路１２と、ｖCPパルス回路２０、トリ
ガディレイ回路１５、フリップフロップ回路１７からな
るコレクタパルスクランプ制御回路１３を備えている。
パルスリンギングを除去し、画面のノイズを抑える。 【構成】 ＦＢＴ３を有する高圧出力回路６とエラーア
ンプ８とＰＷＭ制御回路９とトリガ回路１０とから構成
されるＰＷＭ方式の基本高圧制御回路の他に、コレクタ
パルスクランプ回路１２と、ｖCPパルス回路２０、トリ
ガディレイ回路１５、フリップフロップ回路１７からな
るコレクタパルスクランプ制御回路１３を備えている。
Description
【０００１】
【産業上の利用分野】本発明は、テレビ・ＣＲＴディス
プレイモニターなどのＰＷＭ方式高圧制御回路に関する
ものである。
プレイモニターなどのＰＷＭ方式高圧制御回路に関する
ものである。
【０００２】
【従来の技術】従来のＰＷＭ方式高圧制御回路では、図
３に示すように、フライバックトランス（以下ＦＢＴと
いう）の高圧出力を検出して高圧出力を安定化させるた
めにＰＷＭ制御信号を高圧出力トランジスタ１に入力す
る。このためＰＷＭ制御信号によっては、高圧出力トラ
ンジスタ１、ダンパーダイオード２の双方ともにＯＦＦ
する期間が発生し、この期間はＦＢＴ３が自由振動を行
い、図４に示すように、コレクタパルス４の他に、高圧
出力に不要なリンギング５が発生していた。
３に示すように、フライバックトランス（以下ＦＢＴと
いう）の高圧出力を検出して高圧出力を安定化させるた
めにＰＷＭ制御信号を高圧出力トランジスタ１に入力す
る。このためＰＷＭ制御信号によっては、高圧出力トラ
ンジスタ１、ダンパーダイオード２の双方ともにＯＦＦ
する期間が発生し、この期間はＦＢＴ３が自由振動を行
い、図４に示すように、コレクタパルス４の他に、高圧
出力に不要なリンギング５が発生していた。
【０００３】
【発明が解決しようとする課題】このような従来の構成
では、リンギング５が発生することにより、これが画面
にノイズとなって現れるという問題を有していた。
では、リンギング５が発生することにより、これが画面
にノイズとなって現れるという問題を有していた。
【０００４】本発明は上記従来の問題点を解決するもの
で、リンギングが発生しないようにして画面のノイズを
抑え、より高性能にできるＰＷＭ方式高圧制御回路を提
供することを目的とするものである。
で、リンギングが発生しないようにして画面のノイズを
抑え、より高性能にできるＰＷＭ方式高圧制御回路を提
供することを目的とするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明の高圧制御回路は、スイッチング素子、ダンパ
ーダイオード、共振コンデンサおよびＦＢＴを有する高
圧出力回路とエラーアンプとＰＷＭ制御回路とトリガ回
路から構成されるＰＷＭ方式の基本高圧制御回路の他
に、コレクタパルスをクランプするコレクタパルスクラ
ンプ回路とこのコレクタパルスクランプ回路を制御駆動
するコレクタパルスクランプ制御回路を備えたものであ
る。
に本発明の高圧制御回路は、スイッチング素子、ダンパ
ーダイオード、共振コンデンサおよびＦＢＴを有する高
圧出力回路とエラーアンプとＰＷＭ制御回路とトリガ回
路から構成されるＰＷＭ方式の基本高圧制御回路の他
に、コレクタパルスをクランプするコレクタパルスクラ
ンプ回路とこのコレクタパルスクランプ回路を制御駆動
するコレクタパルスクランプ制御回路を備えたものであ
る。
【０００６】
【作用】本発明は、上記構成により、コレクタパルスの
リンギングが発生する期間のみ、コレクタパルスクラン
プ回路を構成するＦＥＴを導通させ、リンギングを電源
電圧にクランプさせ、コレクタパルスおよびＦＢＴの高
圧出力にリンギングが発生しないようにすることによ
り、画面のノイズを抑制することができる。
リンギングが発生する期間のみ、コレクタパルスクラン
プ回路を構成するＦＥＴを導通させ、リンギングを電源
電圧にクランプさせ、コレクタパルスおよびＦＢＴの高
圧出力にリンギングが発生しないようにすることによ
り、画面のノイズを抑制することができる。
【０００７】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。図１は本発明の一実施例の高圧制御回
路のブロック図、図２は同高圧制御回路における各部の
動作波形図である。
ながら説明する。図１は本発明の一実施例の高圧制御回
路のブロック図、図２は同高圧制御回路における各部の
動作波形図である。
【０００８】図１において、６は高圧出力回路で、スイ
ッチング素子である高圧出力トランジスタ１とダンパー
ダイオード２とＦＢＴ３と共振コンデンサ７から構成さ
れ、高圧トランジスタ１とダンパーダイオード２に並列
に接続された共振コンデンサ７にコレクタパルスｖCPが
発生する。８はＦＢＴ３の高圧出力を検出するエラーア
ンプ、９はＦＢＴ３を駆動する高圧出力トランジスタ１
を制御するＰＷＭ制御回路、１０はＰＷＭ制御回路９を
水平偏向トランス１１の水平偏向周波数に周期させるた
めのトリガ回路、１２はコレクタパルスｖCPをクランプ
するコレクタパルスクランプ回路、１３はコレクタパル
スクランプ回路１２を制御駆動するコレクタパルスクラ
ンプ制御回路である。
ッチング素子である高圧出力トランジスタ１とダンパー
ダイオード２とＦＢＴ３と共振コンデンサ７から構成さ
れ、高圧トランジスタ１とダンパーダイオード２に並列
に接続された共振コンデンサ７にコレクタパルスｖCPが
発生する。８はＦＢＴ３の高圧出力を検出するエラーア
ンプ、９はＦＢＴ３を駆動する高圧出力トランジスタ１
を制御するＰＷＭ制御回路、１０はＰＷＭ制御回路９を
水平偏向トランス１１の水平偏向周波数に周期させるた
めのトリガ回路、１２はコレクタパルスｖCPをクランプ
するコレクタパルスクランプ回路、１３はコレクタパル
スクランプ回路１２を制御駆動するコレクタパルスクラ
ンプ制御回路である。
【０００９】次に、上記構成による動作を図２を参照し
て説明する。コレクタパルスｖCPは、従来図２（Ａ）に
示すようにリンギングが発生していたが本実施例の高圧
制御回路では、以下のように動作する。水平偏向トラン
ス１１の２次出力電圧ａをトリガとしてトリガ回路１０
に入力すると、トリガ回路９の出力は図２のｂのような
矩形波となる。このトリガパルスｂをＰＷＭ制御回路９
前段ののこぎり波発生回路１４とコレクタパルスクラン
プ制御回路１３のトリガディレイ回路１５に入力する
と、それぞれ水平偏向トランス１１出力に同期したのこ
ぎり波ｃとトリガパルスｂのパルス幅より広い波形のト
リガパルスｈが出力される。
て説明する。コレクタパルスｖCPは、従来図２（Ａ）に
示すようにリンギングが発生していたが本実施例の高圧
制御回路では、以下のように動作する。水平偏向トラン
ス１１の２次出力電圧ａをトリガとしてトリガ回路１０
に入力すると、トリガ回路９の出力は図２のｂのような
矩形波となる。このトリガパルスｂをＰＷＭ制御回路９
前段ののこぎり波発生回路１４とコレクタパルスクラン
プ制御回路１３のトリガディレイ回路１５に入力する
と、それぞれ水平偏向トランス１１出力に同期したのこ
ぎり波ｃとトリガパルスｂのパルス幅より広い波形のト
リガパルスｈが出力される。
【００１０】のこぎり波ｃはコンパレータからなるＰＷ
Ｍ制御回路９に入力され、ＰＷＭ制御回路９の一方の入
力端子には、高圧出力を検知するエラーアンプ８の出力
ｄが入力される。ＰＷＭ制御回路９はこの２つの入力を
比較し、ｃがｄよりも高い期間のみ、図２のｅに示すよ
うに”Ｈ”となる比較電圧を出力する。この比較電圧ｅ
は高圧出力トランジスタ１のドライブ波となるとともに
インバータ１６にも入力され、インバータ１６で反転さ
れた電圧ｆが、コレクタパルスクランプ制御回路１３の
フリップフロップ１７に入力される。
Ｍ制御回路９に入力され、ＰＷＭ制御回路９の一方の入
力端子には、高圧出力を検知するエラーアンプ８の出力
ｄが入力される。ＰＷＭ制御回路９はこの２つの入力を
比較し、ｃがｄよりも高い期間のみ、図２のｅに示すよ
うに”Ｈ”となる比較電圧を出力する。この比較電圧ｅ
は高圧出力トランジスタ１のドライブ波となるとともに
インバータ１６にも入力され、インバータ１６で反転さ
れた電圧ｆが、コレクタパルスクランプ制御回路１３の
フリップフロップ１７に入力される。
【００１１】一方、コレクタパルスクランプ制御回路１
３において、トリガディレイ回路１５から出力されたト
リガパルスｈはインバータ１８に入力され、反転された
電圧ｉがＡＮＤ回路１９に入力される。ＡＮＤ回路１９
の他方の入力端子には、コレクタパルスに比例した電圧
を発生するｖCPパルス回路２０の出力ｇが入力され、こ
のｉとｇを乗算することによりリンギングの立上りを検
出する電圧ｊを出力し、フリップフロップ回路１７の入
力となる。
３において、トリガディレイ回路１５から出力されたト
リガパルスｈはインバータ１８に入力され、反転された
電圧ｉがＡＮＤ回路１９に入力される。ＡＮＤ回路１９
の他方の入力端子には、コレクタパルスに比例した電圧
を発生するｖCPパルス回路２０の出力ｇが入力され、こ
のｉとｇを乗算することによりリンギングの立上りを検
出する電圧ｊを出力し、フリップフロップ回路１７の入
力となる。
【００１２】フリップフロップ回路１７には、リンギン
グの立上りを検出する電圧ｊと、高圧出力トランジスタ
１をドライブする比較電圧ｅを反転した電圧ｆが入力さ
れ、電圧ｊが入力されたときにＳＥＴ”Ｈ”となり、電
圧ｆが入力されたときにＲＥＳＥＴ”Ｌ”となるように
設定された電圧ｋがフリップフロップ回路１７から出力
される。
グの立上りを検出する電圧ｊと、高圧出力トランジスタ
１をドライブする比較電圧ｅを反転した電圧ｆが入力さ
れ、電圧ｊが入力されたときにＳＥＴ”Ｈ”となり、電
圧ｆが入力されたときにＲＥＳＥＴ”Ｌ”となるように
設定された電圧ｋがフリップフロップ回路１７から出力
される。
【００１３】フリップフロップ回路１７から出力された
電圧ｋはコレクタパルスクランプ回路１２に入力され、
クランプＦＥＴ２１のドライブ電圧ｌとなる。そして、
リンギングが発生しようとするとクランプＦＥＴ２１が
導通し、コレクタパルスｖCPを電源電圧ＥB にクランプ
し、コレクタパルスｖCPの電圧波形は図２（Ｂ）のよう
にリンギングが発生せず、ＦＢＴ３の高圧出力にも図２
（Ｃ）のようにリンギングが発生しない。
電圧ｋはコレクタパルスクランプ回路１２に入力され、
クランプＦＥＴ２１のドライブ電圧ｌとなる。そして、
リンギングが発生しようとするとクランプＦＥＴ２１が
導通し、コレクタパルスｖCPを電源電圧ＥB にクランプ
し、コレクタパルスｖCPの電圧波形は図２（Ｂ）のよう
にリンギングが発生せず、ＦＢＴ３の高圧出力にも図２
（Ｃ）のようにリンギングが発生しない。
【００１４】
【発明の効果】以上のように本発明によれば、高圧出力
回路からリンギングが発生せず、画面のノイズを抑制す
ることができる高性能なＰＷＭ方式の高圧制御回路を提
供することができる。
回路からリンギングが発生せず、画面のノイズを抑制す
ることができる高性能なＰＷＭ方式の高圧制御回路を提
供することができる。
【図１】本発明の一実施例の高圧制御回路のブロック図
【図２】本発明の一実施例の高圧制御回路における各部
の動作波形図
の動作波形図
【図３】従来のＰＷＭ方式の高圧制御回路のブロック図
【図４】従来の高圧制御回路におけるコレクタパルス電
圧波形図
圧波形図
１ 高圧出力トランジスタ（スイッチ素子） ２ ダンパーダイオード ３ ＦＢＴ（フライバックトランス） ４ コレクタパルス ５ コレクタパルスのリンギング ６ 高圧出力回路 ７ 共振コンデンサ ８ エラーアンプ ９ ＰＷＭ制御回路 １０ トリガ回路 １１ 水平偏向トランス １２ コレクタパルスクランプ回路 １３ コレクタパルスクランプ制御回路 １４ のこぎり波発生回路 １５ トリガディレイ回路 １６ インバータ １７ フリップフロップ １８ インバータ １９ ＡＮＤ回路 ２０ ｖCPパルス回路 ２１ クランプＦＥＴ
Claims (1)
- 【請求項１】 スイッチング素子、ダンパーダイオー
ド、共振コンデンサとフライバックトランスからなる高
圧出力回路と、上記高圧出力回路から発生する高圧出力
を検出するエラーアンプと、上記エラーアンプの出力に
より上記高圧出力回路のフライバックトランスを駆動す
るスイッチング素子を制御するＰＷＭ制御回路と、上記
ＰＷＭ制御回路を水平偏向周波数に同期させるためのト
リが回路と、コレクタパルスをクランプするコレクタパ
ルスクランプ回路と、上記コレクタパルスクランプ回路
を制御駆動するコレクタパルスクランプ制御回路を備
え、コレクタパルスのリンギングを制御するように構成
したことを特徴とした高圧制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28702094A JPH08149327A (ja) | 1994-11-22 | 1994-11-22 | 高圧制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28702094A JPH08149327A (ja) | 1994-11-22 | 1994-11-22 | 高圧制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149327A true JPH08149327A (ja) | 1996-06-07 |
Family
ID=17712005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28702094A Pending JPH08149327A (ja) | 1994-11-22 | 1994-11-22 | 高圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149327A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055731A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 모니터 자체 절전모드 장치 및 그 제어방법 |
| US6654258B2 (en) | 2000-12-28 | 2003-11-25 | Murata Manufacturing Co., Ltd. | Resonant power supply circuit |
| KR100588153B1 (ko) * | 1999-05-26 | 2006-06-09 | 삼성전자주식회사 | 영상 표시장치의 고압단을 안정화하는 장치 |
-
1994
- 1994-11-22 JP JP28702094A patent/JPH08149327A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055731A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 모니터 자체 절전모드 장치 및 그 제어방법 |
| KR100588153B1 (ko) * | 1999-05-26 | 2006-06-09 | 삼성전자주식회사 | 영상 표시장치의 고압단을 안정화하는 장치 |
| US6654258B2 (en) | 2000-12-28 | 2003-11-25 | Murata Manufacturing Co., Ltd. | Resonant power supply circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0349080B1 (en) | Switched-mode power supply circuit | |
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| JP2005513983A (ja) | 力率補正部を備えた回路装置および相応の電気機器 | |
| JPH08149327A (ja) | 高圧制御回路 | |
| JPS5946463B2 (ja) | スイツチ回路駆動用増幅器 | |
| JPS61242471A (ja) | 水平偏向帰線時間切換回路 | |
| KR0177105B1 (ko) | 대 전력 수평 드라이브 회로 | |
| JP3458960B2 (ja) | ビデオ装置の高電圧電源 | |
| JP3458961B2 (ja) | 偏向回路 | |
| KR950000287B1 (ko) | 편향 주사 및 전원 스위칭 장치 | |
| JPH05252409A (ja) | 高電圧発生回路 | |
| US5087863A (en) | Feedback arrangement in a deflection circuit | |
| JPH11127364A (ja) | 水平偏向回路 | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| JPH05328159A (ja) | 高電圧発生回路 | |
| JPH0546377Y2 (ja) | ||
| JPH1132479A (ja) | 電圧共振型スイッチング電源 | |
| JP2001169138A (ja) | ゼロクロス歪みを除去したｄ級偏向アンプ | |
| JP2510284B2 (ja) | 水平偏向回路 | |
| KR950001803Y1 (ko) | 모니터의 화면 리플잡음 제거회로 | |
| JP2595532Y2 (ja) | 高電圧発生回路 | |
| JP2650568B2 (ja) | 高電圧発生回路 | |
| KR0180196B1 (ko) | 텔레비전의 fbt이상검출장치 | |
| KR20000011112U (ko) | 모니터에 있어서 dc／dc 컨버터의 소프트 스타트회로 | |
| JPS611275A (ja) | トランジスタ・インバ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |