KR100206315B1 - 영상표시장치의 디스플레이 제어회로 - Google Patents

영상표시장치의 디스플레이 제어회로 Download PDF

Info

Publication number
KR100206315B1
KR100206315B1 KR1019920009164A KR920009164A KR100206315B1 KR 100206315 B1 KR100206315 B1 KR 100206315B1 KR 1019920009164 A KR1019920009164 A KR 1019920009164A KR 920009164 A KR920009164 A KR 920009164A KR 100206315 B1 KR100206315 B1 KR 100206315B1
Authority
KR
South Korea
Prior art keywords
signal
input
synchronization signal
synchronization
display
Prior art date
Application number
KR1019920009164A
Other languages
English (en)
Other versions
KR930024437A (ko
Inventor
류준영
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920009164A priority Critical patent/KR100206315B1/ko
Publication of KR930024437A publication Critical patent/KR930024437A/ko
Application granted granted Critical
Publication of KR100206315B1 publication Critical patent/KR100206315B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Television Receiver Circuits (AREA)
  • Details Of Television Scanning (AREA)

Abstract

영상표시장치에서 외부로 부터 입력되는 신호가 없는 상태에서도 항상 화면이 디스플레이됨으로써 불필요한 전력이 소모되며 다중동기 영상표시장치에서는 동기모드를 전환할시 일시적인 상 무너짐 현상이 발생하는 것을 방지하기 위한 기술이다.
이를 위하여 영상신호의 동기를 위한 동기신호의 입력 유무를 검출하고, 상기 동기신호의 검출 유무에 따라 수평편향수단의 구동을 위한 구동전원의 공급을 단속제어함으로써 동기신호가 입력될 경우에만 상기 구동전원을 공급하고 동기신호가 입력되지 않을 경우에는 상기 구동전원의 공급을 차단하여 디스플레이를 중단시킨다.
따라서 영상표시장치에서 영상신호를 장시간동안 입력시키지 않고 방치해둘경우에도 불필요한 전력 소모를 방지하며 특히 다중동기 영상표시장치에 있어서는 동기모드 전환시에 일시적으로 나타나는 상 무너짐 현상을 방지한다.

Description

영상표시장치의 디스플레이 제어회로
제1도는 일반적인 영상표시장치의 수평편향회로도.
제2도는 본 발명에 따른 블럭도.
제3도는 본 발명에 따른 일실시예의 구체 회로도.
제4도는 제3도의 각 부분의 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
40 : 극성조정회로 50 : 동기검출회로
60 : 전원공급제어회로 R11-R16 : 저항
C11-C12 : 캐패시터 XOR11-XOR12 : 배타적논리합게이트
MM11 : 단알정멀티바이브레이터 Q11-Q12 : 트랜지스터
본 발명은 영상표시장치에 관한 것으로, 특히 외부로부터 입력되는 영상신호에 의한 화면을 디스플레이(display)하는 영상표시장치에 있어서 신호의 입력 유무에 따라 디스플레이를 제어하는 회로에 관한 것이다.
일반적으로 모니터(monitor)등의 영상표시장치는 퍼스널 컴퓨터, 영상처리 시스템등 외부로 부터 영상신호를 입력하여 화면으로 디스플레이한다. 이때 통상적으로 영상신호와 동시에 입력하는 복합동기신호를 이용하여 전자 비임(beam)을 편향하며 고압을 발생하여 수상관을 구동한다.
일반적으로 영상표시장치에서 수평편향 및 고압발생을 위한 수평편향회로는 제1도와 같이 구성된다. 상기 제1도를 참조하여 영상신호의 디스플레이를 위한 종래의 수평편향회로의 동작을 설명하면 다음과 같다.
수평펄스 발생회로(10)는 외부로 부터 입력하는 복합동기신호에서 수평동기신호를 분리하고 분리된 수평동기신호에 동기된 수평주기의 수평펄스신호를 발생하여 수평구동회로(20)의 저항(R1)을 거쳐 수평구동 트랜지스터(Q1)의 게이트단자에 인가한다. 상기 수평펄스신호에 의해 수평구동 트랜지스터(Q)가 구동됨으로써 구동전원(B+)으로 증폭된 수평구동 펄스신호가 수평구동코일(HDT1)의 2차권선에서 출력되어 수평편향 출력회로(30)에 인가된다. 상기 수평편향 출력회로(30)는 부하의 수평편향코일에 수평톱니파 전류를 흘려 전자 비임(beam)을 수평편향하는 동시에 수상관의 애노드에 인가하기 위한 고압을 발생한다. 이에따라 복합동기신호와 함께 외부로 부터 입력되어 영상신호 처리회로(도시하지 않았음)에서 처리된 영상신호에 의한 화면이 수상관에 디스플레이된다.
이때 영상표시장치의 전원이 온되어 있는 동안에 수평구동회로(20)의 수평구동코일(HDT1)의 1차권선에는 구동전원(B+)이 항상 공급된다.
그러므로 종래의 수평편향회로는 외부로 부터 동기신호가 인가되는 것에 관계없이 항상 동작하였다. 특히 동기신호가 인가되지 않는 상태에서도 수평펄스 발생회로(10)에서는 자체 발진에 의한 펄스신호가 발생됨으로써 편향과 함께 고압 발생이 이루어졌다.
따라서 종래에는 입력되는 신호가 없는 상태에서도 항상 편향과 고압발생이 이루어지게 되어 화면이 디스플레이됨으로써 불필요한 전력이 소모되는 문제점이 있었다. 또한 서로 다른 주파수를 가지는 다수의 동기신호를 처리하도록 되어 있는 다중(multi)동기 영상표시장치에서는 동기모드(mode)를 전환할시 동기신호의 주파수가 정해지지 않는 시간동안 동기가 무너짐으로 인하여 일시적인 상무너짐 현상이 발생하는 문제점이 있었다.
따라서 본 발명의 목적은 동기신호의 입력 유무에 따라 디스플레이를 제어하여 불필요한 전력소모를 방지할 수 있는 회로를 제공함에 있다.
본 발명의 또 다른 목적은 다중동기 영상표시장치에 있어서, 동기모드 전환시 일시적인 상무너짐 현상을 방지할 수 있는 회로를 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명은 영상신호의 동기를 위한 동기 신호의 입력 유무를 검출하는 동기검출수단과, 상기 동기검출수단의 동기검출 유무에 따라 수평편향 구동수단의 구동을 위한 구동전원의 공급을 단속제어하는 전원공급제어수단을 구비하는 것을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 블럭도로서, 전술한 제1도의 회로에 극성조정회로(40)와 동기검출회로(50)와 전원공급제어회로(60)가 추가되어 구성된다. 그러므로 수평펼스 발생회로(10)와 수평구동회로(20)와 수평편향 출력회로(30)는 제1도와 동일하며 참조부호도 동일하다.
극성조정회로(40)는 입력되는 복합동기신호의 극성을 설정된 단일의 극성으로 조정한다. 동기검출회로(50)는 극성조정회로(40)의 출력단에 접속되어 상기 극성 조정된 복합동기신호의 입력 유무를 검출하여 검출유무에 따라 서로 다르게 설정된 논리상태를 가지는 동기검출신호를 발생한다. 전원공급제어회로(60)는 구동전원(B+)과 수평구동회로(20)의 구동전원 입력단사이에 접속되며 동기검출회로(50)의 출력단에 접속되어 동기검출회로(50)의 동기검출신호에 응답하여 동기검출신호의 논리상태에 따라 수평구동회로(20)에 공급되는 구동전원(B+)을 단속제어한다.
제3도는 본 발명에 따른 일실시예의 구체 회로도로서, 극성조정회로(40)는 동기신호 입력단과 접지사이에 저항(R11-R12) 및 캐패시터(C11)가 직렬접속되고, 배타적논리합게이트(XOR11)의 두 입력단이 상기 저항(R12) 및 캐패시터(C11)의 접속점과 접지에 접속되며, 배타적논리합게이트(XOR12)의 두 입력단이 상기 저항(R11-R12)의 접속점과 상기 배타적논리합게이트(XOR11)의 출력단에 접속되어 구성된다.
동기검출회로(50)는 배타적논리합게이트(XOR12)에서 출력되는 펄스신호에 의해 트리거되어 설정된 펄스폭을 가지는 동기검출신호를 발생하는 단안정 멀티바이브레이터(MM11)와, 단안정 멀티바이브레이터(MM11)의 출력펄스폭을 설정하기위한 저항(R13) 및 캐패시터(C12)로 구성된다.
전원공급제어회로(60)는 트랜지스터(Q11-Q12) 및 저항(R14-R16)으로 구성된 공지의 스위칭회로를 이용한 것이다.
제4도는 상기 제3도의 각 부분의 동작 파형도로서, (a)는 극성조정회로(40)에 t1의 주기를 가지는 정극성의 동기신호가 입력되는 것을 나타낸 것이다.
(b)는 극성조정회로(40)에 t1의 주기를 가지는 부극성의 동기신호가 입력되는 것을 나타낸 것이다.
(c)는 극성조정회로(40)의 출력신호로서 정극성으로 극성 조정된 동기신호가 출력되는 것을 나타낸 것이다.
(d)는 동기검출회로(50)의 출력신호로서 극성 조정된 동기신호가 설정된 지연폭 t2동안 지연 출력되는 것을 나타낸 것이다.
그리고 T1구간은 동기신호의 펄스가 주기적으로 입력되는 구간을 나타내며 T2구간은 동기신호의 입력이 중단된 구간을 나타낸다.
이하 본 발명에 따른 일실시예의 동작을 제2도 내지 제4도를 참조하여 상세히 설명한다.
통상적으로 영상표시장치에 인가되는 동기신호는 펄스신호의 극성에 따라 제4도 (a)와 같은 정극성(positive)의 동기신호와 제4도 (b)와 같은 부극성(negative)의 동기신호로 구분된다. 그리고 수직동기신호와 수평동기 신호가 복합되어 있는 복합동기신호는 정극성의 동기신호와 부극성의 동기신호가 모두 나타난다. 그러므로 동기신호의 입력 유무를 검출하기 위해서는 정극성의 동기신호와 부극성의 동기신호를 모두 검출할수 있어야만 한다. 이에따라 극성조정회로(40)에서는 입력되는 복합동기신호의 극성을 하나의 설정된 극성으로 조정한다.
지금 제4도 (a)와 같은 정극성동기신호가 T1구간동안 입력된다고 가정하면, 상기 동기신호는 저항(R11)을 통하여 배타적논리합게이트(XOR12)의 일입력단자에 인가되는 동시에 저항(R12)을 통하여 캐패시터(C11)에 의해 직류의 전압레벨로 평활되어 배타적논리합게이트(XOR11)의 일입력단자에 인가된다. 통상적으로 동기신호의 펄스폭 Pw는 동기신호의 주기 t1에 비하여 아주 짧으므로 상기 평활된 전압레벨은 접지전압레벨과 거의 같게되므로 논리 로우가 된다. 상기 배타적논리합게이트(XOR11)의 다른 입력 단자에는 접지에 의한 로우가 인가되고 있는 상태이므로 출력은 로우로써 배타적논리합게이트(XOR12)에 인가된다. 이에따라 배타적논리합게이트(XOR12)에는 정극성동기신호와 함께 배타적논리합게이트(XOR11)에서 출력되는 로우신호가 인가되므로 제4도(c)와 같은 신호가 출력된다. 즉 입력된 정극성동기신호와 동일한 신호가 출력되는 것이다.
상기와 달리 지금 제4도(b)와 같은 부극성동기신호가 T1구간동안 입력된다고 가정하면, 부극성동기신호가 캐패시터(C11)에 의해 평활된 전압레벨은 동기신호의 펄스전압과 거의 같게되므로 하이가 되어 배타적논리합게이트(XOR11)에 인가됨으로써 배타적논리합게이트(XOR11)의 출력은 하이가 된다. 이에따라 배타적논리합게이트(XOR12)에는 부극성동기신호와 함께 배타적논리합게이트(XOR11)에서 출력되는 하이신호가 인가되므로 제4도 (c)와 같은 신호가 출력된다. 즉 입력된 부극성동기신호가 반전되어 정극성동기신호와 동일한 신호가 출력되는 것이다.
따라서 극성조정회로(40)는 정 또는 부극성의 동기신호를 모두 정극성 동기신호로 극성을 조정하는 것이다.
상기한 바와 같이 극성이 조정된 동기신호는 동기검출회로(50)의 단안정 멀티바이브레이터(MM1)의 상승점(falling edge)동작입력단자(A)에 입력된다. 상기 단안정 멀티바이브레이터(MM1)는 입력되는 동기신호 펄스의 상승점(falling edge)마다 트리거되어 제4도(d)와 같이 동기신호가 입력되는 동안 하이상태가 되는 신호를 발생하여 출력단자(Q)를 통해 출력한다. 이때 단안정 멀티바이브레이터(MM1)의 출력은 동기신호의 펄스가 주기적으로 입력되는 동안에는 계속 하이상태를 유지하고 일정시간 이상 입력이 중단되면 로우상태가 되도록 저항(R13) 및 캐패시터(C12)의 값에 의해 펄스지속기간 t2를 설정한다. 즉 펄스지속기간 t2는 적어도 동기신호의 1주기 t1보다 길도록 설정한다. 그러므로 동기검출회로(50)는 동기 신호가 입력될 경우에는 극성조정된 동기신호의 펄스를 일정 지연시켜 동기신호의 입력 있음을 나타내는 하이신호를 발생하고, 동기신호의 입력이 설정시간 이상 중단될 경우에는 입력이 없음을 나타내는 로우신호를 발생하는 것이다. 상기 단안정 멀티바이브레이터(MM11)의 출력신호는 저항(R14)를 거쳐 트랜지스터(Q11)의 베이스단자에 인가된다.
여기서 동기검출회로(50)에서는 결국 동기신호의 입력 유무만을 검출하는 것이므로 극성조정회로(40)에는 복합동기신호이외의 동기신호 즉, 수직동기신호 또는 수평동기신호가 입력되도록 하여야 된다.
상기와 같은 상태에서 첫번째로 지금 동기신호가 제4도의 T1구간에서와 같이 영상표시장치에 입력되고 있는 상태라면, 단안정 멀티바이브레이터(MM11)의 출력은 하이가 되므로 트랜지스터(Q11)는 턴온상태가 되고, 트랜지스터(Q12)도 턴온상태가 된다. 여기서 트랜지스터(Q12)의 에미터단자에는 구동전원(B+)이 인가되고 있으며 콜렉터단자는 수평구동회로(20)의 전원입력단에 접속되어 있다. 그러므로 구동전원(B+)이 수평구동회로(20)에 인가됨으로써 수평구동회로(20)는 정상적으로 동작을 하게되고, 수평편향 출력회로(30)에서는 수평편향과 고압발생이 정상적으로 수행된다.
따라서 영상표시장치에 동기신호가 입력되고 있는 상태에서는 동기신호와 함께 외부로 부터 입력되어 영상신호 처리회로에서 처리된 영상신호에 의한 화면이 수상관이 디스플레이된다.
두번째로 상기한 바와 같이 정상적으로 동작하는 상태에서 사용자가 퍼스널 컴퓨터등의 동작을 중단시키거나 다중동기 영상표시장치일 경우 동기모드를 전환하면 동기신호의 입력이 중단된다. 이때 동기신호의 입력이 제4도의 T2구간에서와 같이 설정된 검출 지연시간 이상동안 중단되면, 배타적논리합게이트(XOR12)의 출력은 로우상태를 계속 유지하게 되므로 단안정 멀티바이브레이터(MM11)의 출력도 로우가 되어 트랜지스터(Q11)에 인가된다. 그러므로 트랜지스터(Q11-Q12)는 모두 턴오프상태가 되어 수평구동회로(20)에 공급되던 구동전원(B+)이 차단됨으로써 수평구동회로(4)는 동작을 하지 않게된다. 이에따라 수평편향 출력회로(30)에서는 수평편향과 고압발생을 수행하지 않게된다.
따라서 영상표시장치가 동작중에 동기신호의 입력이 중단되면 수평편향과 고압발생이 중단됨에 따라 수상관에는 어떠한 화면도 디스플레이되지 않게 됨으로써, 불필요한 전력 소모를 방지하고 다중동기 영상표시장치에서는 동기모드 전환시에 일시적인상무너짐 현상이 나타나지 않게 된다.
따라서 동기신호의 입력 유무를 검출하여 동기신호가 입력될때에는 수평구동회로(20)에 구동전원(B+)을 공급하여 수평편향 및 고압발생이 이루어지게함으로써 화면이 디스플레이되게하고, 동기신호의 입력이 없을때 특히 다중동기 영상표시장치에서는 동기모드 전화시 일시적으로 동기신호가 입력되지 않을때에는 구동전원(B+)의 공급을 차단하여 수평편향 및 고압발생이 일어나지 않게 함으로써 디스플레이를 중단시키는 것이다.
한편 상기와 같이 수평편향과 고압발생이 중단된 상태에서 다시 동기 신호가 입력되면 구동전원(B+)이 다시 수평구동회로(20)에 공급되어 정상적인 디스플레이가 이루어진다.
상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다.
특히 극성조정회로(40)에서 동기신호의 극성을 정극성으로 조정하는 예를 설명하였으나 부극성으로 조정할 수도 있다. 이때에는 배타적논리합게이트(XOR12)의 일입력단자에 동기신호를 인가하고 다른 입력단자는 접지시키며, 배타적논리합게이트(XOR11)의 일입력단자에 캐패시터(C11)에서 평활된 전압레벨을 인가하고 다른 입력단자에는 배타적논리합게이트(XOR12)의 출력을 인가한다. 그러면 정, 부극성의 동기신호는 모두 부극성동기신호로 극성조정된다. 그리고 배타적논리합게이트(XOR11)의 출력신호를 단안정 멀티바이브레이터(MM11)의 하강점(falling edge)동작입력단자(B)인가한다. 그러면 단안정 멀티바이브레이터(MM11)는 극성조정된 동기신호의 하강점에서마다 트리거되어 전술한 바와 동일하게 동기신호 입력시에는 하이신호를, 동기신호 입력이 없을시에는 로우신호를 발생한다.
또한 상기 단안정 멀티바이브레이터(MM11)의 출력단자(Q)의 출력신호 대신에 반전출력단자(Q)의 출력신호를 이용하여 구동전원(B+)의 공급을 단속할 수도 있다.
그리고 수직 또는 수평의 동기신호에 대하여 입력유무를 검출할 경우에는 수직, 수평동기신호는 단일의 극성만을 가지게 되므로 극성조정회로(40)를 사용하지 않아도 됨을 알 수 있다.
상술한 바와 같이 본 발명은 동기신호의 입력 유무에 따라 디스플레이를 제어함으로써 사용자가 영상표시장치에 영상신호를 장시간동안 입력시키지 않고 방치해둘경우에도 불필요한 전력 소모를 방지함은 물론 영상표시장치에 가해질 수 있는 충격을 방지할 수 있는 잇점이 있다. 또한 다중 동기 영상표시장치에 있어서는 동기모드 전환시에 일시적으로 나타나는 상무너짐 현상을 방지할 수 있는 잇점이 있다.

Claims (7)

  1. 입력되는 영상신호에 의한 화면을 디스플레이하기 위하여 수평편향 및 고압발생을 하는 수평편향수단을 구비한 영상표시장치에 있어서, 상기 영상신호와 함께 입력되는 동기신호의 입력 유무를 검출하여 입력 유무에 따라 서로 다르게 설정된 논리상태를 가지는 동기검출신호를 발생하는 동기검출수단과, 상기 동기검출신호의 논리상태에 응답하여 상기 수평편향수단의 구동을 위한 구동전원의 공급을 단속하는 전원공급제어수단으로 구성하는 것을 특징으로 하는 디스플레이 제어회로.
  2. 제1항에 있어서, 상기 전원제어수단이 상기 동기검출신호의 논리상태가 동기신호의 입력을 나타내는 하나의 설정상태일시 상기 구동전원이 공급되게하여 디스플레이가 이루어지게하며, 상기 동기검출신호의 논리상태가 동기신호의 입력이 없음을 나타내는 다른 하나의 설정상태일시 상기 구동전원의 공급을 차단하여 디스플레이를 중단시키는 것을 특징으로하는 디스플레이 제어회로.
  3. 제2항에 있어서, 상기 동기검출수단이 상기 입력되는 동기신호의 극성을 설정된 단일의 극성을 조정하는 극성조정수단과, 상기 극성조정된 동기신호의 펄스를 설정된 시간동안 지연시켜 동기신호의 입력 유무에 따라 서로 다른 논리상태를 가지는 동기검출신호로서 상기 전원공급제어수단에 인가하는 검출지연수단으로 구성하는 것을 특징으로하는 디스플레이 제어회로.
  4. 제3항에 있어서, 상기 검출지연수단이 상기 동기신호의 펄스에 의해 트리거되어 상기 설정된 지연시간의 펄스폭을 가지는 신호를 동기검출신호로서 발생하는 단안정 멀티바이브레이터인 것을 특징으로하는 디스플레이 제어회로.
  5. 제3항 또는 제4항에 있어서, 상기 검출지연수단의 지연시간이 적어도 상기 동기신호의 1주기보다 긴시간으로 설정하는 것을 특징으로하는 디스플레이 제어회로.
  6. 입력되는 영상신호에 의한 화면을 디스플레이하기 위하여 수평편향 및 고압발생을 하는 수평편향수단을 구비한 영상표시장치에 있어서, 상기 영상신호와 함께 입력되는 동기신호의 펄스를 설정된 시간동안 지연시켜 동기신호의 입력 유무에 따라 서로 다른 논리상태를 가지는 동기 검출신호를 발생하는 동기검출수단과, 상기 동기검출신호의 논리상태가 동기신호의 입력을 나타내는 하나의 설정상태일시 상기 수평편향수단에 구동전원을 공급하여 디스플레이가 이루어지게하고 상기 동기검출신호의 논리상태가 동기신호의 입력이 없음을 나타내는 다른 하나의 설정상태일시 상기 구동전원의 공급을 차단하여 디스플레이를 중단시키는 전원공급제어수단으로 구성하는 것을 특징으로하는 디스플레이 제어회로.
  7. 제6항에 있어서, 상기 동기검출수단의 지연시간이 적어도 상기 동기신호의 1주기보다 긴시간으로 설정하는 것을 특징으로하는 디스플레이 제어회로.
KR1019920009164A 1992-05-28 1992-05-28 영상표시장치의 디스플레이 제어회로 KR100206315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920009164A KR100206315B1 (ko) 1992-05-28 1992-05-28 영상표시장치의 디스플레이 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920009164A KR100206315B1 (ko) 1992-05-28 1992-05-28 영상표시장치의 디스플레이 제어회로

Publications (2)

Publication Number Publication Date
KR930024437A KR930024437A (ko) 1993-12-22
KR100206315B1 true KR100206315B1 (ko) 1999-07-01

Family

ID=19333771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009164A KR100206315B1 (ko) 1992-05-28 1992-05-28 영상표시장치의 디스플레이 제어회로

Country Status (1)

Country Link
KR (1) KR100206315B1 (ko)

Also Published As

Publication number Publication date
KR930024437A (ko) 1993-12-22

Similar Documents

Publication Publication Date Title
KR860003722A (ko) 멀티주사형 텔레비젼 수상기
JPH0249074B2 (ko)
KR880000908B1 (ko) 이중모드(mode) 수평 편향회로
KR100206315B1 (ko) 영상표시장치의 디스플레이 제어회로
US5751370A (en) Horizontal size adjusting apparatus of a monitor
JP2545071B2 (ja) のこぎり波状信号発生用回路
US5838312A (en) Synchronization signal processing circuit for a monitor for protecting the cathode ray tube
JP3209741B2 (ja) 同期装置
KR100341705B1 (ko) 전원 동기화를 위한 방법, 장치, 제어 회로
JPH11341303A (ja) 疑似垂直同期信号生成回路
US5940147A (en) Power supply synchronization
SU1587665A1 (ru) Устройство дл настройки и контрол блоков телевизионных приемников
KR200179723Y1 (ko) 수평 안정화 회로
KR0174908B1 (ko) 모드 전환시 모니터 동작 제어장치 및 제어방법
KR100518946B1 (ko) 클램프 펄스 생성 시스템 및 비디오 디스플레이
KR0124374B1 (ko) 주화면 크기에 관계없이 부화면 신호를 일정화면비로 디스플레이하는 방법 및 그 장치
KR100224579B1 (ko) 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법
KR940002188Y1 (ko) 모니터 화면 안정화 회로
KR0128090Y1 (ko) 온스크린 디스플레이 구동회로
KR960003291A (ko) 수평 동기 신호의 안정화 회로 및 방법
KR200197411Y1 (ko) 모니터의 오에스디 제어회로
US5287041A (en) Side pin cushion circuit
JP3102014B2 (ja) 垂直偏向回路
KR0124385B1 (ko) 온스크린디스플레이(osd) 위치보상장치
KR970078505A (ko) 픽처 인 픽처 디스플레이장치의 휘도 조절회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070329

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee