KR100518946B1 - 클램프 펄스 생성 시스템 및 비디오 디스플레이 - Google Patents

Abstract

클램프 펄스 생성기 시스템은 제어 신호에 응답하고 출력 펄스 신호를 생성하기 위해 수평 율 펄스 신호와 편향 유도 블랭킹 펄스 신호를 수신하고 상기 출력 펄스 신호들을 선택하는 실렉터(100)로 구성되어있다. 클램프 펄스 생성기(400)는 출력 펄스 신호를 수신하고 미리 설정된 지속시간(duration)을 갖는 출력 펄스 신호에 응답하는 클램프 펄스를 생성하기 위해 접속된다. 검출기(250)는 수평 율 신호의 존재에 응답하는 제 1 상태와 수평 율 펄스 신호의 부재에 응답하는 제 2 상태를 갖는 제어 신호를 생성하기 위한 수평 율 펄스 신호를 수신하기 위해 접속된다. 상기 제어 신호의 제 1 상태는 수평 율 펄스 신호(BLK)를 수신하기 위해 실렉터를 스위칭하고 상기 제어 신호의 제 2 상태는 편향 유도 블랭킹 펄스 신호를 수신하기 위해 실렉터를 스위칭 한다.

Description

클램프 펄스 생성 시스템 및 비디오 디스플레이{A CLAMP PULSE GENERATING SYSTEM AND A VIDEO DISPALY}

본 발명은 비디오 디스플레이 기술 분야에 관한 것으로, 구체적으로 클램핑 동작 제어 기능을 제공하는 것에 관한 것이다.

비디오(vedio)와 컴퓨터 기술을 접목하기 위해서는 데이터 모니터로서 비디오 또는 텔레비전 디스플레이를 이용하는 것이 필요하다. 멀티 동기 동작(multi sync operation)으로 지칭되는 이런 경우는, 예를 들어 비디오 또는 텔레비전 디스플레이를 용이하게 하기 위해 음 또는 양의 극성(polarity)을 갖는 수평 혹은 수직 동기 펄스가 처리되는 것을 요구한다. 상기 동기 펄스 처리는 공지화 되어있다. 또한 비디오 디스플레이는, 예를 들면, NTSC, DTV, VGA 등과 같은 다수의 신호 포맷 소스간에 입력 선택을 가능하게 해야한다. 그러나, 그러한 입력 선택 기능은 원하지 않는, 부재중인 소스를 선택하게 할 수도 있다. 동기 신호가 부재중인 동안에, 음극선관(CRT; Cathode Ray Tube)에 접속된 비디오 구동 신호는 과도한 빔 전류를 초래하는 레벨을 가정할 수 있다. 이와 같이 과도한 빔 전류로 작동하는 것은 전력의 손실을 증가시키고, 변형을 수반하는 음극선관 마스크를 가열시키며, X선 보호회로를 활성화시킬 가능성이 있다. 이런 바람직하지 않은 결과들은 디스플레이를 대기 모드로 만들어 사용자가 전원을 온 하는 명령(power on command)을 하도록 하고, 극단적으로 디스플레이 장치를 손상시키기도 한다. 그러므로, 비디오, 그리고(또는) 동기 신호가 부재중인 동안에, 비디오 디스플레이 모니터는 안정적이고 비 손상 모드로 작동을 지속하며, 상태 표시나 경고 디스플레이 기능을 유지하는 것이 바람직하다. 참고 D1(일본 특허 초록 공보 제 56 047 189 A호)에는, 수평 동기 신호의 트레일링 에지(trailing edge)에서부터 고정된 시간에 대한 로컬 부반송파 신호(local subcarrier signal)의 클럭 펄스를 카운트하기 위한 회로를 제공하여 생기는 노이즈(noises)에 대해 안정적인 작동을 위한 회로를 개시한다. 리셋 펄스(reset pulse)로서, 로컬 크로미넌스 신호(local chrominance signal)는 D1 의 제 1 입력단에 입력되고, 수평 동기 신호(horizontal synchronizing signal)는 D1 의 제 2 입력단에 입력된다. 카운팅을 위한 회로는 클럭 펄스의 미리 정해진 수를 카운트하고 세팅 값(set value)이 도착하면 플립플롭(flip flop)을 리셋(reset)한다. 플라이백 펄스(flyback pulse)는 신호가 정해지지 않은 회로의 입력단에 입력된다. 플라이백 신호와 카운팅 회로(counting circuit)부터 온 펄스는 논리 회로의 출력과 함께 래치(latch)에 입력된다. 그러면 래치는 논리 회로의 출력 펄스나 플라이백 펄스 가운데 하나를 D1의 출력으로 보낸다.참고 D2(일본 특허 초록 공보, 제 08 191 405 A호)는 바람직한 펄스 폭을 가진 외부 동기 펄스에 기초하여 클램핑 펄스를 생성하기 위한 클램핑 펄스 생성기를 제공한다. 상기 D2는 외부 신호의 존재 여부를 결정하기 위한 동기 식별기(sync discriminator)와 제어 신호를 수신하기 위한 제어 입력단(control input terminal)을 제공한다. 펄스 생성기는 동기 분리기(sync separator)로부터 나오는 수평 동기 펄스 출력의 앞 끝(front edge)과 뒤 끝(back edge)에 기초하여 클램핑 펄스를 생성한다. 수평 동기 펄스의 앞 끝단을 기초로 한 클램프 펄스는 외부 동기 펄스가 있을 때 스위치로 선택하고, 수평 동기 펄스의 뒤 끝단에 기초한 클램프 펄스는 외부 동기 펄스가 없을 때 스위치로 선택된다. 제어 입력단에 수신된 제어 신호가 "L" 레벨을 갖을때, 수평 동기 신호의 뒤 끝단에 기초한 클램핑 펄스는 출력된다.참조 D3(미국 특허 제5,140,421)에는 비디오 디스플레이 장치에 대한 비디오 신호 처리 펄스 생성 회로(video signal processing pulse producing circuit)를 제공한다. D3에서는 비디오 신호가 포함된 동기 신호를 수신하고, 주기가 정해진 펄스에 응답하는 비디오 신호 처리 요소(video signal processing element)를 포함한다. 생성 회로는 신호 처리 요소를 제어하기 위한 동기 신호의 수신에 응답하는 펄스를 생성한다. 보상 회로는 펄스 생성 회로에 의한 동기 신호의 수신이 비디오 신호 처리 요소의 지속적인 제어를 유지하기 위해 인터럽트될 때 미리 정해진 주기를 갖는 같은 값의 펄스를 생성한다.

도 1a는 본 발명의 제어 장치를 포함하는 비디오 디스플레이 모니터의 일부분을 도시하는 간략한 블록도.

도 1b는 도 1a의 본 발명의 장치에서, NTSC 와 DTV 편향 주파수에서 동작 중에 발생하는 펄스와 타이밍간의 관계를 기술한 도면.

도 1c는, 도 1a에 있는 본 발명의 장치에서, 동기 펄스의 부재중에 발생하는 펄스와 타이밍간의 관계를 기술한 도면.

신호의 부재로 인한 바람직하지 못한 결과는 모니터 장치의 동작을 지속시키고, 화면에 디스플레이 기능을 유지하고, 화상 디스플레이 장치와 회로에서 과도한 손실을 막을 수 있는 본 발명의 장치에 의해 방지된다. 실시 예로, 클램프 펄스 발생기 시스템은 제어 신호에 응답하는 출력 펄스 신호를 생성하기 위해 수평 율 펄스 신호(horizontal rate pulse signal)와 편향 유도 블랭킹 펄스 신호(deflection derived blanking pulse signal)를 수신하고 상기 펄스 신호 사이에서 스위칭하기 위한 실렉터(selector)를 포함한다. 클램프 펄스 생성기는 출력 펄스 신호를 수신하고 이 신호에 반응하는 클램프 펄스를 생성하기 위해 접속된다. 검출기는, 수평 율 펄스 신호의 존재에 응답하는 제 1 상태와 수평 율 펄스 신호의 부재에 응답하는 제 2 상태를 갖는 제어 신호 생성을 위한 수평 율 펄스 신호를 수신하기 위해 접속된다. 상기 제어 신호의 제 1 상태는 상기 실렉터가 수평 율 펄스 신호를 수신하도록 스위칭하고, 상기 제어 신호의 제 2 상태는 상기 실렉터가 편향 유도 블랭킹 펄스 신호를 수신하도록 스위칭 한다.

본 발명의 더 바람직한 구조에서, 비디오 디스플레이는 다수의 동기 신호 주파수에서 선택적인 동작이 가능하다는 것이다. 비디오 디스플레이는 서로 다른 주사 주파수를 갖는 대응 동기 성분(corresponding synchronizing components)을 함유한 두 개 이상의 디스플레이 신호를 수신하고, 이 신호를 선택하기 위한 실렉터를 포함한다. 증폭기는 비디오 구동 신호를 형성하기 위한 증폭을 하기 위하여 실렉터로부터 선택된 디스플레이 신호를 수신하기 위해 접속된다. CRT와 편향 수단은 상기 선택된 디스플레이 신호의 래스터 주사 디스플레이(raster scanned display)를 발생하기 위해 증폭기와 접속된다. 클램프 펄스 생성기는 상기 선택된 디스플레이 신호를 클램핑하기 위하여 증폭기에 접속할 목적으로 클램프 펄스를 발생하기 위해 실렉터에 접속되고, 여기에서, 상기 클램프 펄스 생성기는 자신에게 접속된 트리거 펄스에 응답하는 클램프 펄스를 만든다. 제어기는 서로 다른 주사 주파수를 갖는 상기 대응하는 동기 성분간의 선택을 제어하기 위해 실렉터와 클램프 펄스 생성기에 접속된다. 상기 제어기는 두 개 이상의 디스플레이 신호 각각에 대해, 증폭기가 상기 선택된 디스플레이 신호의 유사 부분을 클램핑하도록 상기 클램프 펄스 생성기가 클램프 펄스를 변경하는 것을 제어한다.

도 1a는 다수의 동기 신호 주파수에서 동작하는 비디오 디스플레이 모니터의 간략한 블록도이다. 블록(100)은 수평 동기 펄스 소스 실렉터를 도시한 것이다. 이와 유사한 수직 동기 펄스의 선택을 위한 실렉터(110)와 비디오 소스의 선택을 위한 실렉터(120)가 있다. 각 실렉터(100, 110 및 120)는 (도면에 도시되지 않은) 사용자가 생성한 제어 명령에 응답하여 동작하는 제어 마이크로 프로세서(600)에 의해 제어된다. 실렉터(100)로부터 온 수평 동기 펄스와 실렉터(110)로부터 온 수직 동기 펄스는 양극으로 향하는 신호(positive going signals)로 변환하기 위해 각각 접속된다. 실렉터(100)로부터 온 수평 동기 신호 ±HS는 적분기(R1, C1)와 배타적 논리합 함수기에 의해, 입력 신호 ±HS의 각 극성에 대해, 양극 수평 동기 출력 신호를 제공하는 동기 극성 실렉터(sync polarity selector)(200)에 접속된 것으로 도시되어 있다. 수평 동기 +HS로 처리된 신호(201)는 동기화 시스템(700)에 접속되어 있고, 상기 동기화 시스템(700)은 수평 편향 증폭기(710), 수직 편향 증폭기(720) 및 블랭킹 생성기(715)를 포함한다. 수평과 수직 편향 증폭기들은 주사된 래스터를 발생하기 위해 CRT(900)에 장착된 편향 요크와 접속되어 있다. 수평 동기 신호(201)는 동기 검출기(250)와 클램프 펄스 CP가 생성될 소스를 결정하는 펄스 실렉터(300)에 접속된다. 클램프 펄스 생성기(400)는 지연 시간 t1을 갖는 지연 생성기를 포함하는데, 상기 지연 생성기는 트리거 펄스 Cpt에 상대적인 클램프 펄스 CP를 위치시킨다. 또한, 생성기(400)는 클램프 펄스 CP의 지속시간(duration)을 결정한다. 비율이 2:1 이상 차이나는 다수의 수평 주파수에서의 동작을 용이하게 하기 위하여, 클램프 펄스의 지연 그리고(또는) 지속시간(duration)을 다르게 하는 것이 필요하다. 그러므로, 클램프 펄스 생성기(400)는 선택 가능한 다수의 수평 주파수에 특정한 클램프 펄스를 발생하기 위해 마이크로 프로세서 시스템(600)에 의해 제어된다.

본 발명의 장치의 동작은 다음과 같다. 양극의 수평 동기 +HS가 인터럽트 없이 존재하는 동안, 신호(201)는 다이오드 D1을 경유해 접속되고, 축전기 C250을 양 전위 Vhs로 충전한다. 양 전압 Vhs는 클램프 펄스 트리거 신호 Cpt로서 수평 동기 +HS인 신호(201)를 선택하게 되는 아날로그 스위치(300)의 제어 입력에 인가된다. 클램프 펄스 생성기(400)는 신호 Cpt의 음극으로 향하는 부분 (negative going edge of signal)에 의해 트리거 되고 대략 0.5 마이크로 초의 지속시간 t1을 갖는 펄스 DP를 생성한다. 도 1b는 대략 33.670 kHz의 주파수를 가진 고선명 신호 DTV와 약 15.734 kHz의 주사 주파수를 갖는 NTSC 신호가 동작되는 동안 펄스 생성기(400)의 입, 출력 신호의 상대적인 타이밍을 도시한다. 펄스 DP의 음극으로 향하는 성분은 DTV 신호에서는 약 1/2 마이크로 초와 NTSC 신호에서는 약 1 마이크로 초의 시간 t2 을 갖는 클램프 펄스 CP의 생성을 개시하기 위해 사용된다. 지연시간 t1과 펄스 폭 t2의 결합 효과는 각 비디오 신호의 수평 블랭킹 간격의 백 포치 영역(back porch region)도중에 발생하도록 클램핑 액션(clamping action)이 비디오 처리기(500)내에 위치하도록 선택된다. 수평 동기 신호가 인터럽트 없이 공급되는 동안, 편향 신호로부터 유도되는 블랭킹 신호 BLK는 클램프 펄스를 유도하기 위해 사용되지는 않는다. 블랭킹 신호 BLK는 수평 위상에 해당하거나, 래스터 조정에 중점을 두는 약 0.5 마이크로 초의 간격 t0로 신호 +HS를 선도한다.

동기화 시스템(700)은 동기 신호의 부재중에 자유롭게 동작하도록 고안되고, 결과적으로 클램프 펄스 유도를 위한 인터럽트 없는 소스를 제공하지만, 편향 유도 비디오 클램프 펄스를 상기와 같이 사용하는 것은 시스템(700)의 다중 주파수 동기화의 요구로 인한 바람직하지 않은 비디오 아티팩트를 생성할 수 있다. 예를 들어, 수평 리트레이스 펄스(retrace pulses)는, 블랭킹 신호의 수평 율 성분을 형성하도록 처리되지만, 그 이유는 일반적으로 최고 입력 주사 주파수(input scanning frequency)에서의 운용을 충족하기 위해서 편향 리트레이스 시간(deflection retrace time)이 결정되기 때문이다. 상기 리트레이스 관련 신호(retrace related signal)에서 유도된 클램프 펄스는 디스플레이되기 위한 여러 가지 서로 다른 주사 주파수 신호를 위해 서로 다른 타이밍이나 위치를 지닌 클램프 펄스를 생성하게 된다. 또한, 블랭킹 신호의 수평성분은 CRT 빔 전류에 응답하는 수평 리트레이스 펄스 모양의 변화에 따라 교란되기도 한다. 더 나아가, 편향 왜곡의 보정이 또한 귀선 펄스 모양을 변조하기도 한다. 그러므로, 이런 리트레이스 펄스 변화는 클램프되는 비디오와 관련한 바람직하지 못한 클램프 펄스의 위치 변화 그리고(또는) 위상변조를 일으키기도 하는데, 이것은 비디오 신호로 유사 참조(spurious reference)나 블랙 레벨 성분(black level component)을 도입하는 원인이 된다. 그러므로 정상 동작 동안, 바람직하지 못한 클램프 펄스의 타이밍(timing) 변화는 입력 신호 소스로부터 클램프 펄스를 유도하여 피할 수 있다.

예를 들어, 특정 기준 전위에서, 각 비디오 신호의 백 포치 영역(back porch region)을 유지하기 위해, 미리 정해진 전위에서 증폭된 비디오 신호를 비디오 처리기내에 유지하기 위해, 클램프 펄스 CP 는 처리기(500)에 접속된다. 처리기(500)내에서 비디오 구동 신호의 기준 전위에 대한 제어 실패는 각 RGB 구동 증폭기가 장치 전력의 손실을 증가시키기도 하는 바람직하지 못한 전위를 나타내는 결과를 초래하기도 한다. 클램핑 손실로 인한 이런 유사 R, G 및 B 신호 전위는 스크린 화상의 왜곡을 일으키거나, 스크린 화상을 읽을 수 없는 정도의 디스플레이 메시지를 만드는 원인이 되기도 한다. 각종 디스플레이 이미지의 왜곡이외에, 상기 유사 R, G 및 B 신호들은, 예를 들어, 최대 밝기의 흰색 래스터가 프로젝션 디스플레이 CRT에 인광 물질의 연소를 일으키는 것과 같이, 잠재적으로 심각한 결과를 초래 할 수 있다. 더 나아가, 이런 유사 피크 흰색 래스터(spurious peak white raster)는 CRT 전력의 손실을 증가시키는데, 빔 집속 오류를 초래하는 기계적 변형을 일으킬 수 있는 마스크(mask)의 추가적 가열을 야기하는 빔 전류의 증가를 수반하게 된다. 그러므로, 클램프 펄스의 분실이나 손실은 디스플레이가 화면 디스플레이 메시지에 의해 제공되는 것처럼 경고나 상태 정보의 프리젠팅(presenting)을 할 수 없게 한다. 동기 검출기(250)로 동기화 펄스 인터럽트의 소스를 검출하여 클램프 펄스 트리거 소스 선택을 자동으로 제어하는 본 발명의 장치에 의해 이런 원치 않은 결과들을 유익하게 피할 수 있다.

신호(201)의 인터럽트는 다이오드 D1을 통해 축전기 C250의 충전을 종료하고 저항기 R250가 상기 축전기에 걸쳐 설정된 양전압 Vhs를 방전하도록 한다. 축전기 C250과 저항기 R250 값은 시간 입력(2)이 선택되는 대략 200 ms 동안 펄스 실렉터(300)의 스위칭 임계값(switching threshold)보다 더 적은 값으로 전압 Vhs가 감소하도록 선택된다. 입력(2)을 선택하면 편향 유도 블랭킹 신호 BLK가 클램프 펄스 생성기(400)에 접속된다. 동기화 시스템(700)이 동기 인터럽트 중에 편향 신호의 생성을 지속하기 때문에, BLK 신호(701)를 이용하면, 처리기(500)로부터 출력되어 나오는 비디오신호 R, G 및 B가 화면 메시지 디스플레이 기능을 허용하는 미리 설정된 전위에 확실히 유지되도록 한다. 도 1c는 BLK 신호로부터 유도된 펄스 파형의 결과를 도시하는데, 클램프 펄스 CP가 블랭킹 펄스 신호 BLK의 폭 내에서 발생하는 것을 보여준다.대안 실시 예에서, 동기 펄스 부재 검출과 편향 유도 블랭킹 펄스 선택은 디지털 신호 처리기를 사용하므로 성취될 수 있다. 예를 들어, 디코드된 출력을 보유한 카운터는 선형 잠금 시계(line locked clock)나 색 부반송파 관련 시계(color subcarrier related clock)와 같이 적절한 고주파 신호에 의해 시간을 잴 수 있고, 블랭킹 펄스 신호 BLK의 폭 동안 시간을 잴 수 있다. 그러므로, 블랭킹 펄스가 유지되는 동안에 괄호로 묶은 펄스(0 - 9)와 같이, 카운터는 일련의 디코드 된 펄스를 생성하기도 한다. 예를 들어 9번째 카운트와 같이, 신호(201)의 인터럽트 동안 대안 클램프 펄스 트리거 신호 Cpt로서 접속되기 위해, 하나의 디코드 된 출력 펄스가 선택된다. 수평 동기 신호(201)는 카운터의 리셋(reset) 입력에 적용되고 나서, 블랭크 펄스가 유지되는 동안에, 신호(201)의 발생에 의해 카운터가 리셋 되기까지 카운트는 초기화되는데, 이것은 9번째 카운트 예의 디코딩이나 생성보다 우선한다. 그러나 신호(201)의 인터럽트동안 카운터는 리셋(reset)되지 않고 9번째 카운트 예는 클램프 펄스 생성을 위해 출력된다.

본 발명은 비디오 디스플레이 기술 분야 등에 이용 가능하다.

Claims (6)

1. 외부 수평 율 펄스 신호(horizontal rate pluse signal)와 내부에서 생성된 편향 유도 블랭킹 펄스 신호를 수신하는 실렉터로서, 상기 실렉터는 제어 신호에 응답하여 상기 편향 유도 블랭킹 펄스 신호와 상기 외부 수평 율 펄스 신호 중하나를 선택하여, 출력 신호를 생성하는 실렉터,

   상기 편향 유도 블랭킹 펄스 신호를 생성하는 블랭킹 펄스 신호 생성기,

   상기 출력 신호에 응답하는 클램프 펄스를 생성하고, 상기 클램프 펄스를 지연시키는 수단과 클램프 펄스의 지속시간(duration)을 조정하기 위한 수단을 포함하여, 상기 수신된 수평 율 펄스 신호에 따라 클램프 펄스를 생성하는 클램프 펄스 생성기 및

   상기 수평 율 펄스 신호를 수신하도록 접속되어, 상기 수평 율 펄스 신호의 존재에 응답하는 제 1 상태와 상기 수평 율 펄스 신호의 부재에 응답하는 제 2 상태를 갖는 상기 제어 신호를 생성하는 검출기로서, 상기 제어 신호의 상기 제 1 상태에서, 상기 클램프 펄스를 생성하도록 접속을 위해 상기 실렉터로 하여금 상기 수평 율 펄스 신호를 선택하도록 하고, 상기 제어 신호의 상기 제 2 상태로 천이하면, 상기 클램프 펄스를 생성하도록 접속하기 위해 상기 실렉터로 하여금 상기 편향 유도 블랭킹 펄스 신호를 선택하도록 하는, 검출기를 포함하는 클램프 펄스 생성 시스템.
2. 제 1 항에 있어서, 상기 제어 신호의 상기 제 1 상태 동안, 상기 클램프 펄스는 상기 수평 율 펄스 신호의 발생 후, 미리 설정된 간격(predetermined interval)에서 생성되는 클램프 펄스 생성 시스템.
3. 제 1 항에 있어서, 상기 제어 신호의 상기 제 2 상태 동안, 상기 클램프 펄스는 상기 블랭킹 펄스 신호의 펄스 폭 내에서 발생하도록 생성되는 클램프 펄스 생성 시스템.
4. 다수의 동기 신호 주파수에서 선택적으로 동작 가능한 비디오 디스플레이에 있어서,

   대응 동기 성분을 갖는 두 개 이상의 디스플레이 신호를 수신하고 상기 신호 중하나를 선택하기 위한 실렉터,

   비디오 구동 신호를 형성하기 위한 증폭을 위해 상기 실렉터로부터 선택된 디스플레이 신호를 수신하도록 연결된 증폭기,

   상기 선택된 디스플레이 신호의 래스터 주사된(raster scanned) 디스플레이를 생성하기 위해 상기 증폭기와 연결된 음극선관(CRT: Cathode Ray Tube)과 편향 수단 및

   상기 실렉터와 상기 편향 수단에 연결되고, 상기 증폭기에 연결하도록 클램프 펄스를 생성하여, 상기 선택된 디스플레이 신호를 클램프하는 클램프 펄스 생성기로서, 상기 클램프 펄스 생성기는 상기 클램프 펄스를 지연시키기 위한 수단과 클램프 펄스의 지속시간을 조정하는 수단을 포함하고, 상기 선택된 디스플레이 신호에 따라 클램프 펄스를 생성하고, 또한 상기 클램프 펄스 생성기는, 상기 선택된 디스플레이 신호의 상기 대응 동기 성분에 응답하여 상기 클램프 펄스를 생성하고, 상기 대응 동기 성분이 없으면 상기 클램프 펄스 생성기는 상기 클램프 펄스를 생성하기 위해 상기 편향 수단으로부터 신호를 선택하는, 클램프 펄스 생성기를 포함하는 비디오 디스플레이.
5. 제 4항에 있어서, 상기 클램프 펄스 생성기와 상기 실렉터에 연결되고, 서로 다른 주사 주파수를 갖는 대응 동기 성분의 선택을 제어하는 제어기를 추가로 포함하는데, 상기 제어기는 상기 두 개 이상의 디스플레이 신호 각각에 대해 상기 증폭기가 상기 선택된 디스플레이 신호의 유사 부분을 클램핑하도록, 상기 제어기는 상기 클램프 펄스를 변경하기 위해 상기 클램프 펄스 생성기를 제어하는 비디오 디스플레이.
6. 다수의 동기 신호 주파수에서 선택적으로 동작 가능한 비디오 디스플레이에 있어서,

   서로 다른 주사 주파수를 갖는 대응 동기 성분을 보유한 두 개 이상의 디스플레이 신호를 수신하고 상기 신호 중하나를 선택하기 위한 실렉터,

   상기 실렉터로부터 선택된 디스플레이 신호를 수신하도록 연결되고, 비디오 구동 신호를 형성하도록 증폭하는 증폭기,

   상기 증폭기에 연결되고, 상기 선택된 디스플레이 신호의 래스터 주사된 디스플레이를 생성하는 CRT와 편향 수단,

   상기 실렉터와 상기 편향 수단에 연결되어, 상기 증폭기에 연결하도록 클램프 펄스를 생성하여, 상기 선택된 디스플레이 신호를 클램프하는 제어 가능한 클램프 펄스 생성기로서, 상기 클램프 펄스 생성기는 자신에게 연결된 트리거 펄스에 응답하여 상기 클램프 펄스를 생성하는 제어 가능한 클램프 펄스 생성기 및

   상기 실렉터와 상기 클램프 펄스 생성기에 연결되어, 서로 다른 주사 주파수를 갖는 상기 대응 동기 성분 중 하나의 선택을 제어하는 제어기로서, 상기 클램프 펄스 생성기를 제어하여, 상기 증폭기가 각각의 상기 선택된 디스플레이 신호의 유사 부분을 클램프하도록, 상기 클램프 펄스 생성기가 서로 다른 주사 주파수를 갖는 디스플레이 신호 중 하나의 선택에 따라 상기 클램프 펄스를 변경하게 하는, 제어기를 포함하는 비디오 디스플레이.