KR940002188Y1 - 모니터 화면 안정화 회로 - Google Patents

모니터 화면 안정화 회로

Info

Publication number
KR940002188Y1
KR940002188Y1 KR2019910010918U KR910010918U KR940002188Y1 KR 940002188 Y1 KR940002188 Y1 KR 940002188Y1 KR 2019910010918 U KR2019910010918 U KR 2019910010918U KR 910010918 U KR910010918 U KR 910010918U KR 940002188 Y1 KR940002188 Y1 KR 940002188Y1
Authority
KR
South Korea
Prior art keywords
mode
voltage
frequency
circuit
monitor
Prior art date
Application number
KR2019910010918U
Other languages
English (en)
Other versions
KR930003896U (ko
Inventor
홍의성
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR2019910010918U priority Critical patent/KR940002188Y1/ko
Publication of KR930003896U publication Critical patent/KR930003896U/ko
Application granted granted Critical
Publication of KR940002188Y1 publication Critical patent/KR940002188Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

모니터 화면 안정화 회로
제1도는 종래의 모니터 화면 안정화 회로도.
제2도는 본 고안 모니터 화면 안정화 회로의 회로도.
제3도는 본 고안의 따른 주파수/전압 변환기의 특성도.
제4도의 a내지 e는 본 고안 회로의 동작 설명을 위한 신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 모드 판별회로 2 : 편향구동부
3 : 편향코일 4 : 음극선관
5 : 영상출력부 6 : 주파수/전압 변환기
7 : 파형 정형회로 8, 9 : 단안정 멀티바이브레타
10 : 오아게이트 11 : 그리드 전압 제어회로
본 고안은 멀티모드 모니터에서 모드변환시 수평 및 수직 동기신호가 변환될때 모니터 화면이 불안정해 지지 않도록 하는 모니터 화면 안정화 회로에 관한 것이다.
종래의 모니터 화면 안정화 회로는 제 1 도에 도시된 바와같이, 입력된 수평및 수직 동기신호(SUNC)의 주파수를 검색하여 동작 모드를 판별하는 모드 판별회로(1)와, 모드판별 결과에 따라 수평 및 수직 편향코일(3)에 흐르는 편향전류를 제어하는 평향구동부(2)와, 입력된 영상신호(VIDEO)를 증폭하여 음극선관(4)의 캐소드(K)에 공급하는 영상 출력부(5)와, 음극선관(4)의 그리드(G)에 부전원(-VCC)을 공급하기 위한 다이오드(D1)와 저항(R1)및 부전압 조절용 가변저항(VR1)을 구비하여 구성된 것으로 그 동작을 설명하면 다음과 같다.
제1도에서 동기신호(SYNC)가 모드 판별회로(1)에 공급되면 모드 판별회로(1)는 동기신호(SYNC)의 주파수(f1, f2)를 검색하여 주파수(f1)=동작모드 1, 주파수(f2)=동작모드 2로 판별하고 판별 결과에 따라 각 모드에서의 수평 및 수직 주파수에 적합한 편향제어가 이루어지도록 편향구동부(2)를 제어한다.
편향구동부(2)는 모드 판별회로(1)의 제어를 받아 모드 1또는 모드 2에 적합한 수평 및 수직 주파수의 편향전류를 편향코일(3)에 공급하여 수평 및 수직편향 동작을 수행한다.
한편 영상출력부(5)는 입력된 영상신호(VIDEO)를 증폭하여 음극선관(4)의 캐소드(K)에 공급하므로서 영상을 재현하게 되며 이때 그리드(G)에는 가변저항(VR1)에 의하여 설정되는 부극성 전압이 부전원(-VCC)으로 부터 다이오드(D1)를 통해 공급되어 전자빔의 제어가 이루어진다.
그러나 이와같은 종래의 회로에 의하면 모드변환시 수평 및 수직 동기신호가 변환될때 동기가 흐트러지면서 고압 변동으로 인하여 화면이 불안정해지고 영상출력부(5)에 구비된 수평출력 트랜지스터에 모드변환에 수반되는 서지전압(전류)이 가해지제 되므로 회로 소자의 파손이 초래되는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 해결하기 위하여 멀티모드 모니터의 모드변환시에 모드변환시점으로부터 일정한 시간동안 음극선관 그리드에 부극성의 전압을 가하여 모니터 화면을 오프시키므로써 불안정한 화면의 표시를 방지하고 모니터 화면을 안정시키는 한편 수평 출력단의 회로소자 파손을 방지할 수 있도록한 모니터 화면 안정화 회로를 제공하는데 그 목적이 있는 것으로 첨부된 도면에 의하여 본 고안의 구성을 설명하면 다음과 같다.
본 고안 모니터 화면 안정화 회로는 제2도에 도시된 바와같이, 입력된 수평 및 수직 동기신호(SYNC)의 주파수를 검색하여 동작 모드를 판별하는 모드 판별회로(1)와, 모드판별 결과에 따라 수평 및 수직 편향코일(3)에 흐르는 편향전류를 제어하는 편향구동구(2)와, 입력된 영상신호(VIDEO)를 증폭하여 음극선관(4)의 캐소드(K)에 공급하는 영상 출력부(5)와, 음극선관(4)의 그리드(G)에 부전원(-VCC)을 공급하기 위한 다이오드(D1)와 저항(R1)및 부전압 조절용 가변저항(VR1)과, 모니터의 동작모드가 변환됨에 따라 달라지는 수평 및 수직 동기신호(SYNC)의 주파수(f1, f2)를 주파수에 비례하는 전압으로 변환시켜 동작모드의 변환여부 및 그 시점을 검출하는 주파수/전압 변환기(6)와, 모드변환 검출신호를 일정한 레벨로 진폭 제한하는 파형정형부(7)와, 모드변환 검출시점으로부터 일정시간(W1, W2)동안 모니터 화면을 오프시키기 위한 제어펄스를 출력하는 단안정 멀티바이브레타(8, 9)와, 제어펄스를 그리드 전압 제어회로(11)에 공급하기 위한 오아게이트(10)와, 제어펄스가 공급됨에 따라 일정시간(W1, W2)동안 음극선관(4)의 그리드(G)에 부극성 전압을 가하여 모니터 화면을 오프시키는 그리드 전압 제어회로(11)를 구비하여 구성된 것이다.
한편, 상기 파형정형부(7)는 모드변환 검출신호의 레벨을 제한하는 저항(R2) 및 제너다이오드(ZD1)로 구성되고, 단안정 멀티바이브레타(8, 9)에는 각각 출력펄스(제어펄스)의 펄스폭을 설정하기 위한 저항(R3)및 콘덴서(C1)와 저항(R4) 및 콘덴서(C2)가 연결되고, 오아게이트(10)는 제어펄스가 각각 애노드에 인가되는 다이오드(D2,D3)의 캐소드를 공통 접속하여 구성되며, 그리드 전압 제어회로(11)는 콜렉터에 부전원(-VCC)이 인가되고 에미터가 그리드(G)에 연결되는 트랜지스터(TR1)와 바이어스 저항(R5, R6)으로 구성된 것으로 +VCC는 정극성 전원이다.
이와같이 구성된 본 고안의 작용효과를 제2도 내지 제4도를 참조하여 설명하면 다음과 같다.
먼저, 제2도에서 동기신호(SYNC)가 모드 판별회로(1)에 공급되면 모드 판별회로(1)는 동기신호(SYNC)의 주파수(f1, f2)를 검색하여 주파수(f1)=동작모드 1, 주파수(f2)=동작모드 2로 판별하고 판별 결과에 따라 각 모드에서의 수평 및 수직 주파수에 적합한 편향제어가 이루어지도록 편향구동부(2)를 제어한다.
편향구동부(2)는 모드 판별회로(1)의 제어를 받아 모드 1또는 모드 2에 적합한 수평 및 수직 주파수의 편향전류를 편향코일(3)에 공급하여 수평 및 수직편향 동작을 수행한다.
한편 영상출력부(5)는 입력된 영상신호(VIDEO)를 증폭하여 음극선관(4)의 캐소드(K)에 공급하므로서 영상을 재현하게 되며 이때 그리드(G)에는 가변저항(VR1)에 의하여 설정되는 부극성 전압이 부전원(-VCC)으로 부터 다이오드(D1)를 통해 공급되어 전자빔의 제어가 이루어진다.
한편, 수평 및 수직 동기신호(SYNC)는 주파수/전압 변환기(6)에 공급되어 각 동작모드의 주파수(f1, f2)에 비례하는 전압이 출력된다.
즉, 제3도의 주파수/전압 변환 특성도에서와 같이 모드 1의 경우 그 주파수(f1)에 대응되는 레벨(V1)의 전압이 출력되고 모드 2의 경우에는 주파수(f2)에 대응되는 레벨(V2)의 전압이 출력되며 f1〈f2, v1〈V2의 관계이다.
이와같이 주파수/전압 변환(6)에서 출력되는 소정레벨(V1, V2)의 전압은 모드 변환시에 레벨(V1)에서 레벨(V2)로 또는 레벨(V2)에서 레벨(V1)로 전환되므로 레벨변화 시점이 동작모드의 변환시점이 되고 레벨이 변화되면 동작모드가 변환된 것으로 판단하게 되는 정보가 된다.
즉, 주파수/전압 변환기(6)의 출력신호 전압이 모드변화 검출신호로서 파형정형회로(7)에 입력되어 저항(R2)과 제너다이오드(ZD1)의 저항값 및 제서전압에 의해 레벨로 그 진폭이 제한된다.
전폭제한된 모드변환 검출신호는 단안정 멀티바이브레타(8, 9)의 트리거단(T1,T2)에 트리거 신호로 공급되며 단안정 멀티바이브레타(8)는 포지티브에지 트리거로 동작하고 단안정 멀티바이브레타(9)는 네가티브에지 트리거로 동작한다.
예를들어 현재 모니터의 동작모드가 모드 1에서 2로 변환되다면 수평/수직 주파수가 주파수(f1)로부터 주파수(f2)로 달라지므로 주파수/전압 변환기(6)의 출력신호 전압(모드변환 검출신호)은 제4도의 a에 도시된 바와같이 레벨(V1)에서 레벨(V2)로 높아지게 된다.
이 모드변환 검출신호가 파형정형회로(7)를 거쳐 단안정 멀티바이브레타(8, 9)의 트리거단(T1, T2)에 공급되는데 단안정 멀티바이브레타(8)가 포지티브에지 트리거로 동작하므로 이 경우에는 네가티브에지 트리거로 동작하는 단안정 멀티바이브레타(9)는 동작하지 않고 단안정 멀티바이브레타(8)가 트리거되어 그 출력단(Q1)에서는 제4도의 b에 도시된 바와같이 일정시간(W1)의 펄스폭을 갖는 제어펄스가 출력된다.
이 경우에 제어펄스의 폭(W1)은 프리세트단(PR1)에 연결된 저항(R3)과 콘덴서(C1)의 시정수에 따른다.
단안정 멀티바이브레타(8)의 출력단(Q1)에서 출력된 제어펄스는 오아게이트(10)를 이루는 다이오드(D3)를 통해 그리드전압 제어회로(11)의 트랜지스터(TR1)의 베이스에 인가되므로 트랜지스터(TR1)의 베이스에 하이 전압이 인가되는 일정시간(W1)동안 트랜지스터(TR1)가 온 된다.
트랜지스터(TR1)가 온도면 부전원(-VCC)으로 부터 저항(R5), 트랜지스터(TR1), 저항(R6), 다이오드(D1)를 음극선관(4)의 그리드(G)에 부극성으로 소정레벨(V')증가된 전압(-VCC+V')이 제4도의 e에 도시된 바와같이 레벨로 인가되므로 음극선관(4)의 캐소드(K)에서 방출되는 전자빔이 차단되어 모니터 화면에는 영상신호(VIDEO)가 표시된다.
다른경우로 현재 모니터의 동작모드의 모드 2에서 모드 1로 변화된다면 수평/수직 주파수가 주파수(f2)로부터 주파수(f1)로 달라지므로 주파수/전압 변환기(6)의 출력신호 전압(모드변환 검출신호)은 제4도의 c에 도시된 바와같이 레벨(V2)에서 레벨(V1)로 낮아지게 된다.
이 모드변환 검출신호가 파형정형회로(7)를 거쳐 단안정 멀티바이브레타(8, 9)의 트리거단(T1, T2)에 공급되는데 단안정 멀티바이브레타(8)가 포지티브에거 트리거로 동작하므로 이 경우에는 네가티브에지 트리거로 동작하는 단안정 멀티바이브레타(9)가 트리거되어 그 출력단(Q2)에서는 제4도의 d에 도시된 바와같이 일정시간(W2)의 펄스폭을 갖는 제어펄스가 출력된다.
이 경우에 제어펄스의 폭(W2)은 프리세트단(PR2)에 연결된 저항(R4)과 콘덴서(C2)의 시정수로 따른다.
단안정 멀티바이브레타(9)의 출력단(Q2)에서 출력된 제어펄스는 오아게이트(10) 이루는 다이오드(D2)를 통해 그리드전압 제어회로(11)의 트랜지스터(TR1) 베이스에 인가되므로 트랜지스터(YR1)의 베이스에 하이전압이 인가되는 일정시간(W2) 동안 트랜지스터(TR1)가 온된다.
트랜지스터(TR1)가 온되면 부전원(-VCC)으로 부터 저항(R5), 트랜지스터(TR1), 저항(R6), 다이오드(D1)를 통해 음극선관(4)의 그리드(G)에 부극성으로 소정레벨(V')증가된 전압(-VCC+V')이 제4도의 e에 도시된 바와같이 레벨로 인가되므로 음극선관(4)의 캐소드(K)에서 방출되는 전자빔이 차단되어 모니터 화면이 오프된다.
이후에 일정시간(W2)이 경과되어 제4도의 (d(에 도시된 바와같이 제어펄스가 로우레벨이 되면 트랜지스터(TR1)가 오프되므로 모니터 화면에는 영상신호(VIDEO)가 표시된다.
이상에서 설명한 바와같이 본 고안에 의하면 모드 변환시에 동기 불안정한 화면이 오프되므로 화면 불안정을 해소할 수 있고 화면이 불안정해 짐에따라 영상출력부(5)의 동작이 불안정해 지는데 따른 회로소자의 손상을 방지할 수 있으므로 기기의 수명연장과 품질향상을 기할수 있는 효과가 있다.

Claims (1)

  1. 모니터의 동작모드가 변환됨에 따라 달라지는 수평 및 수직 동기신호(SYNC)의 주파수(f1, f2)를 주파수에 비례하는 전압(V1, V2)으로 변환시켜 동작모드의 변환여부 및 그 시점을 검출하는 주파수/전압 변환기(6)와, 모드변환 검출신호를 일정한 레벨로 진폭 제한하는 파형정형부(7)와, 모드변환 검출 시점으로부터 일정시간(W1, W2)동안 모니터 화면을 오프시키기 위한 제어펄스를 출력하는 단안정 멀티바이브레타(8, 9)와, 제어펄스를 그리드 전압 제어회로(12)에 공급하기 위한 오아게이트(10)와, 제어펄스가 공급됨에 따라 일정시간(W1, W2)동안 음극선관(4)의 그리드(G)에 부극성 전압에 기하여 모니터 화면을 오프시키는 그리드 전압 제어회로(11)를 구비하여 구성된 모니터 화면 안정화 회로.
KR2019910010918U 1991-07-15 1991-07-15 모니터 화면 안정화 회로 KR940002188Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910010918U KR940002188Y1 (ko) 1991-07-15 1991-07-15 모니터 화면 안정화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910010918U KR940002188Y1 (ko) 1991-07-15 1991-07-15 모니터 화면 안정화 회로

Publications (2)

Publication Number Publication Date
KR930003896U KR930003896U (ko) 1993-02-26
KR940002188Y1 true KR940002188Y1 (ko) 1994-04-08

Family

ID=19316484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910010918U KR940002188Y1 (ko) 1991-07-15 1991-07-15 모니터 화면 안정화 회로

Country Status (1)

Country Link
KR (1) KR940002188Y1 (ko)

Also Published As

Publication number Publication date
KR930003896U (ko) 1993-02-26

Similar Documents

Publication Publication Date Title
US5555026A (en) Method and apparatus for stabilizing a video state of a video display having a picture-in-picture function
KR940003051B1 (ko) 비데오 영상 표시 시스템
KR940002188Y1 (ko) 모니터 화면 안정화 회로
KR940003512B1 (ko) 비디오 신호 처리 장치
EP0574711B1 (en) Automatic contrast control circuit with inserted vertical blanking
KR100688133B1 (ko) 동적 초점 전압 진폭 제어기
US4831311A (en) High voltage stabilizing circuit for prevention of overheating
US4651063A (en) Horizontal deflection circuit
US4885510A (en) Beam current compensated vertical size control
KR100222903B1 (ko) 모니터의 화면 안정화 회로
CA1292559C (en) Vertical deflection circuit with service mode operation
JP2743412B2 (ja) カラービデオモニタ
SU1338110A1 (ru) Видеоусилитель
KR0129496Y1 (ko) 모니터의 x-선 출력방지장치
KR0116962Y1 (ko) 모니터의 초기화면 안정화 회로
JP3106665B2 (ja) 陰極線管のカソード電流検出装置
JPS6121894Y2 (ko)
KR830002172B1 (ko) 자동 키네스코프 바이어스 장치
KR200150312Y1 (ko) 음극선관 보호 기능을 가지는 표시장치
KR100190110B1 (ko) 전원 오프시 화면 밝아짐 개선회로
KR910003956Y1 (ko) 2모드형 디스플레이 장치의 화면 크기 조정회로
KR930002315Y1 (ko) 수평 사이즈 안정화 회로
US5287041A (en) Side pin cushion circuit
KR930004521Y1 (ko) 스큐우(skew)점핑 펄스의 콘트롤 회로
KR920001483Y1 (ko) 칼라 tv의 자동휘도 제한회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050329

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee