KR950004647Y1 - 동기극성을 이용한 모드(mode)절환회로 - Google Patents

동기극성을 이용한 모드(mode)절환회로 Download PDF

Info

Publication number
KR950004647Y1
KR950004647Y1 KR2019910005369U KR910005369U KR950004647Y1 KR 950004647 Y1 KR950004647 Y1 KR 950004647Y1 KR 2019910005369 U KR2019910005369 U KR 2019910005369U KR 910005369 U KR910005369 U KR 910005369U KR 950004647 Y1 KR950004647 Y1 KR 950004647Y1
Authority
KR
South Korea
Prior art keywords
signal
gate
input
level
polarity
Prior art date
Application number
KR2019910005369U
Other languages
English (en)
Other versions
KR920020375U (ko
Inventor
오정석
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR2019910005369U priority Critical patent/KR950004647Y1/ko
Publication of KR920020375U publication Critical patent/KR920020375U/ko
Application granted granted Critical
Publication of KR950004647Y1 publication Critical patent/KR950004647Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

동기극성을 이용한 모드(MODE)절환회로
제1도는 본 고안을 해결하기 위한 회로도.
제2도는 본 고안의 동기신호 모드에 따른 극성 및 출력을 도시한 도표이다.
* 도면의 주요부분에 대한 부호의 설명
1, 2 : 적분회로 3 : 스위칭회로
4a~4d : 모드보상회로 EX-OR1, EX-OR2 : 익스클루시브오어게이트
INV1~INV4 : 인버터 AND1~AND4 : 엔드게이트
본 고안은 컴퓨터 출력신호의 모드(MODE)변화에 따른 모드 보상회로에 관한것으로, 특히 수직동기신호와 수평동기신호의 극성을 이용한 컴퓨터의 동기신호 변화에 따른 모드상회로를 보다 효율적으로 동작될 수 있도록 스위칭하기 위한 동기극성을 이용한 모드(MODE) 절환회로에 관한 것이다.
보다 상세하게는 수직동기신호(V)와 수직동기신호(H)의 모드변화에 따른 극성을 반전시키는 인버터(INVERTER)와 양단의 입력단자에 "하이" 신호가 입력될때 "하이"신호를 출력하는 앤드게이트(AND GATE)로된 스위칭회로를 구현하여 모드보상회로의 안정된 모드 보상을 수행할 수 있는 스위칭회로를 제공하는 것이다.
상기 앤드게이트는 양단의 입력단자에 "하이"신호가 입력될 때에만 "하이"신호를 출력한다.
일반적으로 컴퓨터는 종류가 다른 기종이나 특정 소프트웨어를 사용함에 있어서, 동기신호인 수직동기주파수와 수평동기주파수의 값과 극성이 달라지게 된다.
이럴경우 B+동기전압이 적절한 값을 갖도록 하기 위하여 동기신호의 모드에 따라 전압을 보상하여야 한다.
종래에는 동기신호의 모드에 따라 전압을 보상하기 위하여 익스클루시부오어게이트와 저항과 콘덴서에 의한 적분회로에 의해 동기신호의 모드에 관계없이 "로우"레벨의 동기신호를 획득하여 각 모드별로 모드보상회로를 구동하였으나 응답속도가 지연되어 안정된 동기신호의 모드를 절환할 수 없는 문제점이 발생 되었던 것이다.
본 고안에서는 상기한 제반 결점을 해소하기 위한 것으로, 그목적으로는 수직동기신호(V)가 수평동기신호(H)의 모드변화에 따른 신호를 스위칭하여 모드보상회로의 안정된 모드보상을 수행할 수 있도록하여 컴퓨터의 신뢰성을 향상 시킴에 있다.
본 고안은 통사의 모드보상회로에, 극성을 반전시키는 인버터와 양단의 입력단자에 "하이"신호가 입력될때 "하이"신호를 출력하는 앤드게이트로 구현하여 모드보상회로의 안정된 모드보상을 수행할 수 있도록 스위칭하는 스위칭회로(3)를 구비한 것이 주지적인 특징이다.
이를 첨부 도면에 의해 설명한다.
전원(5V)과 수평동기신호(H)가 입력되는 익스클루시브오어게이트(EX-OR1)출력단을 저항과 콘덴서로된 적분회로(1)를 통해 모드보상회로(4a~4d)에 접속하고 전원(5V)과 수직동기신호(V)가 입력되는 익스크루시브오어게이트(EX-OR2)출력단을 저항과 콘덴서로된 적분회로(2)를 통해 모드보상회로(4a~4d)에 접속한 통상의 회로에 있어서, 상기 모드보상회로(4a~4d)에 적분회로(1)(2)의 출력모드에 따랄 모드를 보상하여 입력하는 스위칭회로(3)를 구비한다.
상기 스위칭회로(3)는 적분회로(1) 출력신호의 극성을 반전시켜 앤드게이트(AND2)(AND4)에 입력하는 인버터(INV1)(INV4)와, 적분회로(1) 출력신호의 극성을 그대로 입력받는 앤드게이트(AND1)(AND3)와, 상기 적분회로(2) 출력신호의 극성을 반전시켜 앤드게이트(AND2)(AND3)에 입력하는 인버터(INV2)(INV3)와, 상기 인버터(INV1)(INV2)에서 극성이 반전된 신호를 입력받는 앤드게이트(AND2)와, 상기 적분회로(2) 출력신호의 극성을 그대로 입력받는 앤드게이트(AND1)(AND4)를 구비한다.
이하 첨부된 도면에 의해 본 고안에 따른 작용 및 효과를 설명한다.
제1도는 본 고안을 해결하기 위한 회로도이고, 제2도는 본 고안의 동기신호 모드에 따른 극성 및 출력을 도시한 도표이다.
제2도는 도신한 바와 같이 컴퓨터의 기종이나 특정 소프트웨어의 동작 모드(예 : 480, 400, 350, 8514A)에 따라 스위칭회로(3)에 의해 수직동기신호(V) 주파수와 수평동기신호(H) 주파수의 극성이 서로 다르게 된다.
상기 수직동기신호(V) 주파수와 수평동기신호(H) 주파수를 동작모드(예 : 480, 400, 350, 8514A)에 따라 스위칭회로(3)에 의해 "하이"신호가 출력될 때 모드보상회로(4a~4d)를 구동시킨다.
일예를 들어 본 고안에 따른 실시예를 설명하면 다음과 같다.
첫째 : 컴퓨터로부터 발생되는 동기신호가 480모드일경우 수평동기신호(H)와 수직동기신호(V)의 주파수는 모드 네가티브(negative)의 극성을 갖는다.
상기 네가티브의 극성을 갖는 수평동기신호(H)가 익스클루시브오어게이트(EX-OR1)일측단에 입력되고 수직동기신호(V)가 익스클루시브오어게이트(EX-OR2) 일측단에 입력되고 타측단자에 전원(5V)이 입력되면 상기 익스클루시브오어게이트(EX-OR1)(EX-OR2)는 각각 "로우"레벨의 신호를 출력하여 적분회로(1)(2)에 인가한다.
상기 적분회로(1)(2)는 익스크루시브오어게이트(EX-OR1)(EX-OR2)에서 인가된 "로우"신호를 적분하여 A점과 B점을 "로우"레벨로 하여 스위칭회로(3)에 출력한다.
이때 적분회로(1)에서 출력되는 "로우"레벨의 신호를 스위칭회로(3)의 앤드게이(AND1)(AND3) 일측 입력단에 "로우"레벨의 신호로 입력됨과 아울려 각각의 인버터(INV1)(INV4)를 경유하여 "하이"레벨의 신호로 극성이 반전되어 각각의 앤드게이트(AND2)(AND4) 일측 입력단에 입력된다.
또한 적분회로(2)에서 출력되는 "로우"레벨의 신호는 스위칭신호(3)의 각각의 앤드게이트(AND1)(AND4) 타측 입력단에 "로우"레벨의 신호로 입력되고 각각의 인버터(INV2)(INV3)를 통해 극성을 반전시켜 "하이"레벨의 신호로 앤드게이트(AND2)(AND3) 타측 입력단에 입력된다.
따라서 상기 적분회로(1)(2)에서 출력되는 "로우"레벨의 신호는 스위칭회로(3)의 각각의 인버(INV1)(INV2)를 경유하여 "하이"레벨의 신호로 극성이 반전되어 앤드게이트(AND2)에 입력되므로 상기 앤드게이트(AND2)는 "하이"신호를 출력하여 모드보상회로(4b)를 구동시킨다.
이때 적분회로(1)에서 출력되는 "로우"레벨의 신호는 스위칭회로(3)의 앤드게이(AND1)(AND3)에 "로우"레벨의 신호로 입력되고 인버터(INV4)를 통해 앤드게이트(AND4)에 "하이"레벨의 신호로 입력되고 적분회로(2)에서 출력되는 "로우"레벨의 신호는 스위칭회로(3)의 앤드게이트(AND1)(AND4)에 "로우"레벨의 신호로 입력되고 인버터(INV3)를 통해 극성을 반전시켜 앤드게이트(AND3)에 "하이"레벨의 신호로 입력되고 상기 앤드게이트(AND1)입력단에는 모두 "로우"레벨의 신호가 입력되고 앤드게이트(AND3)(AND4) 입력단에는 "하이"레벨의 신호 및 "로우"레벨의 신호가 동시에 입력되므로 상기 앤드게이트(AND1)(AND3)(AND4)는 "로우"레벨의 신호를 출력하여 모드보상회로(4a)(4c)(4d)를 구동시키지 못한다.
둘째; 컴퓨터로부터 발생되는 동기신호가 400모드일겨우 수평동기신호(H)의 주파수는 네가티브(negative)의 극성을 갖고 수직동기신호(V)의 주파수는 포지티브(positive)의 극성을 갖는다.
상기 네가티브의 극성을 갖는 수평동기신호(H)가 익스클루시브오어게이트(EX-OR1)일측단에 입력되고 포지티브의 극성을 갖는 수직동기신호(V)가 익스클루시브오어게이트(EX-OR2)일측단에 입력되고 타측단자에 전원(5V)이 입력되면, 상기 익스클루시브오어게이트(EX-OR1)는 "로우"레벨의 신호를 출력하여 적분회로(2)에 인가하고 상기 익스클루시브오어게이트(EX-OR2)는 "하이"레벨의 신호를 출력하여 적분회로(2)에 인가한다.
상기 적분회로(1)(2)는 각각의 익스클루시브오어게이트(EX-OR1)(EX-OR2)에서 인가된 "로우"레벨의 신호와 "하이"레벨의 신호를 적분하여 A점을 "로우"레벨로 하고 B점을 "하이"레벨로 하여 스위칭회로(3)에 출력한다.
이때 적분회호(1)에서 출력되는 "로우"레벨의 신호는 스위칭호로(3)의 앤드게이트(AND1)(AND3) 일측 입력단에 "로우"레벨의 신호로 입력됨과 아울러 각각의 인버터(INV1)(INV4)를 경유하여 "하이"레벨의 신호로 극성이 반전되어 각각의 앤드게이트(AND2)(AND4) 일측 입력단에 입력된다.
또한 적분회로(2)에서 출력되는 "하이"레벨의 신호는 스위칭회로(3)의 각각의 앤드게이트(AND1)(AND4) 타측 입력단에 "하이"레벨의 신호로 입력되고 각각의 인버(INV2)(INV3)를 통해 극성이 반전되어 "로우"레벨의 신호로 앤드게이트(AND2)(AND3) 타측 입력단에 입력된다.
따라서 상기 적분회로(1)에서 출력되는 "로우"레벨의 신호는 스위칭회로(3)의 인버터(INV4)를 경유하여 "하이"레벨이 신호로 극성이 반전되어 앤드게이트(AND4) 일측단에 입력되고 적분회로(2)에서 출력되는 "하이"레벨의 신호는 그대로 앤드게이트(AND4) 타측단에 입력되므로 상기 앤드게이트(AND2)는 "하이"신호를 출력하여 모드보상회로(4d)를 구동시킨다.
이때 적분회로(1)에서 출력되는 "로우"레벨의 신호는 그대로 스위칭회로(3)의 앤드게이트(AND1)(AND3)에 "로우"레벨의 신호로 입력되고 인버터(INV1)를 통해 극성을 반전시켜 앤드게이트(AND2)에 "하이"레벨의 신호로 입력되고 상기 적분회로(2)에서 출력되는 "하이"레벨의 신호는 그대로 스위칭회로(3)의 앤드게이트(AND1)에 "하이"레벨의 신호로 입력되고 인버터(INV2)(INV3)를 통해 극성을 반전시켜 각각의 앤드게이트(AND2)(AND3)에 "로우"레벨의 신호로 입력되고 상기 앤드게이트(AND1) 입력단에는 "로우"레벨의 신호와 "하이"레벨의 신호가 입력되고 앤드게이트(AND2) 입력단에는 "하이"레벨의 신호 및 "로우"레벨의 신호가 동시에 입력되고 앤드게이트(AND3) 입력단에는 "로우"레벨의 신호가 입력되므로 상기 앤드게이트(AND1~AND3)는 "로우"레벨의 신호를 출력하여 모드보상회로(4a~4c)를 구동시키지 못한다.
셋째; 컴퓨터로부터 발생되는 동기신호가 350모드일경우 수평동기신호(H)의 주파수는 포지티브(positive)의 극성을 갖고 수직동기신호(V)의 주파수는 네가티브(negative)의 극성을 갖는다.
상기 포지티브의 극성을 갖는 수평동기신호(H)가 익스클루시브오어게이트(EX-OR1)일측단에 입력되고 네가티브의 극성을 가는 수직동기신호(V)가 익스클루시브오어게이트(EX-OR2) 일측단에 입력되고 타측단자에 전원(5V)이 입력되면, 상기 익스클루시브오어게이트(EX-OR1)는 "하이"레벨의 신호를 출력하여 적분회로(1)에 인가하고 상기 익스클루시브오어게이트(EX-OR1)는 "하이"레벨의 신호를 출력하여 적분회로(1)에 인가하고 상기 익스클루시브오어게이트(EX-OR2)는 "로우"레벨의 신호를 출력하여 적분회로(2)에 인가한다.
상기 적분회로(1)(2)는 각각의 익스클루시브오어게이트(EX-OR1)(EX-OR2)에서 인가된 "하이"레벨의 신호와 "로우"레벨의 신호를 적분하여 A점을 "하이"레벨로 하고 B점을 "로우"레벨로 하여 스위칭회로(3)에 출력한다.
이때 적분회로(1)에서 출력되는 "하이"레벨의 신호는 스위칭회로(3)의 앤드게이트(AND1)(AND3) 일측 입력단에 "하이"레벨의 신호로 입력됨과 아울러 각각의 인버터(INV1)(INV4)를 경유하여 "로우"레벨의 신호로 극성이 반전되어 각각의 앤드게이트(AND2)(AND4) 일측 입력단에 입력된다.
또한 적분회로(2)에서 출력되는 "로우"레벨의 신호는 스위칭회로(3)의 각각의 앤드게이트(AND1)(AND4) 타측 입력단에 "로우"레벨의 신호로 입력되고 각각의 인버터(INV2)(INV3)를 통해 극성이 반전되어 "하이"레벨의 신호로 앤드게이트(AND2)(AND3) 타측 입력단에 입력된다.
따라서 상기 적분회로(1)에서 출력되는 "하이"레벨의 신호는 그대로 스위칭회로(3)의 앤드게이트(AND3)일측단에 입력되고 적분회로(2)에서 출력되는 "로우"레벨의 신호는 스위칭회로(3)의 인버터(INV3)를 경유하여 극성이 반전되어 "하이"레벨의 신호로 앤드게이트(AND3) 타측단에 입력되므로 상기 앤드게이트(AND3)는 "하이"신호를 출력하여 모드보상회로(4c)를 구동시킨다.
이때 적분회로(1)에서 출력되는 "하이"레벨의 신호는 스위칭회로(3)의 앤드게이트(AND1)일측 입력단에 "하이"레벨의 신호로 입력되고 인버터(INV1)(INV4)를 통해 극성을 반전시켜 앤드게이트(AND2)(INV4)에 "로우"레벨의 신호로 입력되고 적분회로(2)에서 출력되는 "로우"레벨의 신호는 그대로 스위칭회로(3)의 앤드게이트(AND1)(AND4)타측 입력단에 "로우"레벨의 신호로 입력되고 인버터(INV2)를 통해 극성을 반전시켜 앤드게이트(AND2)에 "하이"레벨의 신호로 입력되고 상기 앤드게이트(AND1) 입력단에는 "하이"레벨의 신호와 "로우"레벨의 신호가 입력되고 앤드게이트(AND2) 입력단에는 "로우"레벨의 신호 및 "하이"레벨의 신호가 입력되고 앤드게이트(AND4) 입력단에는 "로우"레벨의 신호가 동시에 입력되므로 상기 앤드게이트(AND1)(AND2)(AND4)는 "로우"레벨의 신호를 출력하여 모드보상회로(4a)(4b)(4d)를 구동시키지 못한다.
넷째; 컴퓨터로부터 발생되는 동기신호가 8514A모드일경우 수평동기신호(H)와 수직동기신호(V)의 주파수는 포지티브(positive)의 극성을 갖는다.
상기 포지티브의 극성을 갖는 수평동기신호(H)가 익스클루시브오어게이트(EX-OR1) 일측단에 입력되고 수직동기신호(V)가 익스클루시브오어게이트(EX-OR2)일측단에 입력되고 타측단자에 전원(5V)이 입력되면 상기 익스클루시브오어게이트(EX-OR1)(EX-OR2)는 각각 "하이"레벨의 신호를 출력하여 적분회로(1)(2)에 인가한다.
상기 적분회로(1)(2)는 익스클루시브오어게이트(EX-OR1)(EX-OR2)에서 인가된 "하이"신호를 적분하여 A점과 B점을 "하이"레벨로 하여 스위칭회로(3)에 출력한다.
이때 적분회로(1)에서 출력되는 "하이"레벨의 신호는 스위칭회로(3)의 앤드게이트(AND1)(AND3) 일측 입력단에 "하이"레벨의 신호로 입력됨과 어울러 각각의 인버터(INV1)(INV4)를 경유하여 "로우"레벨의 신호로 극성이 반전되어 각각의 앤드게이트(AND2)(AND4) 일측 입력단에 입력된다.
또한 적분회로(2)에서 출력되는 "하이"레벨의 신호는 스위칭회로(3)의 각각의 앤드게이트(AND1)(AND4) 타측 입력단에 "하이"레벨의 신호로 입력되고 각각의 인버터(INV2)(INV3)를 통해 극성을 반전시켜 "로우"레벨의 신호로 앤드게이트(AND2)(AND3) 타측 입력단에 입력된다.
따라서 상기 적분회로(1)(2)에서 출력되는 "하이"레벨의 신호는 그대로 스위칭회로(3)의 앤드게이트(AND2)에 입력되므로 상기 앤드게이트(AND2)는 "하이"신호를 출력하여 모드보상회로(4a)를 구동시킨다.
이때 적분회로(1)에서 출력되는 "하이"레벨의 신호는 스위칭회로(3)의 앤드게이트(AND1)(AND3)에 "하이"레벨의 신호로 입력되고 인버터(INV4)를 통해 극성이 반전되어 앤드게이트(AND4)에 "로우"레벨의 신호로 입력되고 적분회로(2)에서 출력되는 "하이"레벨의 신호는 스위칭회로(3)의 앤드게이트(AND4)에 "하이"레벨의 신호로 입력되고 인버터(INV2)(INV3)를 통해 극성을 반전시켜 앤드게이트(AND2)(AND3)에 "로우"레벨의 신호로 입력되고 상기 앤드게이트(AND2) 입력단에는 모두 "로우"레벨의 신호가 입력되므로 앤드게이트(AND3)(AND4) 입력단에는 "하이"레벨의 신호 및 "로우"레벨의 신호가 동시에 입력되므로 상기 앤드게이트(AND2)(AND3)(AND4)는 "로우"레벨의 신호를 출력하여 모드보상회로(4b~4d)를 구동시키지 못한다.
상술한바와 같이 본 고안은 수직동기신호(V)와 수직동기신호(H)의 모드변화에 따른 스위칭회로를 극성을 반전시키는 인버터와 양단의 입력단자에 "하이"신호가 입력될때 "하이"신호를 출력하는 앤드게이트로 구현하여 응답속도를 빠르게 하고 안정된 모드보상을 수행할 수 있는 스위칭회로를 제공하여 컴퓨터의 신뢰성을 향상시킬 수 있는 것이다.

Claims (1)

  1. 전원(5V)과 수평동기신호(H)가 입력되는 익스클루시브오어게이트(EX-OR1)출력단을 저항과 콘덴서로 된 적분회로(1)를 통해 모드보상회로(4a~4d)에 접속하고 전원(5V)과 수직동기신호(V)가 입력되는 익스클루시브오어게이트(EX-OR2)출력단을 저항과 콘덴서로된 적분회로(2)를 통해 모드보상회로(4a~4d)에 접속한 통상의 회로에 있어서, 상기 적분회로(1) 출력신호의 극성을 반전시켜 앤드게이트(AND2)(AND4)에 입력하는 인버터(INV1)(INV4)와, 상기 적분회로(1) 출력신호의 극성을 그대로 입력받는 앤드게이트(AND1)(AND3)와, 상기 적분회로(2) 출력신호의 극성을 반전시켜 앤드게이트(AND2)(AND3)에 입력하는 인버터(INV2)(INV3)와, 상기 인버터(INV1)(INV2)에서 극성이 반전된 신호를 입력받는 앤드게이트(AND2)와, 상기 적분회로(2) 출력신호의 극성을 그대로 입력받는 앤드게이트(AND1)(AND4)로된 스위칭회로(3)를 구비함을 특징으로 하는 동기극성을 이용한 모드(MODE)절환회로.
KR2019910005369U 1991-04-18 1991-04-18 동기극성을 이용한 모드(mode)절환회로 KR950004647Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910005369U KR950004647Y1 (ko) 1991-04-18 1991-04-18 동기극성을 이용한 모드(mode)절환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910005369U KR950004647Y1 (ko) 1991-04-18 1991-04-18 동기극성을 이용한 모드(mode)절환회로

Publications (2)

Publication Number Publication Date
KR920020375U KR920020375U (ko) 1992-11-17
KR950004647Y1 true KR950004647Y1 (ko) 1995-06-12

Family

ID=19312865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910005369U KR950004647Y1 (ko) 1991-04-18 1991-04-18 동기극성을 이용한 모드(mode)절환회로

Country Status (1)

Country Link
KR (1) KR950004647Y1 (ko)

Also Published As

Publication number Publication date
KR920020375U (ko) 1992-11-17

Similar Documents

Publication Publication Date Title
KR960035408A (ko) 액정 디스플레이 구동을 위한 구동 회로
KR850005038A (ko) 고전압 회로
KR970061481A (ko) 다계조 액정 디스플레이에 화상을 표시하기 위한 화상신호를 제어하는 화상신호 제어회로 및 그 제어방법
KR870004560A (ko) 교류전동기의 구동장치
KR840005867A (ko) 액정 장치 구동용 집적회로
KR950004647Y1 (ko) 동기극성을 이용한 모드(mode)절환회로
KR940010532A (ko) 인터페이스회로
TW334635B (en) Skew logic circuit device
JPS5498525A (en) Driving circuit for liquid crystal display unit
JPS5544284A (en) Voltage comparison circuit
JPS6431258A (en) Microprocessor
GB1268667A (en) Transistor inverter circuits
KR950028313A (ko) 동상신호 출력회로, 역상신호 출력회로 및 2상신호 출력회로
KR200229406Y1 (ko) 동기신호 변환회로
JPS6435493A (en) Signal processing circuit
KR910005007Y1 (ko) 영상 영역 제한 회로
KR960016142A (ko) 가변지연회로
DE3570936D1 (en) Signalling circuit
JPS63204757A (ja) Ｃｍｏｓ型ｉｃの出力バツフア回路
JPS57138877A (en) Da/ac inverter
JPH02233014A (ja) 正負信号発生回路
KR930006135Y1 (ko) 펄스 발생회로
SE8505870L (sv) Styrkrets
JP2661126B2 (ja) Ｄ／ａ変換器
JPS54110413A (en) Pulse motor drive circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990601

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee