KR950013802B1 - 전원위상 동기 디지탈 신호발생장치 - Google Patents

전원위상 동기 디지탈 신호발생장치 Download PDF

Info

Publication number
KR950013802B1
KR950013802B1 KR1019910016123A KR910016123A KR950013802B1 KR 950013802 B1 KR950013802 B1 KR 950013802B1 KR 1019910016123 A KR1019910016123 A KR 1019910016123A KR 910016123 A KR910016123 A KR 910016123A KR 950013802 B1 KR950013802 B1 KR 950013802B1
Authority
KR
South Korea
Prior art keywords
phase
circuit
signals
voltage
value
Prior art date
Application number
KR1019910016123A
Other languages
English (en)
Other versions
KR920007354A (ko
Inventor
아쓰시 이이지마
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR920007354A publication Critical patent/KR920007354A/ko
Application granted granted Critical
Publication of KR950013802B1 publication Critical patent/KR950013802B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/081—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source
    • H02M1/082—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Power Conversion In General (AREA)
  • Rectifiers (AREA)
  • Inverter Devices (AREA)
  • Control Of Eletrric Generators (AREA)

Abstract

내용 없음.

Description

전원위상 동기 디지탈 신호발생장치
제 1 도는 종래의 전원위상 동기신호 공급장치의 개통도,
제 2 도는 본 발명의 일실시예에 의한 전원 위상동기신호공급장치의 개통도,
제 3 도는 제 2 도에 보인 장치의 동작설명 타이밍도.
본 발명은 A.C. 전원위상동기 디지탈 신호공급장치에 관한 것이다.
일반적으로 사이리스터 레오나드장치(thyristor leonard system)와 사이클로 콘버터(cyclo-converter)장치등의 전압조정을 위상제어에 의해 행하는 제어장치 또는 전원장치에 자기소호가능한 스위칭소자를 사용한 전원회생 가능한 펄스폭변조(PWM) 방식의 콘버터를 배치하여 전원회생을 행하는 제어장치등 ; 교류모선에 동기된 제어를 행하는 제어장치에서는 교류모선의 위상에 동기된 신호가 반드시 필요하다.
최근에 마이크로컴퓨터의 현저한 발달에 따라, 사이리스터의 위상제어 뿐만 아니라 기타 제어에 마이크로컴퓨터가 널리 사용되고 있다.
그러므로 그에 대응하는 위상동기신호를 검출하기 위한 위상고정회로(PLL회로)로서 여러 종류가 실용화 됐다.
제 1 도는 대표적인 위상고정회로의 구성을 나타낸다.
도시된 바와같이, 전압검출기(1)는 전원전압을 강압하여 각상의 상전압신호 U,V,W를 논리검출회로(2)로 출력한다. 논리검출회로(2)는 전압신호 U,V,W를 그 극성에 따라 논리레벨 "1" 또는 "0"으로 변환하여 논리신호(2a~2c)를 출력하고, ROM(3)의 하위 어드레서(A0~A2)에 가한다. ROM(3)의 상위 어드레스(A3~A6)에는 후술하는 분주회로(7)의 분주신호(7a~7d)가 가해진다. ROM(3)은 어드레스신호에 대응하는 어드레스에 바이나리 전압정보(3a~3c)를 기억한다.
각 바이나리 전압정보(3a~3c)는 ROM(3)의 데이타출력단자(D0~D2)로부터 독출되어 가산기(4)에 가해진다. ROM(3)은 다른 데이타 출력단자(D3)를 갖고 있는데, 그로부터 분주기 클리어신호(3d)가 독출되어 분주회로(7)에 가산된다. 이 클리어신호(3d)가 전기각 180˚를 12분주로 제한하는 역할을 한다. 가산기(4)는 상응하는 전압신호를 각 바이나리 전압정보(3a~3c)에 가산하고 또한 가산신호(4a)를 전압평활회로(5)에 가산한다. 전압평활회로(5)는 가산신호(4a)를 평활하여 평활전압신호(5a)를 전압발진회로(6)로 공급한다. 전압발진회로(6)는 평활전압신호(5a)를 상응하는 펄스주파수신호(6a), 예를들어 12배 상용주파수(f5)에 상응하는 주파수로 변환한다. 분주회로(7)는 펄스신호(6a)를 분주하여 1/16, 1/8,1/4 및 1/2의 분주신호(7a~7d)를 발생한다.
교류전원에 전압이상 또는 위상어긋남이 없는 경우에, ROM(2)은 상응하는 어드레스에 각 위상간격 15˚마다에 기억된 각 바이나리 데이타를 특정하고 있으므로 ROM(3)은 처음 90˚간격(0~90)에서 "1"의 전압신호(3a)을, 둘째 90˚간격(90˚~180˚)에서 "0"의 신호(3a)를, 셋째 90˚간격(180˚~270˚)에서 "1"의 신호(3a)를, 넷째 90˚간격(270˚~360˚)에서 "0"의 신호(3a)를 그리고 데이타출력 단자들(D0,D1,D2)에서 다른 2위상들(V와 W상)에 대한 전압신호들(3b,3c)을 출력할 수 있다. 전압신호들(3b,3c)은 각각 기준위상의 전압신호(3a)에 대해 120˚와 240˚만큼 전이되어 있다.
전압검출신호들(U,V,W)이 정상상태에 있을 경우 ; ROM(3)은 전압평활회로(5)의 출력전압(5a)을 일정하게 유지시키기 위한 전압신호들(3a,3b,3c)을 출력하는 역할을 한다.
전압신호들(3a,3b,3c)은 각 신호에 대해 120˚전이되어 있고 또한 각상마다 각각 90˚간격으로 "1"과 "0"의 반복치를 갖는다.
이는 전압발진회로(6)의 출력펄스신호(6a)를 일정한 주파수의 펄스로 유지시키는 결과가 되며, 이 상태는 전압검출신호(U,V,W)가 교류모선의 상전압과 동기되는 것을 뜻한다. 12등분 위상간격마다 전압신호들(U,V,W)에 이상이 있을 경우, 각 전압정보(3a~3b)의 위상은 전이되며, 이는 평활회로(5)의 출력전압(5a)을 변경시키는 결과가 되므로, 그에 의해 전압발진회로(6)의 출력신호(6a)는 간헐발진상태로 들어간다. 즉, 출력신호(6a)는 일정한 주파수의 펄스가 되지 않는다.
실제로, 이와같은 위상고정장치(PLL)을 사용하여, 마이크로컴퓨터에 의해 교류모선에 동기하는 신호를 공급할 경우, 마이크로 컴퓨터의 기본 클록으로서 전압발진회로(6)의 출력신호(6a)를 사용하여 마이크로컴퓨터를 동작시킨다.
전술한 전원위상동기장치의 정밀성은 전압평활회로(5)와 전압발진회로(6)의 정밀성에 달려 있다. 전원주파수가 10%정도 전이될 경우, 전압발진회로(6)는 간헐발진상태로 들어가므로, 동기를 벗어나는 현상이 생긴다. 이 현상은 특히 교류모선에 유도된 전원이 상용전원에서 자가발전으로 절환될 때 야기된다. 상술한 설명으로부터 이해될 수 있는 바와같이, 동기를 벗어나는 현상이 위상고정장치에 나타날 경우, 마이크로컴퓨터의 기본 클록으로서 동기신호를 사용하여 장치를 제어할시에 이상이 생기므로 장치 전체에 치명적인 손상을 야기한다.
그밖에도, 전압평활회로(5)와 전압발진회로(6) 주변의 부품들이 아나로그회로들로 구성되므로 이것 또한 장치전체의 신뢰성을 낮추는 요인이 된다.
본 발명은 전술한 단점을 제거하기 위한 것으로 본 발명의 목적은 전원주파수의 어긋남에 대한 동기를 벗어나는 현상을 견딜 수 있는 전원위상과 동기하는 신호를 공급하는 신뢰성 있는 장치를 제공하는데 있다.
본 발명의 일태양에 의하면, 전원위상과 동기하는 신호를 출력하는 장치는 교류모선의 각상의 전압을 검출하는 전압검출기와 검출된 전압신호를 그와 동기하는 논리신호로 변환하는 논리검출회로와 상기 논리신호들의 선단부와 후단부를 검출하는 디코더회로와, 소정의 위상차각지령치를 최종 동기신호와 비교하여 그들간의 차를 구하여 그차를 0으로 하기 위한 위상차각수정치를 공급하는 연산수단과, 위상차각수정치를 적분하여 적분값이 소정치에 도달할 때마다 그 값을 클리어하여 적분연산을 재개시하는 적분회로와 상기 적분회로에 의해 얻은 적분치를 논리 신호의 선단부와 후단부에서 고정하여 고정된 값을 동기신호로서 공급하는 랫치회로를 포함한다.
동작에 있어서, 이 장치는 교류모선의 위상전압을 바이나리 논리신호로 변환하고 마이크로컴퓨터를 사용하여 논리신호의 선단부와 후단부에서 위상차각데이타를 돌출한 후 상기 위상차간데이타를 프리세트된 위상각지령치와 비교하여 비교편차를 비례, 적분연산하여 그의 편차를 항상 0이 되도록 위상차 각수정데이타를 적분회로에 공급하는 단계를 행한다. 적분회로의 출력은 논리신호의 선단부와 후단부에서 고정되며, 이 고정신호는 위상차각데이타로서 사용된다.
그러므로 교류모선의 전원주파수가 정상상태로부터 변동되면, 마이크로컴퓨터는 독취된 위상차각이 곧바로 위상차각지령치에 근사하도록 해준다. 그러므로, 랫치회로를 사용하여 적분회로의 출력신호를 고정시켜 얻은 위상신호는 교류모선의 전원위상 및 위상차 각지령치와 동기된다.
제 2 도는 본 발명의 일실시예에 의한 전원위상과 동기하는 신호를 출력하는 장치를 나타내는 개통도이다.
도시된 바와같이 전원검출기(1)는 교류모선(17)의 전압을 강압하는 한편 위상전압신호들(U,V,W)을 논리검출기(2)에 출력한다.
논리검출기(2)는 전압신호들(U,V,W)을 그들 신호의 극성에 따라 상응하는 논리레벨 "1" 또는 "0"으로 변환한다. 변환된 논리신호들(2a~2c)은 디코더회로(8)에 송출된다. ㄷ'코더회로(8)는 논리신호들(2a~2c)을 디코드하여, 전압신호들(U,V,W)과 동기하는 디코드된 신호(8a~8f)를 출력한다. 이들 디코드된 신호들(8a~8f)은 디코더회로(8)로부터 랫치회로(9)로 송출된다. 랫치회로(9)는 디코드된 신호(8a~8f)를 수신하여 각 논리신호들(2a~2c)의 선단부와 후단부에서 적분회로(16)로부터 출력된 위상차 각데이타(16a)를 고정한다. 그 다음, 랫치회로(9)는 동기신호(9a)로서 고정된 신호를 공급한다.
랫치회로(9)는 동기신호(9a)를 데이타(10a)로서 일시 기억하는 입력버퍼(10)에 접속된다. 데이타(10a)는 버스라인(11)을 통해 마이크로컴퓨터(12)에 의해 독출된다.
이 마이크로컴퓨터(12)는 연산프로그램을 기억하는 ROM(13)과 상기 프로그램에 의해 처리된 연산결과를 기억하는 ROM(14)을 포함한다. 마이크로컴퓨터(12)는 그 연산결과를 위상차각 수정데이타(15a)로서 출력버퍼(15)를 통해 적분회로(16)에 보낸다. 이 적분회로(16)는 위상차각 수정데이타(15a)를 일정간격으로 가산(즉 적분)하여 그 적분치가 소정치(VC)에 달할때마다 적분연산을 다시 시작한다. 그 다음 적분회로(16)는 적분치신호로서 얻은 위상차각데이타(16a)를 랫치회로(9)에 송출한다.
본 실시예는 디코더회로(8), ROM(3) 대신 점선 A로 둘러싼 랫치회로(9) 및 적분회로(16) ; 가산기(4), 전압평활회로(5), 전압발진회로(6), 제 1 도에 보인 바와같은 종래회로에 구비된 분주회로(7)를 포함한다.
전술한 구성을 갖는 본 발명의 실시예의 동작을 제2 및 3도를 참조하여 설명한다. 전압검출기(1)는 교류모선(17)의 각위상 전압을 검출하여 제 3 도의 일부 (a)에 보인 바와같은 전압신호(U,V,W)를 공급한다.
논리검출회로(2)는 그 전압신호들(U,V,W)을 각 신호의 극성에 따라 논리레벨 "1" 또는 "0"으로 변환하여 제 3 도의 부분(b)에 보인 바와같은 논리신호들을 니코더회로(8)에 공급한다. 디코더회로(8)는 논리신호들(2a~2c)의 선단부들에서 펄스신호들(8a~8c)을 그리고 후단부들에서 펄스신호들(8d~8f)을 발생한다. 랫치회로(9)는 디코더회로(8)로부터 보낸 신호들(8a~8f)과 동기하여 적분회로(16)로부터 보낸 위상차각데이타(16a)(제 3 도의 부분(c) 참조)를 고정하여 제 3 도의 부분(d)에 보인 바와같은 동기신호들(θu,θv,θw,θx,θy,θZ)을 공급한다. 제 2 도에서, 신호(9a)는 그 신호들의 집합을 나타낸다.
이 동기신호들(θu~θZ)은 마이크로컴퓨터(12)의 각 어드레스들에 각각 할당된다.
그러므로, 마이크로컴퓨터(12)는 입력버퍼(10)를 통해 동기신호(θu~θZ)를 개별적으로 독취할 수 있다.
마이크로컴퓨터(12)가 신호(2a)의 선단부에서 고정된 신호(θu)를 독취했다고 하면, 마이크로컴퓨터(12)는 신호(θu)의 값을 ROM(13)내에 프리세트된 위상차각지령치와 비교하여 최종 편차의 비례 적분역산을 행한다. 그 다음, 마이크로컴퓨터(12)는 그 편차를 항상 0으로 해주는 위상차각수정데이타를 구하여 출력버퍼(15)를 통해 적분회로(16)에 공급한다. 그에 의해 구해낸 값은 적분회로(16)에 위상차각 수정데이타(15a)로서 가해진다.
신호(2a)의 선단부에서 고정된 데이타(θu)가 위상차각지령치보다 작을 경우, 그 차는 양이다. 적분회로(16)에 입력될 위상차각 수정데이타(15a)를 확대하고, 신호(16a)의 주기(T)를 감소하고, 그에 의해 신호(16a)의 선단부의 경사를 급하게 해주는 단계를 행한다.
이는 랫치회로(9)에 의해 신호(2a)의 선단부에 고정된 위상차각데이타(θu)가 더 커지는 결과가 된다. 한편, 신호(2a)의 선단부에서 고정된 데이타(θu)가 위상차각지령치보다 클 경우, 그 차는 음이다. 그러므로 동작은 상술한 것과 반대로 되어 위상차각데이타(θu)는 더 작아진다.
마이크로컴퓨터(12)는 다른 동기신호들(θu~θm)에 대해 동일한 방식으로 처리를 행한다.
본 실시예에 의하면, 동기신호들(θu~θZ)은 개별적으로 수정된다. 본 발명은 본 실시예에만 국한되지 않고 그 신호들을 합성해서 평균값을 구하는 단계들을 행하는 구성에도 적용할 수 있음을 본 분야의 숙련된 자는 쉽게 이해할 수 있을 것이다.

Claims (5)

  1. 교류모선(17)의 각상의 전압을 검출하는 전압검출기(1)와, 상기 검출전압신호들(U,V,W)을 그와 동기하는 논리신호들(2a,2b,2c)로 변환하는 논리검출회로(2)와, 상기 논리회로들(2a,2b,2c)의 선단부와 후단부를 검출하는 디코더회로(8)와, 소정의 위상차각지령치를 최종 동기신호(9a)(=θu~0Z)과 비교하여 차를 구한 후 상기 차가 0이 되도록 위상차각수정치(15a)을 공급하는 연산수단(12)과, 상기 위상차각수정치(15a)를 적분하여 상기 적분치가 소정치에 달할 때마다 상기값(15a)을 클리어하고 상기 적분연산을 재개시하는 적분회로(16)와, 상기 논리신호각각의 선단부와 후단부에서 적분회로(16)에 의해 구한 적분치를 고정하여 상기 고정치를 동기신호(9a)로서 공급하는 랫치회로(9)를 포함하는 것이 특징인 전원 위상동기 디지탈신호 발생장치.
  2. 제 1 항에 있어서, 상기 연산수단(12)은 상기 위상차각지령치를 상기 동기신호와 비교하여, 상기 위상차각수정치를 공급할 목적으로 상기 비교된 차에 대해 비례 적분연산을 행하는 것이 특징인 전원 위상동기 디지탈신호 발생장치.
  3. 제1 또는 2항에 있어서, 상기 연산수단(12)은 마이크로컴퓨터로 구성되는 것이 특징인 전원 위상동기 디지탈신호 발생장치.
  4. 제1 또는 2항에 있어서, 상기 동기신호(9a)는 2이상의 위상지점들에 상응하는 2이상의 신호들로 구성되며, 이 신호들은 상기 연산수단(12)과 상기 적분회로(16)에서 개별적으로 처리되는 것이 특징인 전원 위상동기 디지탈신호 발생장치.
  5. 제1 또는 2항에 있어서, 상기 동기신호(9a)는 2이상의 위상지점들에 상응하는 2이상의 신호들로 구성되며, 이 신호들의 합성치들 또는 평균치는 상기 연산수단(12)과 상기 적분회로(16)에서 처리되는 것이 특징인 전원 위상동기 디지탈신호 발생장치.
KR1019910016123A 1990-09-17 1991-09-16 전원위상 동기 디지탈 신호발생장치 KR950013802B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2246444A JP2758258B2 (ja) 1990-09-17 1990-09-17 電源同期位相固定装置
JP90-246444 1990-09-17

Publications (2)

Publication Number Publication Date
KR920007354A KR920007354A (ko) 1992-04-28
KR950013802B1 true KR950013802B1 (ko) 1995-11-16

Family

ID=17148544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016123A KR950013802B1 (ko) 1990-09-17 1991-09-16 전원위상 동기 디지탈 신호발생장치

Country Status (6)

Country Link
US (1) US5285374A (ko)
EP (1) EP0476581B1 (ko)
JP (1) JP2758258B2 (ko)
KR (1) KR950013802B1 (ko)
DE (1) DE69100890T2 (ko)
HK (1) HK144094A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473533A (en) * 1993-12-02 1995-12-05 Best Power Technology, Incorporated Method and apparatus for efficient phase and frequency coherence locking optimized for digital systems
CN104579514B (zh) * 2014-12-10 2016-10-05 中国航空工业集团公司北京长城计量测试技术研究所 一种平衡接口方式下串行数据总线信号的仿真方法
US11026467B2 (en) * 2016-05-05 2021-06-08 Fox Head, Inc. In-molded helmet chinbar
CN109521238A (zh) * 2018-11-09 2019-03-26 中电科仪器仪表有限公司 一种示波器平台高速总线的解码、触发和分析系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657732A (en) * 1968-11-29 1972-04-18 Burroughs Corp Phase synchronizing system
DE2941287A1 (de) * 1979-10-11 1981-04-30 Siemens AG, 1000 Berlin und 8000 München Digitale zuendsteuervorrichtung fuer stromrichterventile
US4484152A (en) * 1982-05-19 1984-11-20 Westinghouse Electric Corp. Phase-locked loop having improved locking capabilities
JPS60113663A (ja) * 1983-11-25 1985-06-20 Toshiba Corp 位相検出装置
DE3719582C2 (de) * 1987-06-12 1999-01-28 Philips Broadcast Television S Schaltungsanordnung zur Erzeugung eines Phasenreferenzsignals
EP0310088B1 (en) * 1987-10-01 1996-06-05 Sharp Kabushiki Kaisha Digital phase-locked loop system
US4855683A (en) * 1987-11-18 1989-08-08 Bell Communications Research, Inc. Digital phase locked loop with bounded jitter

Also Published As

Publication number Publication date
US5285374A (en) 1994-02-08
DE69100890D1 (de) 1994-02-10
HK144094A (en) 1994-12-23
JPH04125032A (ja) 1992-04-24
KR920007354A (ko) 1992-04-28
EP0476581B1 (en) 1993-12-29
DE69100890T2 (de) 1994-05-26
JP2758258B2 (ja) 1998-05-28
EP0476581A1 (en) 1992-03-25

Similar Documents

Publication Publication Date Title
JPH06244717A (ja) 発振器クロック信号生成回路
KR880002315A (ko) 전동기의 속도 제어장치
KR960030008A (ko) 소자 프로세서와 복수개의 소자 프로세서를 사용하는 전력 분배 멀티프로세서
KR950013802B1 (ko) 전원위상 동기 디지탈 신호발생장치
JP3193535B2 (ja) サンプリングクロック生成回路
JPH0430817Y2 (ko)
JPH11178380A (ja) モータ速度制御装置
JP3011489B2 (ja) 電源同期位相固定装置
JP2655165B2 (ja) 同期インバータの同期方法、同期信号発生回路および同期インバータ装置
JPH1014234A (ja) 電源のディジタル制御装置
JP3694977B2 (ja) 位相比較器
JP2679307B2 (ja) Ｐｗｍパルス発生方法
KR930004088B1 (ko) 3상 전원의 상회전 방향 측정회로
KR0186097B1 (ko) 저전력 소모형 디지탈 주파수 합성장치
RU2138903C1 (ru) Электропривод постоянного тока
JPS62231923A (ja) ガルバノミラ−光学系における走査速度補正装置
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법
KR0122850Y1 (ko) 동기클럭 손실 방지장치
KR0182699B1 (ko) 위상 동기 루프 바이너리 추적 방법
KR900009180Y1 (ko) 시스템 클럭 전환회로
JPS6259553B2 (ko)
JP2534657B2 (ja) 位相同期発振器
JPH0588051B2 (ko)
JPS6124319A (ja) 制御系入力用検出装置
KR920005240Y1 (ko) 동기신호 스위칭회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061031

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee