KR0129194B1 - 트랜치에칭을 이용한 고속반도체소자 제조방법 - Google Patents
트랜치에칭을 이용한 고속반도체소자 제조방법Info
- Publication number
- KR0129194B1 KR0129194B1 KR1019890007034A KR890007034A KR0129194B1 KR 0129194 B1 KR0129194 B1 KR 0129194B1 KR 1019890007034 A KR1019890007034 A KR 1019890007034A KR 890007034 A KR890007034 A KR 890007034A KR 0129194 B1 KR0129194 B1 KR 0129194B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor device
- trench
- trench region
- epitaxial layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
제1도의 (a) 내지 (g)는 종래 바이폴라 반도체소자의 제조에 대한 공정도.
제2도는 종래 바이폴라 반도체소자의 단면구성도.
제3도는 (a) 내지 (h)는 본 발명 고속반도체 소자의 제조에 대한 공정도.
제4도는 본 발명 고속반도체소자의 단면구성도.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : P형기판 2, 12 : 매립층
3, 13 : 에피텍셜층 4 : 소자격리층
5, 17 : 베이스 6, 20 : 에미터
6', 20' : 콜렉터 7, 21 : 금속막
14, 18 : 산화막 15, 19 : 폴리실리콘
16 : PH영역
본 발명은 바이폴라(Bipalar)반도체소자 제조방법에 관한 것으로, 특히 트랜치(Trench)에칭을 이용하여 고속의 바이폴라 반도체소자에 적당하도록 한 고속반도체소자 제조방법에 관한 것이다.
제1도는 종래 바이폴라 반도체소자의 제조공정도로서, 제1도의 (a)에 도시한 바와같이, P형기관(1)을 준비한후 제1도의 (b)에 도시한 바와같이, 고농도의 불순물(n+)을 주입하여 매립층(2)을 형성한다.
이후, 제1도의 (c)에 도시한 바와같이 상기의 소자위에 n형으로 에피텍셜(Epitaxinl)층(3)을 형성한 다음 제1도의 (d)와 같이, 상기 매립층(2)양측에 상기 에피텍셜층(3)과 P형기관(1)이 겹치는 소자격리층(4)을 형성하고 제1도의 (e)에 도시한 바와같이, 상기 에피텍셜층(3)위에 P형 불순물로 베이스(5)를 형성한다.
그런 다음 제1도의 (f)에 도시한 바와같이, 고농도 불순물(n+)을 이온주입하여 에미터(6)와 콜렉터(6')를 형성한 다음 제1도의 (g)에 도시한 바와같이, 상기 베이스(5), 에미터(6) 및 콜렉터(6') 위에 금속막(7)을 형성하는 공정을 수행함에 따라 제2도에 도시한 바와 같은 바이폴라 반도체소자를 제조하였다. 이와같이 제조된 종래의 바이폴라 반도체소자는 제2도에 도시한 바와 같이, 전자가 에미터(6)로 주입된후 베이스(5)를 통해 고농도의 불순문(n+)이 주입된 매립층(2), 콜렉터(6')와 직렬연결되어 전류루프를 형성하며, 이 때 소자격리층(4)에 의한 격리방법은 P+층으로 이용하는 정션 격리형으로 되어 있다.
그런데 상기와 같은 종래 바이폴라 반도체소자에 있어서는 에피텍셜층이 4 - 5㎛ 정도로 조정되어 일반적인 민생용기기에 들어가므로 유니티게인(Unity Gein)이 1G Hz 미만으로 되어 저속으로 수행되는 소자응용에 이용되는 문제점이 있었다.
본 발명은 이와같은 종래의 문제점을 개선하기 위해 트렌치에칭을 이용하여 고속을 요구하는 제품에 적당하도록 한 고속반도체소자 제조방법을 창안한 것으로, 이하 첨부한 도면에 의해 상세히 설명한다.
제3도의 (a) 내지 (h)는 본 발명 고속반도체소자의 제조공정도로서, 제3도의 (a)에 도시한 바와같이 P형기판(11)을 형성한 후 제3도의 (b)에 도시한 바와같이, 고농도 불순물(n+)을 이온주입하여 매립층(12)을 형성한다.
이후, 제3도의 (c)에 도시한 바와같이 저농도 불순물(n+)을 재질로 하여 1.5-3㎛ 정도의 두께를 갖는 에피텍셜층(13)을 형성한다. 이와같이하여 제3도의 (d)에 도시한 바와같이, 상기 매립층(12) 양측에 트렌치 영역을 정의한 다음 상기 에피텍셜층(13)과 P형기판(11)이 겹치도록 식각하여 트랜치를 형성한 후 그 트랜치영역에 얇은 산화막(14)을 입히고, 그 위에 화학기상증착(CVD)방법으로 폴리실리콘(15)을 증착한다.
다음 공정으로 제3도 (e)에 도시한 바와같이, PH영역(16)을 형성한후 보론(B)을 이온주입하여 베이스(17)를 형성한다. 이후, 제3도의 (f)에 도시한 바와같이 상기 베이스(17)의 가장자리에 트렌치영역을 정의한 다음 상기 매립층(12)의 일부분까지 식각하여 트렌치영역을 식각한 후 그 트렌치영역에 얇은 산화막(18)을 입힌후 화학기상증착(CVD)방법으로 그 산화막(18)위에 폴리실리콘(19)을 증착한다.
다음에 제3도의 (g)에 도시한 바와같이 고농도 불순물(n+)을 이온주입하여 에미터(20), 콜렉터(20')를 형성한 다음 제3도의 (h)에 도시한 바와같이, 상기 베이스(17), 에미터(20), 콜렉터(20')위에 금속막(21)을 형성하는 공정을 수행함에 따라 제4도에 도시한 바와같은 고속반도체 소자를 제조한다.
이와 같이하여 제조된 고속반도체소자는 전자흐름이 에미터(20)에서 주입된후 베이스(17)를 통해 콜렉터(20')로 가는 전형적인 루프를 형성하는 것으로, 베이스(17)계면의 3부위가 트렌치분리에 의해 완전차단되므로 정션커패시스턴스가 감소되며, 또한 콜렉터(20')측과도 베이스(17), 에미터(20), 매립층(12)을 통하지 않고도 격리되어 있는 상태로서 누설전류도 상대적으로 줄어들게 되므로 고품질의 장치와 고속의 소자를 형성할 수 있는 것이다.
이상에서 상세히 설명한 바와같이 본 발명은 기존의 저속장치에 적용되는 것과는 상대적으로 고속을 요구하는 제품에 적용할 수 있으며, 안정된 결과를 얻게 되므로 고속을 요하는 A/D, D/A 변환기등에 적용할 수 있는 효과가 있다.
Claims (5)
- (정정) P형기판에 매립층을 형성하는 공정과, 상기 매립층위에 에피텍셜층을 형성하는 공정과, 상기의 소자에 트렌치영역을 정의한후 식각하여 제1트렌치영역을 형성하는 공정과, 상기 트렌치영역에 산화막과 제1폴리실리콘을 차례로 형성하는 공정과, PH영역을 형성한후 이온주입을 통해 베이스(17)을 형성하는 공정과, 상기 베이스(17)의 계면에 제2트렌치영역을 정의하는 공정과, 정의된 영역을 식각하여 제2트렌치영역을 형성하는 공정과, 제2트렌치영역에 산화막과 제2폴리실리콘을 차례로 형성하는 공정과, 상기의 소자에 에미터, 콜렉터를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 고속반도체소자 제조방법.
- (정정) 제1항에 있어서, 에피텍셜층은 1.5-3㎛로 형성하는 것을 특징으로 하는 고속반도체소자 제조방법.
- (정정) 제1항에 있어서, 제1, 제2폴리실리콘은 화학기상증착(CVD)방법으로 형성되는 것을 특징으로 하는 고속반도체소자 제조방법.
- (정정) 제1항에 있어서, 제1트렌치영역은 에피텍셜층을 통해 P형기판의 일부까지 형성되는 것을 특징으로 하는 고속반도체소자 제조방법.
- (신설) 제1항에 있어서, 제2트렌치영역은 에피텍셜층을 통해 매립층과 P형기판이 겹치는 부분까지 형성되는 것을 특징으로 하는 고속반도체소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890007034A KR0129194B1 (ko) | 1989-05-25 | 1989-05-25 | 트랜치에칭을 이용한 고속반도체소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890007034A KR0129194B1 (ko) | 1989-05-25 | 1989-05-25 | 트랜치에칭을 이용한 고속반도체소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900019168A KR900019168A (ko) | 1990-12-24 |
| KR0129194B1 true KR0129194B1 (ko) | 1998-04-07 |
Family
ID=19286483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890007034A KR0129194B1 (ko) | 1989-05-25 | 1989-05-25 | 트랜치에칭을 이용한 고속반도체소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0129194B1 (ko) |
-
1989
- 1989-05-25 KR KR1019890007034A patent/KR0129194B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900019168A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4476622A (en) | Recessed gate static induction transistor fabrication | |
| KR100275540B1 (ko) | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH03209833A (ja) | 先進的エピタキシャル堆積技術を利用したＳｉ／ＳｉＧｅ異種接合バイポーラトランジスタ及びその製造方法 | |
| EP0153686B1 (en) | Method for making transistor | |
| KR0129194B1 (ko) | 트랜치에칭을 이용한 고속반도체소자 제조방법 | |
| KR880000483B1 (ko) | 반도체소자의 제조방법 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| EP0194199A2 (en) | Double gate static induction thyristor and method for manufacturing the same | |
| US20030062598A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
| KR0152680B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR960000701B1 (ko) | 바이폴라 트랜지스터의 소자분리영역 제조방법 | |
| KR0135175B1 (ko) | 반도체 소자 제조방법 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR920009365B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR940001257B1 (ko) | 반도체 소자 제조방법 | |
| KR100268857B1 (ko) | 수직 바이폴라 트랜지스터의 제조방법 | |
| KR930004722B1 (ko) | 반도체 소자 제조방법 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| KR950000137B1 (ko) | 반도체 장치의 제조방법 | |
| JP2974442B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| KR940005706B1 (ko) | 이온 주입을 이용한 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |