KR0118878B1 - 캐패시터의 유전체막 형성방법 - Google Patents

캐패시터의 유전체막 형성방법

Info

Publication number
KR0118878B1
KR0118878B1 KR1019940008494A KR19940008494A KR0118878B1 KR 0118878 B1 KR0118878 B1 KR 0118878B1 KR 1019940008494 A KR1019940008494 A KR 1019940008494A KR 19940008494 A KR19940008494 A KR 19940008494A KR 0118878 B1 KR0118878 B1 KR 0118878B1
Authority
KR
South Korea
Prior art keywords
dielectric film
forming
capacitor
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940008494A
Other languages
English (en)
Other versions
KR950030336A (ko
Inventor
박대일
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940008494A priority Critical patent/KR0118878B1/ko
Publication of KR950030336A publication Critical patent/KR950030336A/ko
Application granted granted Critical
Publication of KR0118878B1 publication Critical patent/KR0118878B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/075—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers of multilayered thin functional dielectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조공정중 유전체막을 형성시키는 방법에 관한 것으로 전하저장전극에 도펀트를 주입한 후 도펀트가 표면에만 집중된 상태에서 그 상부에 자연산화막이 성장될 때 발생되는 자연산화막의 불균일 성장을 방지하기 위해 ONO(Oxide-Nitride-Oxide) 구조의 유전체막을 형성하기전에 도핑(Doping)된 전하저장전극을 고온의 N2가스 분위기에서 열처리(Anneal)한 후 그 상부에 유전체막을 형성시키므로써 자연산화막이 균일하게 성장되는 캐패시터의 유전체막 형성방법에 관한 것이다.

Description

캐패시터의 유전체막 형성방법
제 1 도는 실리콘 기판상에 캐패시터가 형성된 상태의 단면도.
제 2a 도는 종래기술에 따라 캐패시터를 형성하는 공정을 나타내는 단면도.
제 2b 도는 본 발명에 따라 캐패시터를 형성하는 공정을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1: 실리콘 기판 2: 불순물 영역
3 및 9: 절연 산화막 4: 전하저장전극
5: 자연 산화막 6: 질화막
7: 산화막 8: 플레이트 전극
10: 도펀트
본 발명은 캐패시터의 유전체막 형성방법에 관한 것으로, 특히 ONO(Oxide-Nitride-Oxide) 구조의 유전체막을 형성하기 전에 도핑(Doping)된 전하저장전극을 고온의 N2가스 분위기에서 열처리(Anneal)한 후 그 상부에 유전체막을 형성시키므로써 유전체막중의 하부층인 자연산화막(Native Oxide)이 균일하게 성장되도록 하여 캐패시턴스(Capacitance)를 안정회시킬 수 있는 캐패시터의 유전체막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에서 캐패시터는 전하저장전극 및 플레이트 전극사이에 유전체막을 형성시키므로써 이루어진다. 상기 유전체막은 산화막-질화막-산화막(Oxide-Nitride-Oxide)이 순차적으로 형성되는데, 상기 유전체막의 전체 두께는 캐패시턴스에 직접적인 영향을 준다. 그러면 종래 캐패시터의 유전체막 형성방법을 제 1 및 제 2a 도를 통해 설명하면 다음과 같다.
종래 캐패시터의 유전체막은 제 1 도에 도시된 바와같이 불순물 영역(2)이 형성된 실리콘 기판(1) 상부에 절연 산화막(3)을 형성한 후 패터닝하여 전하저장전극용 콘택홀을 형성하고 폴리실리콘(poly silicono)을 증착하고 도펀트(예를들어 인(Phosphorus))를 주입하여 전하저장전극(4)을 형성한 다음 그 상부에 유전체막 형성을 위해 700℃ 온도 및 N2+ O2가스 분위기에서 자연산화막(Native Oxide)(5)을 성장시키고 질화막(6) 및 산화막(7)을 순차적으로 형성하며, 이후 플레이트 전극(8) 및 절연산화막(9)을 형성시키면 캐패시터가 이루어진다. 그런데 상기 자연산화막(5)은 이전상태 즉, 전하저장전극(4)의 이온주입 상태에 따라 성장속도가 변하고, 이후공정 즉, 질화막(6)의 형성에 영향을 미치며 제 2a 도에 도시된 바와같이 도펀트(10)가 전하저장전극(4)의 표면에만 집중(Concentration)되는 종래의 기술을 이용하면 자연산화막(5)의 두께가 불균일하게 성장되어 캐패시터(Capacitor)의 특성이 저하되는 원인이 된다.
따라서 본 발명은 ONO(Oxide-Nitride-Oxide) 구조의 유전체막을 형성하기전에 도핑(Doping)된 전하저장전극을 고온의 N2가스 분위기에서 열처리(Anneal)한 후 그 상부에 유전체막을 형성시키므로써 상기한 단점을 해소할 수 있는 캐패시터의 유전체막 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 불순물 영역(2)이 형성된 실리콘 기판(1) 상부에 절연산화막(3)을 형성한 후 패터닝하여 전하저장전극용 콘택홀을 형성하고 폴리실리콘을 증착한 후 도펀트를 주입하여 전하저장전극(4)을 형성시킨 다음 고온의 N2가스 분위기에서 열처리 공정을 진행시키는 단계와, 상기 단계로부터 고온의 N2및 O2가스 분위기에서 자연 산화막(5)을 성장시키는 단계와, 상기 단계로부터 질화막(6) 및 산화막(7)을 순착적으로 형성시키는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명에 따른 캐패시터의 유전체막 형성방법은 제 2b 도에 도시된 바와같이 불순물영역(2)과 접속되도록 전하저장전극(4)을 형성한 후 상기 전하저장전극(4)에 도펀트(예를들어 인(P))(10)를 주입하고 예를들어 800℃ 고온의 N2가스 분위기에서 열처리(Anneal) 공정을 진행한 다음 자연 산화막(5)을 성장시키게 되는데, 상기 도펀트(10)가 상기 전하저장전극(4)의 내부전체에 균일하게 확산되기 때문에 상기 자연산화막(5)의 두께가 균일하게 성장된다. 이후, 질화막(6), 산화막(7) 및 플레이트 전극(8)을 차례로 형성시키면 캐패시터가 완성된다.
상술한 바와같이 본 발명에 의하면 ONO 구조의 유전체막 두께에 큰 영향을 미치는 자연산화막의 두께를 안정화시켜 캐패시턴스를 안정되게 하고 소자의 특성을 향상시킬 수 있는 탁월한 효과가 있다.

Claims (1)

  1. 캐패시터의 유전체막 형성방법에 있어서, 불순물 영역(2)이 형성된 실리콘 기판(1) 상부에 절연산화막(3)을 형성한 후 패터닝하여 전하저장전극용 콘택홀을 형성하고 폴리실리콘을 증착한 후 도펀트를 주입하여 전하저장전극(4)을 형성시킨다음 고온의 N2가스 분위기에서 열처리 공정을 진행시키는 단계와, 상기 단계로부터 고온의 N2및 O2가스 분위기에서 자연 산화막(5)을 성장시키는 단계와, 상기 단계로부터 질화막(6) 및 산화막(7)을 순차적으로 형성시키는 단계로 이루어지는 것을 특징으로 하는 캐패시터의 유전체막 형성방법.
KR1019940008494A 1994-04-22 1994-04-22 캐패시터의 유전체막 형성방법 Expired - Fee Related KR0118878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940008494A KR0118878B1 (ko) 1994-04-22 1994-04-22 캐패시터의 유전체막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940008494A KR0118878B1 (ko) 1994-04-22 1994-04-22 캐패시터의 유전체막 형성방법

Publications (2)

Publication Number Publication Date
KR950030336A KR950030336A (ko) 1995-11-24
KR0118878B1 true KR0118878B1 (ko) 1998-08-17

Family

ID=19381508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008494A Expired - Fee Related KR0118878B1 (ko) 1994-04-22 1994-04-22 캐패시터의 유전체막 형성방법

Country Status (1)

Country Link
KR (1) KR0118878B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073786A1 (ko) * 2011-11-16 2013-05-23 주식회사 원익아이피에스 박막 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505452B1 (ko) * 1997-12-30 2005-10-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
KR100795683B1 (ko) * 2002-04-19 2008-01-21 매그나칩 반도체 유한회사 반도체 소자의 커패시터 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073786A1 (ko) * 2011-11-16 2013-05-23 주식회사 원익아이피에스 박막 제조 방법
CN103946961A (zh) * 2011-11-16 2014-07-23 圆益Ips股份有限公司 薄膜制造方法

Also Published As

Publication number Publication date
KR950030336A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
US6368927B1 (en) Method of manufacturing transistor having elevated source and drain regions
KR19990072884A (ko) 다결정실리콘구조물의제조방법
JPH0691183B2 (ja) コンデンサを形成する方法
CN101770989A (zh) 半导体结构的形成方法
KR100307343B1 (ko) 실리콘게이트전계효과트랜지스터제조방법
KR100247904B1 (ko) 반도체 장치의 제조방법
KR950030336A (ko) 캐패시터의 유전체막 형성방법
KR100399957B1 (ko) 반도체소자의제조방법
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100246471B1 (ko) 반도체 장치의 절연막 형성방법
KR910006740B1 (ko) 2단계 데포방식의 산화층 형성방법
KR890001600B1 (ko) 콘덴서의 제조방법
KR100502676B1 (ko) 반도체 소자의 제조 방법
KR100327570B1 (ko) 반도체소자의 플러그라인 제조방법
JPH11176959A (ja) 半導体装置の製造方法
KR100431300B1 (ko) 플래쉬 메모리 셀 형성 방법
KR100307540B1 (ko) 반도체소자의 제조방법
JPH0590602A (ja) 半導体記憶素子およびその製法
KR100295667B1 (ko) 반도체소자의제조방법
JPS62241376A (ja) Ｍｏｓ型半導体装置の製造方法
KR960008565B1 (ko) 게이트전극 형성방법
KR970000975B1 (ko) 캐패시터의 저장전극 제조방법
KR100379505B1 (ko) 반도체 소자의 제조 방법
KR980005825A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100725

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100725

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000