WO2013073786A1 - 박막 제조 방법 - Google Patents

박막 제조 방법 Download PDF

Info

Publication number
WO2013073786A1
WO2013073786A1 PCT/KR2012/009158 KR2012009158W WO2013073786A1 WO 2013073786 A1 WO2013073786 A1 WO 2013073786A1 KR 2012009158 W KR2012009158 W KR 2012009158W WO 2013073786 A1 WO2013073786 A1 WO 2013073786A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film
deposition
depositing
manufacturing
Prior art date
Application number
PCT/KR2012/009158
Other languages
English (en)
French (fr)
Inventor
나경필
권영수
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to JP2014539875A priority Critical patent/JP6047580B2/ja
Priority to CN201280056387.1A priority patent/CN103946961B/zh
Publication of WO2013073786A1 publication Critical patent/WO2013073786A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the present invention relates to a method for manufacturing a thin film of a composite film, and to a thin film manufacturing method for improving a surface state when stacking thin films.
  • a line pattern For example, in order to fabricate a nanoscale MOSFET, it is necessary to have a line pattern having a very small line width. To implement such line patterns, a line pattern is etched using a hard mask.
  • a hard mask a composite film in which a nitride film and a TEOS (TetraEthOxySilane) oxide film are repeatedly stacked on a substrate may be used.
  • FIG. 1 is a flowchart illustrating a process of manufacturing a composite film in which a nitride film and an oxide film are repeatedly stacked on a substrate.
  • the process temperature for compensating for the reduction of the substrate temperature due to the gas injection is stabilized (S102).
  • the process temperature for plasma chemical vapor deposition (PECVD) is stabilized, a process gas for depositing a nitride film is injected and has a pressure stabilization time.
  • the nitride film is deposited (S103a).
  • the thin film surface treatment process S104 is performed by applying high frequency power to remove impurities from the deposited nitride film surface, the unreacted gas inside the reaction chamber is removed through an exhaust pump and the process is performed for oxide film deposition S103b.
  • the process is repeated to determine whether a composite film having a desired number of layers is formed (S105), and when the composite film having a desired number of layers is laminated, the substrate is taken out of the substrate processing apparatus (S106).
  • the surface treatment technology of the conventional composite film deposition process a technique for treating the interface before the deposition process through the high-frequency power, or the interface of the thin film after the deposition process is used in various semiconductor processes, nitride film or oxide film Depending on the type of thin film, such as the type and concentration of the gas used for the surface treatment is also variously studied.
  • the thin film surface treatment technology has high strength of high frequency power, the surface energy and charge between the thin film and the thin film or between the thin film and the parallel plate electrode are increased, and the composite film is deposited in an in-situ process.
  • the nanoparticles (nano particles) on the surface of the thin film may make the surface state of the thin film worse.
  • An object of the present invention is to improve the surface state of a thin film due to the application of high frequency power.
  • the technical problem of the present invention is to minimize the generation of nanoparticles due to the surface treatment.
  • the technical problem of the present invention is to produce an excellent composite film by improving the efficiency of the thin film surface treatment.
  • Embodiments of the present invention provide a method for manufacturing different thin films on a substrate, the method comprising depositing a first thin film, depositing a second thin film, and depositing the first thin film and the second thin film after the step of Removing impurities from the surface of the thin film by applying high frequency power to the surface of the thin film, and before depositing the second thin film on the surface of the first thin film, the surface of the first thin film by thermal chemical vapor deposition (Thermal-CVD).
  • a buffer film is formed on the surface to improve the surface state.
  • the high frequency power is applied to the surface of the thin film. And applying impurities to remove the impurities from the surface of the thin film.
  • the surface of the first thin film is discharged to improve the surface state.
  • the method of manufacturing different thin films on the substrate after depositing the first thin film, depositing the second thin film, and depositing the first thin film and the second thin film, high frequency power is applied to the surface of the thin film. Applying impurities to remove the surface of the thin film, and before the second thin film is deposited on the surface of the first thin film, the surface of the first thin film is discharged to remove residual charge, and then thermal chemical vapor deposition (Thermal- CVD) forms a buffer film on the surface of the first thin film to improve the surface condition.
  • Thermal chemical vapor deposition Thermal- CVD
  • the first thin film and the second thin film are alternately stacked by plasma chemical vapor deposition (PECVD), and the thermal chemical vapor deposition deposits a thin film at a higher temperature condition than the plasma chemical vapor deposition.
  • PECVD plasma chemical vapor deposition
  • the thermal chemical vapor deposition deposits a thin film at a temperature condition between 500 ° C and 600 ° C.
  • the first thin film is a nitride film, in the pressure range of 1.5 to 3.5 [Torr], N 2 3,000 to 15,000 [sccm], SiH 4 50 to 350 [sccm], NH 3 200 to 1,000 [sccm], He 2,000 to 5,000 [ sccm].
  • the buffer film deposited on the surface of the first thin film is formed by thermal chemical vapor deposition which deposits a thin film at a temperature condition of 500 to 600 ° C. within a range of 3 seconds to 5 seconds under the same process conditions as the first thin film process conditions. do.
  • the second thin film is an oxide film and is deposited using a flow rate of TEOS 150 to 350 [sccm], O 2 3,000 to 20,000 [sccm], and He 2.000 to 5,000 [sccm] in a pressure range of 1.5 to 3.5 [Torr].
  • the buffer film is formed of a buffer film having a thickness of 5 mV to 30 mV.
  • the surface state of the thin film to which the high frequency power is applied can be improved by reducing the surface energy of the thin film or removing the charge on the thin film surface. Therefore, due to the improved surface condition of the thin film, it is possible to effectively reduce the adsorption of unreacted gas into the thin film in the reaction chamber. In addition, the generation of nano particles on the surface of the thin film can be minimized. In addition, according to the embodiment of the present invention, it is possible to improve the efficiency of the thin film surface treatment to produce a composite film of excellent quality.
  • FIG. 1 is a flowchart illustrating a process of manufacturing a composite film in which a nitride film and an oxide film are repeatedly stacked on a substrate.
  • FIG. 2 is a schematic cross-sectional view of a substrate processing apparatus used in a method of manufacturing a semiconductor device according to the present invention, and is a chemical vapor deposition (CVD) apparatus, for example, plasma enhanced CVD (PECVD). It is a schematic cross section.
  • CVD chemical vapor deposition
  • PECVD plasma enhanced CVD
  • FIG. 3 is a view showing a composite film production process according to an embodiment of the present invention.
  • FIG. 4 is a sectional view showing a sequence in which a composite film is deposited according to an embodiment of the present invention.
  • FIG. 5 is a diagram showing the mobility of the TFT with respect to the nitride film average substrate roughness (SiN 3 average surface roughness).
  • FIG. 6 is a diagram showing the amount of gas flow with time in the deposition of a composite film according to an embodiment of the present invention.
  • FIG. 7 illustrates a thin film formation thickness according to a thin film formation process time according to an embodiment of the present invention.
  • FIG 8 illustrates oxide uniformity according to the initial thin film formation thickness according to an embodiment of the present invention.
  • FIG. 10 is a diagram illustrating plasma frequency power magnitude over time in the deposition of a composite film according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view of a substrate processing apparatus used for manufacturing a composite film according to the present invention, and a schematic cross-sectional view of a chemical vapor deposition (CVD) apparatus, for example, plasma enhanced CVD (PECVD). to be.
  • CVD chemical vapor deposition
  • PECVD plasma enhanced CVD
  • the PECVD apparatus used in the present invention includes a reaction chamber 100 having a reaction space therein, a substrate support 110 provided below the reaction chamber 100 to support the substrate 10.
  • the gas injection means 120 such as a shower head is provided on the upper side inside the reaction chamber 100 facing the substrate support 110, the injection gas And a first deposition source supply unit 130, a second deposition source supply unit 140 for vaporizing and supplying a second deposition source to the gas injection means 120, and a plasma generator 150 for exciting the deposition source. do.
  • the reaction chamber 100 provides a predetermined reaction zone and keeps it airtight.
  • the reaction chamber 100 includes a reaction part having a predetermined space, including a substantially circular flat part and a side wall part extending upwardly from the planar part, and positioned on the reaction part in a substantially circular shape to keep the reaction chamber 100 airtight. It may include a cover.
  • the reaction unit and the cover may be manufactured in various shapes other than a circle, for example, may be manufactured in a shape corresponding to the shape of the substrate 10.
  • the substrate support 110 is provided below the reaction chamber 100 and is installed at a position facing the shower head 120.
  • the substrate support 110 may be provided with, for example, an electrostatic chuck so that the substrate 10 introduced into the reaction chamber 100 may be seated.
  • the substrate support 110 may be provided in a substantially circular shape, but may be provided in a shape corresponding to the shape of the substrate 10 and may be made larger than the substrate 10.
  • a substrate lift 111 is provided below the substrate support 110 to move the substrate support 110 up and down. When the substrate 10 is seated on the substrate support 110, the substrate lift 111 moves the substrate support 110 to approach the gas injection means 120.
  • a heater (not shown) is mounted in the substrate support 110.
  • the heater generates heat to a predetermined temperature to heat the substrate 10 so that a predetermined film, such as an etch stop film and an interlayer insulating film, by a vapor deposition source is easily deposited on the substrate 10.
  • a cooling tube (not shown) may be further provided in the substrate support 110 in addition to the heater. The cooling tube allows the coolant to circulate in the substrate support 110 so that the cooling heat is transferred to the substrate 10 through the substrate support 110 to control the temperature of the substrate 10 to a desired temperature.
  • the gas injection unit 120 is installed at a position opposite to the substrate support 110 in the upper portion of the reaction chamber 100, and sprays the first deposition source and the second deposition source to the lower side of the reaction chamber 100.
  • the gas injection unit 120 has an upper portion connected to the first deposition source supply unit 130 and the second deposition source supply unit 140, and the lower portion of the gas injection unit 120 sprays a deposition source onto the substrate 10. Is formed.
  • the gas injection means 120 may be manufactured in a substantially circular shape, but may also be manufactured in the shape of the substrate 10. In addition, the gas injection means 120 may be manufactured with the same size as the substrate support 110.
  • the first deposition source supply unit 130 stores a source for depositing a nitride film, which is a first thin film, on the substrate. To this end, the first deposition source supply unit 130 is connected to the upper portion of the gas injection means 120, the first deposition source supply pipe 131 which is a chamber supply pipe for supplying the first deposition source to the gas injection means 120, And a 1-1 source source 132 and a 1-2 source source 134 for storing the first deposition source.
  • the first-first source source 132 and the first-second source source 134 are used to deposit a first thin film nitride (SiN 3 or Si 3 N 4 or SiN: H) on a substrate by PECVD. Silicon containing sources and nitrogen containing sources such as SiH 4 and NH 3 are stored. Thus, the first-first source source 132 storing the silicon-containing source (eg, SiH 4 ) and the first-second source source 134 storing the nitrogen-containing source (eg, NH 3 ) are included. In addition, other sources such as helium (He) and N 2 may be further added to deposit the nitride film. For this purpose, the other process source storage unit 136 may be separately configured.
  • a first thin film nitride SiN 3 or Si 3 N 4 or SiN: H
  • Silicon containing sources and nitrogen containing sources such as SiH 4 and NH 3 are stored.
  • the first deposition source supply unit 130 may discharge the silicon-containing source directly to the exhaust pump 160 without supplying the silicon-containing source (first-first source) to the reaction chamber 100.
  • the silicon-containing source and / or the nitrogen-containing source are discharged to the exhaust pump 160 without providing the reaction chamber 100 for a predetermined time.
  • the second deposition source supply unit 140 stores a source for depositing an oxide film, which is a second thin film, on the substrate. To this end, the second deposition source supply unit 140 is connected to the upper portion of the gas injection means 120 and vaporizes the second deposition source to supply the gas injection means 120.
  • the second deposition source supply unit 140 is separated from the first deposition source supply pipe 131, which is a chamber supply pipe, the second deposition source supply pipe 141, which is a chamber supply pipe for supplying the vaporized second deposition source to the gas injection means 120.
  • a vaporizer 148 for vaporizing a liquid source a 2-1 source source 142 which is a second deposition source storage unit for storing a liquid source, and a 2-2 source source 144 that stores O 2, which is a vaporization source, And a vaporization source storage unit 146 that stores the vaporization source. Therefore, the liquid source stored in the 2-1 source source 142 is vaporized through the vaporizer 148 is supplied to the gas injection means 120 through the second deposition source supply pipe 141 which is a chamber supply pipe is injected. At this time, the He gas stored in the vaporization source storage 146 is also delivered to the vaporizer 148.
  • the vaporizer 148 may be installed only on the second deposition source storage side if the vaporized gas (He) using the gaseous phase to vaporize only the liquid source.
  • the second deposition source storage section stores TEOS and O 2 as main sources for forming the second thin film, for example, silicon oxide film (SiO 2 ).
  • the second deposition source storage unit may be divided into a 2-1 source source (TEOS storage unit) and a 2-2 source source (O 2 storage unit).
  • the second deposition source supply unit 140 does not supply the TEOS source (2-1 source) and the O 2 source (2-2 source) to the reaction chamber, but directly to the exhaust pump 160. 2-1 source) and O 2 source (second-2 source) can be discharged.
  • a second deposition source pump pipe 143 is provided. In order to stabilize the oxide film during oxide deposition, the second vaporization source vaporized for a predetermined time at the initial stage of deposition is discharged to the exhaust pump without providing the reaction chamber.
  • the plasma generator 150 is installed to excite the first deposition source and the second deposition source to the plasma state using the plasma.
  • the plasma generating unit 150 applies electric power to the shower head on the substrate of the reaction chamber 100 and grounds it to the substrate support, thereby capacitively coupling plasma (CCP) to excite the plasma by using RF in the reaction space, which is the deposition space of the substrate. ; Capacitively Coupled Plasma) can be driven.
  • CCP capacitively coupled plasma
  • ICP inductively coupled plasma
  • FIG 3 is a view showing a composite film production process according to an embodiment of the present invention
  • Figure 4 is a view showing a cross-sectional view of the composite film is deposited according to an embodiment of the present invention.
  • the first thin film will be described as an nitride film and the second thin film as an example, but it will be apparent that a thin film of another component may be used as the first thin film and the second thin film.
  • the substrate 10 having the predetermined structure is moved to a required position on the deposition process inside the reaction chamber by using the substrate seating means.
  • the substrate is seated (S301). That is, when the substrate is loaded into the reaction chamber, the substrate is seated on the substrate support 110, and the substrate elevator is lifted upward to maintain the interval between the substrate support 110 and the gas injection means 120 at a predetermined interval. .
  • the substrate When the substrate is seated at the deposition position of the substrate processing apparatus (S301), the substrate has a temperature stabilization time at which a process temperature is stabilized to compensate for a decrease in substrate temperature due to gas injection (S302).
  • the substrate 10 is maintained at a predetermined temperature, for example, a plasma chemical vapor deposition (PECVD) process temperature of 300 ° C. to 400 ° C., and the pressure in the reaction chamber is maintained, for example, in a vacuum state. do.
  • PECVD plasma chemical vapor deposition
  • a nitride film deposition process is performed in which a process gas for depositing a nitride film is injected (S303a).
  • the nitride film deposition process may include a first deposition source stored in the first deposition source storage unit, for example, a silicon-containing source (SiH 4 ) of the first-first source source 132 and the first-second source source 134.
  • the nitrogen-containing source NH 3 is supplied to the gas injection means 120 through the first deposition source supply pipe 131, which is a chamber supply pipe, and injected onto the substrate 10 through the gas injection means.
  • the first deposition source valve 137 is opened to be supplied to the chamber supply pipe first deposition source supply pipe 131, and is an exhaust supply pipe directed to the exhaust pump 160.
  • the first deposition source pump pipe 135 is blocked.
  • the plasma is generated through the plasma generator 150.
  • the nitride film 11 which is the first silicon thin film, is formed on the substrate 10 using the plasma as an energy source.
  • the nitride film is deposited by plasma chemical vapor deposition (PECVD) using a high frequency or low frequency or dual mixed frequency power method.
  • PECVD plasma chemical vapor deposition
  • After the deposition of the nitride film as described above has a process of applying a high-frequency power of 500 ⁇ 750 [W] by using a high-frequency power plasma to smooth the surface (S304).
  • the reason for having the surface treatment process is as follows.
  • the nitride film is generally deposited by plasma chemical vapor deposition (PECVD) at 300-400 ° C. using SiH 4 , NH 3 , N 2 , He, etc., and the RF power for plasma excitation is higher than that of amorphous silicon deposition. high. Under these conditions, the deposited nitride film can form a nitrogen-rich nitride film, which may degrade the quality of the product.
  • PECVD plasma chemical vapor deposition
  • the mobility of a-Si: H used as a switching element is important.
  • the interface state density between a-Si: H and nitride film (SiN 3 ) is closely related to mobility.
  • Roughness of the surface of the nitride film (SiN 3 ) affects the properties of the initially grown a-Si: H layer, which directly affects mobility.
  • the figure of FIG. 5 shows the mobility with respect to the nitride film average substrate roughness (SiN 3 average surface roughness). In the figure, as the surface roughness of the nitride film becomes smaller, the mobility increases.
  • the surface treatment process to flatten the surface roughness.
  • the surface is treated before the deposition process through high frequency power.
  • the unreacted gas inside the reaction chamber is removed through an exhaust pump.
  • Nanoparticles may be generated on the surface of the thin film at the time of deposition to make the surface of the thin film worse.
  • the embodiment of the present invention in order to modify the surface state of the thin film due to nanoparticles attached to the surface of the thin film after undergoing the surface treatment process by applying the high frequency power, before performing the oxide film deposition as the second thin film, It has a surface state improvement process for improving the surface state of the nitride film which is one thin film (S305). That is, as shown in Fig. 4B, it has a structure 12a that improves the state of the surface of the nitride film. Therefore, by improving the surface state of each layer of the composite film, it is possible to achieve particle flattening (unroughness) and to reduce particles.
  • the embodiment of the present invention proposes the following three methods as a method of improving the surface condition.
  • One method is to form a buffer film, which is an initial oxide film on the nitride film, after the formation of the nitride film and to monitor the surface energy to improve the surface state.
  • the other method is to discharge the surface of the nitride film after removing the nitride film to remove residual charge.
  • the surface discharge method improves the surface state, and the other is a complex method combining the buffer film formation method and the surface discharge method together. Description of the above-described surface state improvement methods will be described later in detail below.
  • the processes (S302, S303, S304, S305) are repeated for the deposition of the second thin film oxide. That is, after the high-frequency power application (S304) and the surface state improvement process (S305) after the nitride film deposition (S303a) as the first thin film, the PECVD process temperature stabilization time due to the injection of the oxide film deposition gas as the second thin film is again performed ( S302) An oxide film 12 is deposited as shown in FIG. 4 (c) by a process of depositing an oxide film as a second thin film (S303b).
  • the second deposition source is supplied from the second deposition source supply unit 140 to the reaction chamber 100 through the gas injection means 120. That is, the vaporization source O 2 is supplied to the gas injection means ( 120, and the TEOS, which is a liquid source, is vaporized through the vaporizer 148 and supplied to the gas injection means 120 through the second deposition source supply pipe 141, which is a chamber supply pipe.
  • the second deposition source is supplied by different supply paths, first, the second deposition source valve so that the second deposition source that is initially supplied for stabilization is supplied to the second deposition source pump pipe 143 which is an exhaust supply pipe ( 145 is controlled to be discharged through the exhaust pump. After a certain period of time, the second deposition source valve 145 is controlled in a stabilized state so that the second deposition source is supplied to the second deposition source supply pipe 141 to be supplied into the reaction chamber.
  • oxide film which is the second thin film
  • plasma is generated through the plasma generator 150, and thus, the oxide film, which is the second thin film, is deposited on the substrate 10.
  • An oxide film is deposited by plasma chemical vapor deposition (PECVD) using a high frequency or low frequency or dual mixed frequency power method.
  • the high frequency power application (S304) and surface energy reduction (S305) process as in the nitride film deposition.
  • the surface energy reduction process greatly reduces the surface energy in two ways, as described above, in the buffer film formation method and the surface discharge method.
  • FIG. 6 is a diagram showing the amount of gas flow with time in the deposition of a composite film. It can be seen that a buffer film is formed between the nitride film as the first thin film and the oxide film as the second thin film to reduce the surface energy of the nitride film.
  • the nitride film 11 and the oxide film 12 are deposited by plasma chemical vapor deposition (PECVD) at 300 ° C to 400 ° C. After the deposition of the nitride film 11, which is the first thin film, is completed, the oxide film 12 is formed by PECVD. Thermal chemical vapor deposition at a higher temperature than the plasma chemical vapor deposition is performed. That is, evaporated TEOS and O 2 flow for a period of time through thermal chemical vapor deposition (Thermal-CVD) at 500 ⁇ 600 °C (preferably 550 °C).
  • Thermal-CVD thermal chemical vapor deposition
  • an oxide buffer film 13a of an initial oxide film thickness of 5 kPa to 30 kPa is formed on the surface of the nitride film, and then an oxide film is formed through plasma chemical vapor deposition (PECVD) at 300 ° C to 400 ° C on the buffer film.
  • PECVD plasma chemical vapor deposition
  • the optimal thickness of the buffer film 13 to reduce the surface energy is 5 ⁇ ⁇ 30 ⁇ , and as a result of the experiment, it is difficult to reduce the surface energy when having a smaller thickness, and conversely, when having a larger thickness, the final film of the composite film has a larger thickness. This results in poor surface condition. Therefore, it is necessary to form a buffer film 13 having a thickness of 5 kPa to 30 kPa through thermal chemical vapor deposition (Thermal-CVD) of 500 to 600 ° C., and the thickness is determined by controlling the flow of gas in a thermal chemical vapor deposition environment. do.
  • Thermal-CVD thermal chemical vapor deposition
  • the first deposition source valve 137 is opened in the reaction chamber direction in a temperature of 300 ° C. to 400 ° C., such as N 2 , SiH 4 , and NH 3. He flows into the reaction chamber to form a nitride film.
  • the total process gas flow rate affects the generation of nano particles and the film quality of the thin film.
  • the process gas ratio according to each flow range of each process gas affects the film quality of the thin film.
  • process pressure affects deposition / rate and wet etch rate (WER) of the thin film
  • plasma RF power affects direction (D / R), wet etch rate (WER), and warpage. Affects (warpage)
  • Plasma RF Power 150 ⁇ 750 [W]
  • Nitride film 11 deposited by flowing N 2 (3,000-15,000 [sccm]), SiH 4 (50-350 [sccm]), NH 3 (200-1,000 [sccm]), He (2,000-5,000 [sccm])
  • the high-frequency power is applied to the surface treatment, and the first deposition source valve is closed so that only Si 2 , NH 3 , and He flow into the reaction chamber without flowing SiH 4 into the reaction chamber 100.
  • the surface treatment is performed by applying high frequency power. After the surface treatment, only NH 2 and He are flowed into the reaction chamber without purging NH 3 to the reaction chamber 100 to purge and remove the unreacted gas through a pumping process.
  • a buffer film which is an initial oxide film in order to reduce the surface energy generated by the surface treatment according to the embodiment of the present invention.
  • the evaporated TEOS and O 2 are flowed and a temperature stabilization time is maintained to maintain 500 to 600 ° C. for thermal chemical vapor deposition (Thermal-CVD).
  • the second deposition source valve 145 is opened to the exhaust pump 160 so that the O 2 and vaporized liquid source TEOS flow into the exhaust pump 160 instead of the reaction chamber.
  • the second deposition source valve 145 is switched to the reaction chamber and opened to flow the second deposition source into the reaction chamber, and the nitride film An oxide buffer film 13a, which is an initial oxide film, is formed thereon. At this time, the oxide buffer film 13a is formed to have a thickness of 5 kPa to 30 kPa. This buffer film is made through time control depending on the gas flow rate and pressure conditions provided and the thermal-CVD temperature.
  • a buffer layer having a thickness of 5 ⁇ is formed when flowing for 3 seconds.
  • a buffer film having a thickness of 30 ms is formed when flowing for a maximum of 5 seconds.
  • FIGS. 7, 8, 9, and 10 are diagrams showing examples of accurate process conditions when forming a buffer film with a thickness of 5 ⁇ s to 30 ⁇ s.
  • FIG. 7 illustrates a thin film formation thickness according to a thin film formation process time
  • FIG. 8 illustrates an oxide film uniformity according to an initial thin film formation thickness
  • FIG. 9 illustrates a roughness of a composite film according to an initial thin film formation thickness.
  • the surface roughness which is a factor of surface roughness
  • the surface roughness has a value in the range of 4.0nm ⁇ 5.5nm it can be seen that the surface roughness is improved.
  • the buffer film which is an initial oxide film
  • the buffer film which is an initial oxide film
  • an oxide film is deposited after a process temperature (° C.) stabilization time for plasma chemical vapor deposition (PECVD). Have a process.
  • oxide film deposition process conditions is as follows.
  • Plasma RF Power 150 ⁇ 750 [W]
  • the surface energy reduction process through the formation of the buffer film is similarly applied to the oxide film surface after the oxide film is formed, so that the initial nitride film 13B is formed as a buffer film as thermal chemical vapor deposition (Thermal-CVD) of 500 to 600 ° C. .
  • Thermal-CVD thermal chemical vapor deposition
  • a buffer film may be disposed between the nitride film and the oxide film or between the oxide film and the nitride film to reduce the surface energy.
  • another embodiment of the present invention includes a residual charge removing method using discharge.
  • FIG. 10 is a graph showing the magnitude of plasma frequency power over time in the deposition of a composite film, and it can be seen that the discharge is performed to reduce the surface energy of the nitride film between the nitride film and the oxide film.
  • the nitride film 11 is deposited by plasma chemical vapor deposition (PECVD) at a frequency power of 300 ° C. to 400 ° C. and 150 W to 500 W.
  • PECVD plasma chemical vapor deposition
  • RF high frequency power
  • POWER is applied to perform surface treatment.
  • a nitrogen-containing gas such as N 2 flows to remove residual charges on the surface to which high-frequency power is applied, and frequency power lower than the frequency power of plasma chemical vapor deposition. It discharges by lowering to 10-55W of phosphorus (13a).
  • the oxide film 12 is deposited by plasma chemical vapor deposition (PECVD) at a frequency power of 300 ° C. to 400 ° C. and 150 W to 500 W.
  • PECVD plasma chemical vapor deposition
  • the frequency power is lowered to 10 to 55 W to discharge (13b).
  • the surface of each layer of the nitride film and the oxide film constituting the composite film is formed with a buffer film as the initial film of FIG. 6 or the discharge treatment of FIG.
  • another embodiment of the present invention may be processed as a composite structure in which the buffer film formation and the discharge treatment are simultaneously performed to improve the surface condition. That is, after depositing the first thin film, depositing the second thin film, and depositing the first thin film and the second thin film, applying high frequency power to the surface of the thin film to remove impurities from the thin film surface. Before the second thin film is deposited on the surface of the first thin film, the surface of the first thin film is discharged to remove residual charge, and then a buffer film is formed on the surface of the first thin film by thermal chemical vapor deposition (Thermal-CVD). It can be done as a process of reducing surface energy.
  • Thermal-CVD thermal chemical vapor deposition
  • each thin film can be made as a surface treatment of various combinations.
  • surface treatment may be performed alternately with nitride film-> buffer film-> oxide film-> discharge-> nitride film-> buffer film-> oxide film-> discharge-> ....
  • the nitride film surface may be discharged and the oxide film surface may be formed with a buffer film.
  • a discharge structure and a buffer film may be formed in a complex structure in which two thin films are sequentially formed at the same time. There may be various other embodiments.

Abstract

본 발명은 복합막을 이루는 박막을 제조하는 방법에 관한 것으로서, 박막을 적층해 나갈 때 표면 상태를 개선하는 박막 제조 방법이다. 본 발명의 실시 형태는 기판 상에 서로 다른 박막을 제조하는 방법에 있어서, 제1박막을 증착하는 단계와, 제2박막을 증착하는 단계와, 상기 제1박막과 제2박막 증착 단계 후에는 상기 박막 표면에 고주파수 전력을 인가하여 박막 표면의 불순물을 제거하는 단계를 포함하며, 상기 제1박막의 표면에 제2박막을 증착하기 전에, 열 화학기상증착(Thermal-CVD)으로 제1박막의 표면에 버퍼막을 형성하여 표면 에너지를 감소시킨다.

Description

박막 제조 방법
본 발명은 복합막을 이루는 박막을 제조하는 방법에 관한 것으로서, 박막을 적층해 나갈 때 표면 상태를 개선하는 박막 제조 방법이다.
최근 들어 반도체 소자의 선폭이 미세화(100nm 이하)되고, 반도체 기판의 대형화 및 박막 적층의 미세화 및 다층화에 따라 균일한 복합막의 도포와 높은 스텝 커버리지(step coverage) 특성이 요구되고 있다. 특히, 반도체 장치의 집적도가 증가하여 패턴의 디자인 룰이 작아짐에 따라서 소자의 미세 패턴간의 전기적 절연을 위한 복합막 증착 기술이 중요시되고 있다.
예를 들어, 나노스케일 모스펫(Nanoscale MOSFET)을 제작하기 위해서 매우 작은 선폭을 갖는 라인 패턴 등을 가져야 하는데, 이러한 라인 패턴들을 구현하기 위해서 하드마스크 등을 이용하여 라인 패턴을 식각하여 구현한다. 그런데, 상기의 하드마스크로는 기판위에 질화막, TEOS(TetraEthOxySilane) 산화막이 반복 적층된 복합막이 사용될 수 있다.
도 1은 기판위에 질화막, 산화막이 반복 적층된 복합막을 제작하는 과정을 도시한 플로우차트이다.
기판처리장치 내부의 증착 위치로 기판이 이동되어 안착되면(S101), 가스 주입에 따른 기판 온도 감소를 보상하기 위한 공정 온도가 안정화되는 시간을 가진다(S102). 플라즈마 화학기상증착(PECVD)을 위한 공정 온도가 안정화되면 질화막을 증착하기 위한 공정 가스가 주입되며 압력 안정화 시간을 가진 후, 고주파수 또는 저주파수 또는 이중 혼합 주파수 전력 방식을 이용한 플라즈마 화학기상증착(PECVD)에 의해 질화막이 증착된다(S103a). 그후, 증착된 질화막 표면의 불순물 제거를 위해 고주파수 전력 인가를 통한 박막 표면 처리 과정(S104)을 가진 후, 반응 챔버 내부의 미반응 가스를 배기펌프를 통해 제거하고 산화막 증착(S103b)을 위해 상기 과정들이 반복된다(S101,S102,S103,S104). 상기 과정들이 반복되어 원하는 층수의 복합막을 형성되었는지 판단하여(S105), 원하는 층수의 복합막이 적층되었을 경우 기판처리장치 외부로 기판을 반출하게 된다(S106).
그런데, 기존의 복합막 증착 공정의 표면처리 기술에 있어서, 고주파수 전력을 통하여 증착 공정 전에 계면을 처리하거나, 증착 공정을 후 박막의 계면을 처리하는 기술이 반도체 공정에서 다양하게 사용되고 있으며, 질화막 또는 산화막과 같은 박막의 종류에 따라 표면 처리에 사용되는 가스의 종류와 농도 또한 다양하게 연구되고 있다. 그런데, 이러한 박막 표면 처리 기술은 고주파수 전력의 강도가 강하게 이루어지기 때문에, 박박과 박막 사이 또는 박막과 평행판 전극 사이의 표면 에너지 및 전하가 증가되어, 연속적 공정(In-Situ Process)으로 복합막 증착시에 박막의 표면에 나노 파티클(nano particle)을 발생시켜 박막 표면 상태를 나쁘게 만들 수 있는 문제점이 있다.
선행기술문헌:한국등록특허 10-0168197
본 발명의 기술적 과제는 고주파 전력 인가로 인한 박막의 표면 상태를 개선시키는데 있다. 또한 본 발명의 기술적 과제는 표면 처리로 인한 나노 파티클 발생을 최소화하는데 있다. 또한 본 발명의 기술적 과제는 박막 표면 처리의 효율성을 향상시켜 우수한 복합막을 제조하는데 있다.
본 발명의 실시 형태는 기판 상에 서로 다른 박막을 제조하는 방법에 있어서, 제1박막을 증착하는 단계와, 제2박막을 증착하는 단계와, 상기 제1박막과 제2박막 증착 단계 후에는 상기 박막 표면에 고주파수 전력을 인가하여 박막 표면의 불순물을 제거하는 단계를 포함하며, 상기 제1박막의 표면에 제2박막을 증착하기 전에, 열 화학기상증착(Thermal-CVD)으로 제1박막의 표면에 버퍼막을 형성하여 표면 상태를 개선시킨다.
또한 기판 상에 서로 다른 박막을 제조하는 방법에 있어서, 제1박막을 증착하는 단계와, 제2박막을 증착하는 단계와, 상기 제1박막과 제2박막 증착 단계 후에는 상기 박막 표면에 고주파수 전력을 인가하여 박막 표면의 불순물을 제거하는 단계를 포함하며, 상기 제1박막의 표면에 제2박막을 증착하기 전에, 제1박막의 표면을 방전 처리하여 표면 상태를 개선시킨다.
기판 상에 서로 다른 박막을 제조하는 방법에 있어서, 제1박막을 증착하는 단계와, 제2박막을 증착하는 단계와, 상기 제1박막과 제2박막 증착 단계 후에는 상기 박막 표면에 고주파수 전력을 인가하여 박막 표면의 불순물을 제거하는 단계를 포함하며, 상기 제1박막의 표면에 제2박막을 증착하기 전에 제1박막의 표면을 방전 처리하여 잔류 전하를 제거한 후, 열 화학기상증착(Thermal-CVD)으로 제1박막의 표면에 버퍼막을 형성하여 표면 상태를 개선시킨다.
상기 제1박막 및 제2박막은 플라즈마 화학기상증착(PECVD)에 의하여 교대로 적층되며, 상기 열 화학기상증착은 상기 플라즈마 화학기상증착보다 높은 온도 조건에서 박막을 증착한다.
상기 열 화학기상증착은 500℃~600℃ 사이의 온도 조건에서 박막을 증착한다.
상기 제1박막은 질화막이며, 1.5~3.5[Torr] 압력 범위에서, N2 3,000~15,000[sccm], SiH4 50~350[sccm], NH3 200~1,000[sccm], He 2,000~5,000[sccm]의 유량을 사용하여 증착한다.
상기 제1박막의 표면에 증착되는 버퍼막은, 상기 제1박막 공정 조건과 동일한 공정 조건으로 3초 ~ 5초 범위 내로 500~600℃ 사이의 온도 조건에서 박막을 증착하는 열 화학기상증착에 의해 형성된다.
상기 제2박막은 산화막이며, 1.5~3.5[Torr] 압력 범위에서, TEOS 150~350[sccm], O2 3,000~20,000[sccm], He 2.000~5,000[sccm]인 유량을 사용하여 증착한다. 상기 버퍼막은 5Å ~ 30Å 두께의 버퍼막으로 형성한다.
본 발명의 실시 형태에 따르면, 박막의 표면에너지를 감소시키거나, 박막 표면의 전하를 제거시킴으로써, 고주파수 전력 인가된 박막의 표면 상태를 개선시킬 수 있다. 따라서 박막의 표면 상태 개선으로 인해 반응챔버 내부의 미 반응 가스가 박막으로 흡착되는 것을 효율적으로 감소시킬 수 있다. 또한 박막 표면의 나노 파티클 발생을 최소화할 수 있다. 또한 본 발명의 실시 형태에 따르면 박막 표면 처리의 효율성을 향상시켜 우수한 품질의 복합막을 제조할 수 있다.
도 1은 기판위에 질화막, 산화막이 반복 적층된 복합막을 제작하는 과정을 도시한 플로우차트이다.
도 2는 본 발명에 따른 반도체 소자의 제조 방법에 이용되는 기판처리장치의 개략 단면도로서, 화학 기상 증착(Chemical Vaper Deposition; CVD) 장치, 예를들어 플라즈마 화학기상증착(Plasma Enhanced CVD; PECVD)의 개략 단면도이다.
도 3은 본 발명의 실시예에 따른 복합막 제작 공정을 도시한 도면이다
도 4는 본 발명의 실시예에 따른 복합막이 증착되는 순서 단면도를 도시한 도면이다.
도 5는 질화막 평균 기판 거칠기(SiN3 average surface roughness)에 대한 TFT의 이동도를 나타낸 그림이다.
도 6은 본 발명의 실시예에 따라 복합막 증착에 있어서의 시간에 따른 가스 흐름량을 도시한 그림이다.
도 7은 본 발명의 실시예에 따른 박막 형성 공정 시간에 따른 박막 형성 두께를 나타낸다.
도 8은 본 발명의 실시예에 따른 초기 박막 형성 두께에 따른 산화막 균일도를 나타낸다.
도 9는 본 발명의 실시예에 따른 초기 박막 형성 두께에 따른 복합막의 거칠기를 나타낸다.
도 10은 본 발명의 실시예에 따라 복합막 증착에 있어서의 시간에 따른 플라즈마 주파수 전력 크기를 도시한 그림이다.
도 11,12,13은 본 발명의 실시예에 따라 다양한 적층예의 복합막을 도시한 그림이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명에 따른 복합막 제조에 이용되는 기판처리장치의 개략 단면도로서, 화학 기상 증착(Chemical Vaper Deposition; CVD) 장치, 예를들어 플라즈마 화학기상증착(Plasma Enhanced CVD; PECVD)의 개략 단면도이다.
도 2를 참조하면, 본 발명에 이용되는 PECVD 장치는 내부에 반응 공간이 마련된 반응 챔버(100)와, 반응 챔버(100) 내부의 하측에 마련되어 기판(10)을 지지하는 기판 지지대(110)와, 기판 지지대(110)와 대향하는 반응 챔버(100) 내부의 상측에 마련되어 공급 가스를 분사하는 샤워헤드와 같은 가스분사수단(120)과, 가스분사수단(120)에 제1증착 소스를 공급하는 제1증착 소스 공급부(130)와, 가스분사수단(120)에 제2증착 소스를 기화시켜 공급하는 제2증착 소스 공급부(140)와, 증착 소스를 여기시키기 위한 플라즈마 발생부(150)를 포함한다.
반응 챔버(100)는 소정의 반응 영역을 마련하고, 이를 기밀하게 유지시킨다. 반응 챔버(100)는 대략 원형의 평면부 및 평면부로부터 상향 연장된 측벽부를 포함하여 소정의 공간을 가지는 반응부와, 대략 원형으로 반응부 상에 위치하여 반응 챔버(100)를 기밀하게 유지하는 덮개를 포함할 수 있다. 물론, 반응부 및 덮개는 원형 이외에 다양한 형상으로 제작될 수 있는데, 예를들어 기판(10) 형상에 대응하는 형상으로 제작될 수 있다.
기판 지지대(110)는 반응 챔버(100)의 하부에 마련되며, 샤워 헤드(120)와 대향하는 위치에 설치된다. 기판 지지대(110)는 반응 챔버(100) 내로 유입된 기판(10)이 안착될 수 있도록 예를들어 정전척 등이 마련될 수 있다. 또한, 기판 지지대(110)는 대략 원형으로 마련될 수 있으나, 기판(10) 형상과 대응되는 형상으로 마련될 수 있으며, 기판(10)보다 크게 제작될 수 있다. 기판 지지대(110) 하부에는 기판 지지대(110)를 승하강 이동시키는 기판 승강기(111)가 마련된다. 기판 승강기(111)는 기판 지지대(110) 상에 기판(10)이 안착되면 기판 지지대(110)를 가스분사수단(120)와 근접하도록 이동시킨다. 또한, 기판 지지대(110) 내부에는 히터(미도시)가 장착된다. 히터는 소정 온도로 발열하여 기판(10)을 가열함으로써 기상의 증착 소스에 의한 소정의 막, 예를들어 식각 정지막 및 층간 절연막이 기판(10) 상에 용이하게 증착되도록 한다. 한편, 기판 지지대(110) 내부에는 히터 이외에 냉각관(미도시)이 더 마련될 수 있다. 냉각관은 기판 지지대(110) 내부에 냉매가 순환되도록 함으로써 냉열이 기판 지지대(110)를 통해 기판(10)에 전달되어 기판(10)의 온도를 원하는 온도로 제어할 수 있다.
가스분사수단(120)은 반응 챔버(100) 내의 상부에 기판 지지대(110)와 대향하는 위치에 설치되며, 제1증착 소스 및 제2증착 소스를 반응 챔버(100)의 하측으로 분사한다. 가스분사수단(120)은 상부가 제1증착 소스 공급부(130), 제2증착 소스 공급부(140)와 연결되고, 하부는 기판(10)에 증착 소스를 분사하기 위한 복수의 분사홀(122)이 형성된다. 가스분사수단(120)은 대략 원형으로 제작되지만, 기판(10) 형상으로 제작될 수도 있다. 또한, 가스분사수단(120)는 기판 지지대(110)와 동일 크기로 제작될 수 있다.
제1증착 소스 공급부(130)는 기판 상에 제1박막인 질화막을 증착하기 위한 소스를 저장하고 있다. 이를 위해 제1증착 소스 공급부(130)는, 가스분사수단(120)의 상부와 연결되어 제1증착 소스를 가스분사수단(120)에 공급하는 챔버 공급관인 제1증착 소스 공급관(131)과, 제1증착 소스를 저장하는 제1-1소스원(132)와 제1-2소스원(134)를 포함한다.
제1-1소스원(132)와 제1-2소스원(134)은 PECVD 방식에 의해 기판 상에 제1박막인 질화막(SiN3 또는 Si3N4 또는 SiN:H)을 증착하는데 사용되는 실리콘 함유 소스 및 질소 함유 소스, 예를 들어 SiH4 및 NH3를 저장한다. 따라서 실리콘 함유 소스(예컨대,SiH4)를 저장한 제1-1소스원(132), 질소 함유 소스(예컨대, NH3)를 저장한 제1-2소스원(134)을 포함한다. 또한, 질화막을 증착하는데 있어서 헬륨(He), N2와 같은 기타 소스를 더 첨가할 수도 있는데, 이를 위해 기타공정 소스 저장부(136)를 별도로 구성할 수도 있다.
또한, 제1증착 소스 공급부(130)는 실리콘 함유 소스(제1-1소스)를 반응 챔버(100)로 공급하지 않고, 배기 펌프(160)로 직접 실리콘 함유 소스를 배출할 수 있다. 이를 위하여, 제1증착소스밸브(137) 조작에 의하여 배기 펌프로 실리콘 함유 소스를 배기 펌프(160)로 직접 배출하는 배기 공급관인 제1증착 소스 펌프관(135)을 각각 구비한다. 질화막 증착 시에 질화막 안정의 퍼지 펌핑을 위하여 일정 시간 동안 실리콘 함유 소스 또는/및 질소 함유 소스를 반응 챔버(100)로 제공하지 않고 배기 펌프(160)로 배출시키는 것이다.
제2증착 소스 공급부(140)는 기판 상에 제2박막인 산화막을 증착하기 위한 소스를 저장하고 있다. 이를 위해 제2증착 소스 공급부(140), 가스분사수단(120)의 상부와 연결되어 제2증착 소스를 기화시켜 가스분사수단(120)에 공급한다. 제2증착 소스 공급부(140)는 챔버 공급관인 제1증착 소스 공급관(131)과 분리되어 기화된 제2증착 소스를 가스분사수단(120)에 공급하는 챔버 공급관인 제2증착 소스 공급관(141), 액상 소스를 기화시키는 기화기(148), 액상 소스를 저장하는 제2증착 소스 저장부인 제2-1소스원(142) 및 기화 소스인 O2가 저장되는 제2-2소스원(144), 그리고 기화 소스를 저장하는 기화 소스 저장부(146)를 포함할 수 있다. 따라서, 제2-1소스원(142)에 저장된 액상 소스는 기화기(148)를 통해 기화되어 챔버 공급관인 제2증착 소스 공급관(141)을 통해 가스분사수단(120)으로 공급되어 분사된다. 이때, 기화 소스 저장부(146)에 저장된 He 가스 또한 기화기(148)에 전달된다. 물론, 기화기(148)는 기상의 기화 가스(He)를 이용한다면 제2증착 소스 저장부 측에만 설치되어 액상 소스만을 기화시킬 수도 있다. 한편, 제2증착 소스 저장부는 제2박막, 예를들어, 실리콘 산화막(SiO2)을 형성하기 위한 주 소스로서의 TEOS 및 O2를 저장한다. 이러한 제2증착 소스 저장부는 제2-1소스원(TEOS 저장부) 및 제2-2소스원(O2 저장부)로 구분될 수도 있다.
또한, 제2증착 소스 공급부(140)는 TEOS 소스(제2-1소스)와 O2 소스(제2-2소스)를 반응 챔버로 공급하지 않고, 배기 펌프(160)로 직접 TEOS 소스(제2-1소스)와 O2 소스(제2-2소스)를 배출할 수 있다. 이를 위하여, 제2증착소스밸브(145) 조작에 의하여 배기 펌프(160)로 TEOS 소스(제2-1소스)와 O2 소스(제2-2소스)를 배기 펌프로 직접 배출하는 배기 공급관인 제2증착 소스 펌프관(143)을 구비한다. 산화막 증착 시에 산화막 안정을 위하여 증착 초기에 일정 시간 동안 기화된 제2증착 소스를 반응 챔버로 제공하지 않고 배기 펌프로 배출시키는 것이다.
플라즈마 발생부(150)는 플라즈마를 이용하여 제1증착 소스 및 제2증착 소스를 플라즈마 상태로 여기시키기 위해 설치한다. 플라즈마 발생부(150)는 반응 챔버(100)의 기판 상부의 샤워헤드에 전력을 인가하고 기판지지대에 접지시켜, 기판의 증착 공간인 반응 공간에 RF를 이용하여 플라즈마를 여기시키는 축전결합플라즈마(CCP;Capacitively Coupled Plasma) 방식으로 구동될 수 있다. 본 발명의 실시예 설명에서는 축전결합플라즈마(CCP) 방식을 예로 들었으나, 이에 한정되지 않고 유도결합플라즈마(ICP:Inductively Coupled Plasma )방식으로도 구현 가능하다.
도 3은 본 발명의 실시예에 따른 복합막 제작 공정을 도시한 도면이며, 도 4는 본 발명의 실시예에 따른 복합막이 증착되는 순서 단면도를 도시한 도면이다.
이하, 복합막 제작 공정 설명에서 제1박막 및 제2박막의 순차 적층이 반복되어 복합막이 제작되는 공정 예를 설명할 것이다. 이때, 제1박막을 질화막, 제2박막을 산화막을 예를 들어 설명할 것이나, 이에 한정되지 않고 다른 성분의 박막이 제1박막 및 제2박막으로 사용되어 적용될 수 있음은 자명할 것이다.
도 2의 기판 처리장치를 참고하여 설명하면, 우선, 증착 공정을 진행하기 위하여, 기판 안착 수단을 이용하여 소정의 구조가 형성된 기판(10)을 반응 챔버 내부의 증착 공정 상에 필요한 위치로 이동시켜 기판을 안착시킨다(S301). 즉, 기판을 반응 챔버 내로 로딩하면 기판이 기판 지지대(110) 상에 안착되고, 기판 승강기가 상부로 승강하여 기판 지지대(110)와 가스분사수단(120) 사이의 간격을 소정 간격으로 유지하도록 한다.
기판처리장치의 증착 위치로 기판이 안착되면(S301), 가스 주입에 따른 기판 온도 감소를 보상하기 위한 공정 온도가 안정화되는 온도 안정화 시간을 가진다(S302). 기판 지지대 내의 히터를 이용하여 기판(10)이 소정 온도, 예를 들어 300℃∼400℃의 플라즈마 화학기상증착(PECVD) 공정 온도를 유지하고, 반응 챔버 내의 압력이 예를들어 진공 상태를 유지하도록 한다.
플라즈마 화학기상증착(PECVD) 공정 온도가 안정화되면 질화막을 증착하기 위한 공정 가스가 주입되는 질화막 증착 과정을 가진다(S303a). 상기 질화막 증착 과정은, 제1증착 소스 저장부에 저장된 제1증착 소스, 예를들어 제1-1소스원(132)의 실리콘 함유 소스(SiH4) 및 제1-2소스원(134)인 질소 함유 소스(NH3)를 챔버 공급관인 제1증착 소스 공급관(131)을 통해 가스분사수단(120)에 공급하고, 가스분사수단을 통해 기판(10) 상으로 분사되도록 한다. 이때, 상기 제1증착 소스가 반응 챔버로 공급되도록 하기 위하여 제1증착소스밸브(137)는 챔버 공급관 제1증착 소스 공급관(131)으로 공급되도록 개방되며, 배기 펌프(160)로 향하는 배기 공급관인 제1증착 소스 펌프관(135)을 차단한다.
또한, 제1증착 소스에 의한 제1박막인 질화막이 증착될 때, 플라즈마 발생부(150)를 통해 플라즈마가 발생되도록 한다. 플라즈마를 에너지원으로 하여 도 4(a)에 도시한 바와 같이 기판(10) 상에는 실리콘 제1박막인 질화막(11)이 형성된다. 고주파수 또는 저주파수 또는 이중 혼합 주파수 전력 방식을 이용한 플라즈마 화학기상증착(PECVD)에 의해 질화막이 증착되는 것이다. 상기와 같이 질화막 증착 후에는 표면을 평탄하게 하기 위하여 고주파수 전력의 플라즈마를 이용하여 500~750[W]의 고주파수 전력을 인가하는 과정을 가진다(S304).
상기 표면처리 과정을 가지는 이유는 다음과 같다. 질화막은 일반적으로 SiH4, NH3, N2, He 등을 사용하여 300~400℃의 플라즈마 화학기상증착(PECVD)으로 증착되는데, 플라즈마 여기를 위한 주파수 전력(RF power)은 비정질 실리콘 증착에 비하여 높다. 이러한 조건에서 증착된 질화막은 질소가 많은 질화막을 형성시킬 수 있는데 이는 제품의 품질을 떨어뜨릴 수 있다.
예컨대, 고해상도 박막을 제작하기 위해서는 스위칭 소자로 사용되는 a-Si:H의 이동도가 중요하다. a-Si:H와 질화막(SiN3)과의 계면 상태밀도는 이동도와 밀접한 관계가 있다. 질화막(SiN3)표면의 거칠기(roughness)는 초기에 성장하는 a-Si:H 층의 특성에 영향을 미치게 되고, 이는 이동도에 직접 영향을 미치게 된다. 도 5의 그림은 질화막 평균 기판 거칠기(SiN3 average surface roughness)에 대한 이동도를 나타낸다. 그림에서 질화막의 표면 거칠기가 작아질수록 이동도가 증가한다. 따라서 질화막 증착 후에는 표면 거칠기를 평탄하게 하는 표면처리 과정을 가진다. 상기 표면처리 과정은, 고주파수 전력을 통하여 증착 공정 전에 표면을 처리한다. 표면 처리 후에는 반응챔버 내부의 미반응 가스를 배기 펌프를 통해 제거한다.
그런데, 상기 고주파수 전력 인가(S304)는 고주파수 전력의 강도가 강하게 이루어지기 때문에 박막과 박막 사이 또는 박막과 평행판 전극 사이의 전하 공진 및 표면 에너지가 증가되어 연속적 공정(In-Situ Process)으로 복합막 증착시에 박막의 표면에 나노 파티클(nano particle)을 발생시켜 박막 표면 상태를 나쁘게 만들 수 있다.
본 발명의 실시예는 이러한 고주파수 전력 인가로 인한 표면처리 과정을 거친 후 박막의 표면에 나노 파티클이 부착되어 박막 표면 상태가 나빠지는 것을 개질하기 위하여, 제2박막인 산화막 증착을 수행하기 전에, 제1박막인 질화막의 표면 상태를 개선시키는 표면 상태 개선 과정을 가진다(S305). 즉, 도 4(b)에 도시한 바와 같이 질화막의 표면의 상태를 개선시키는 구조(12a)를 가진다. 따라서 복합막의 각 층의 표면 상태를 개선시킴으로써, 막의 평탄화(unroughness)를 이루며 파티클 감소를 이룰 수 있다. 본 발명의 실시예는 상기 표면 상태를 개선시키는 방법으로서 크게 다음과 같은 세 가지 방식을 제안한다.
하나는 질화막 형성 후 산화막 형성 전에 초기 산화막인 버퍼막을 질화막 상에 형성시켜 표면 에너지를 감시시켜 표면 상태를 개선시키는 버퍼막 형성 방식이며, 다른 하나는 질화막 형성 후에 질화막의 표면을 방전시켜 잔류 전하를 제거하여 표면 상태를 개선시키는 표면 방전 방식이며, 나머지 다른 하나는 상기 버퍼막 형성 방식과 표면 방전 방식을 함께 조합한 복합 방식이다. 상기의 표면 상태 개선 방식들에 대한 설명은 나중에 하기에서 자세히 후술하기로 한다.
한편, 본 발명의 실시예에 따라 표면 상태 개선 과정을 가진 후에는, 제2박막인 산화막 증착을 위해 상기 과정들(S302,S303,S304,S305)이 반복된다. 즉, 제1박막인 질화막 증착(S303a) 후에 고주파수 전력 인가(S304) 및 표면 상태 개선 과정(S305)을 거친 후, 다시 제2박막인 산화막 증착 가스 주입으로 인한 PECVD 공정 온도 안정화 시간을 가진 후(S302) 제2박막인 산화막이 증착(S303b)되는 과정을 가져 도 4(c)에 도시한 바와 같이 산화막(12)을 증착한다. 산화막의 증착을 위하여, 제2증착 소스 공급부(140)로부터 제2증착 소스를 가스분사수단(120)을 통해 반응 챔버(100) 내부로 공급하는데, 즉, 기화 소스인 O2를 가스분사수단(120)에 공급하고, 액상 소스인 TEOS를 기화기(148)를 통해 기화시켜 챔버 공급관인 제2증착 소스 공급관(141)을 통해 가스분사수단(120)에 공급한다. 이때, 제2증착 소스는 공급 경로를 달리하여 공급되는데, 우선, 안정화를 위하여 처음에 공급되는 제2증착 소스가 배기 공급관인 제2증착 소스 펌프관(143)으로 공급되도록 제2증착소스밸브(145)를 제어하여 배기 펌프를 통해 배출되도록 한다. 일정 시간이 지나 안정화가 이루어진 상태에서 제2증착소스밸브(145)를 제어하여 제2증착 소스가 제2증착 소스 공급관(141)으로 공급되도록 하여 반응 챔버 내부에 공급되도록 한다.
또한, 제2증착 소스에 의한 제2박막인 산화막 증착이 이루어질 때, 플라즈마 발생부(150)를 통해 플라즈마가 발생되도록 하여, 기판(10) 상에는 제2박막인 산화막이 증착된다. 고주파수 또는 저주파수 또는 이중 혼합 주파수 전력 방식을 이용한 플라즈마 화학기상증착(PECVD)에 의해 산화막이 증착되는 것이다.
상기 산화막 증착이 완료되면, 질화막 증착 후와 마찬가지로 고주파수 전력 인가(S304) 및 표면 에너지 감소(S305) 과정을 가진다. 이때, 표면 에너지 감소 과정은 상기에서 설명한 바와 같이 크게 버퍼막 형성 방식과, 표면 방전 방식의 두가지 방식으로 표면 에너지를 감소시킨다. 상기 과정들이 반복되어 도 4(d)에 도시한 바와 같이 원하는 층수의 복합막을 형성한 후에는 반응 챔버 외부로 기판을 반출하게 된다.
이하에서는, 본 발명의 실시예에 따른 박막의 표면 상태를 개선시키는 과정에 대하여 설명한다.
박막의 표면 상태를 개선시키는 방식으로는 상기에서 설명한 바와 같이 버퍼막 형성 방식, 표면 방전 방식, 이들을 조합한 복합 방식이 있다.
우선, 버퍼막 형성 방식에 대해서 도 6과 함께 설명한다. 도 6은 복합막 증착에 있어서의 시간에 따른 가스 흐름량을 도시한 그림으로서, 제1박막인 질화막과 제2박막인 산화막 사이에 질화막의 표면 에너지를 감소시키는 버퍼막이 형성되어 있음을 알 수 있다.
질화막(11)과 산화막(12)은 300℃~400℃에서 플라즈마 화학기상증착(PECVD)로 증착되는데, 제1박막인 질화막(11)의 증착을 마친 후에 PECVD에 의한 산화막(12) 형성 전에, 상기 플라즈마 화학기상증착보다 높은 온도의 열 화학기상증착을 수행한다. 즉, 500~600℃(바람직하게는 550℃)에서 열 화학기상증착(Thermal-CVD)을 통해 일정 시간동안 기화된 TEOS와 O2를 흘러보낸다. 이러한 열 화학기상증착에 의해 질화막 표면에 5Å~30Å의 두께의 초기 산화막 재질의 산화 버퍼막(13a)이 형성된 후, 이러한 버퍼막 위에 300℃~400℃의 플라즈마 화학기상증착(PECVD)을 통해 산화막(12)을 형성하는 것이다.
표면 에너지를 감소시키는 최적의 버퍼막(13)의 두께는 5Å~30Å으로서, 실험 결과 더 작은 두께를 가질 시에는 표면 에너지 감소 효과를 가기지 어려우며, 반대로 더 큰 두께를 가질 시에는 복합막의 최종막 표면 상태가 나빠지는 결과를 가져온다. 따라서 500~600℃의 열 화학기상증착(Thermal-CVD)을 통해 5Å~30Å 두께의 버퍼막(13)을 형성해야 하는데, 이러한 두께는 열 화학기상증착 환경에서 가스를 흘러보내는 시간 제어에 의해 결정된다.
도 6의 확대도 및 도 2의 장치 블록도와 함께 좀 더 상세히 설명하면, 300℃~400℃ 환경에서, 제1증착소스밸브(137)를 반응 챔버 방향으로 개방하여 N2, SiH4, NH3, He를 반응챔버내로 흘러보내어 질화막을 형성한다.
참고로, 질화막 증착 시에 공정가스 총 유량 범위는 나노 파티클(nano particle) 생성 및 박막의 막질에 영향을 준다. 각 공정가스의 각 유량 범위에 따른 공정 가스 비율은 박막의 막질에 영향을 준다. 또한 공정 압력은 박막의 증착(deposition)/비율(rate), 습식 식각비(WER;Wet Etch Rate)에 영향을 주며, 플라즈마 RF 파워는 디렉션(D/R), 습식 식각비(WER), 휨(warpage)에 영향을 준다.
이를 반영한 본 발명의 실시예에 따른 질화막 증착 공정 조건 예시는 다음과 같다.
- 공정가스 총 유량 범위 : 5,000 ~ 25,000[sccm]
- 공정가스 각 유량 범위: N2(3,000~15,000[sccm]), SiH4(50~350[sccm]), NH3(200~1,000[sccm]), He(2,000~5,000[sccm])
- 공정 압력 : 1.5 ~ 3.5 [Torr]
- 플라즈마 RF 파워 : 150 ~ 750[W]
N2(3,000~15,000[sccm]), SiH4(50~350[sccm]), NH3(200~1,000[sccm]), He(2,000~5,000[sccm])를 흘러보내 질화막(11) 증착이 완료된 후 표면처리를 위하여 고주파수 전력을 인가하는 단계(treatment)에 들어서면 제1증착소스밸브를 닫아 SiH4를 반응챔버(100)로 흘러보내지 않고 N2, NH3, He만을 반응챔버로 흘러보내며 고주파수 전력을 인가하여 표면처리를 수행한다. 표면 처리 후, NH3를 반응챔버(100)로 흘러보내지 않고 N2, He만을 반응챔버로 흘러보내 퍼지시킨 후 펌핑 과정을 거쳐 미반응 가스를 제거시킨다.
상기 표면처리 및 미반응 가스 제거가 완료된 후에는, 본 발명의 실시예에 따라 표면 처리에 의해 발생된 표면 에너지를 감소시키기 위해 초기 산화막인 버퍼막을 형성하는 과정을 가진다. 이를 위하여 기화된 TEOS와 O2를 흘러보내며, 열 화학기상증착(Thermal-CVD)을 위한 500~600℃를 유지하기 위한 온도 안정화 시간을 가진다. 이러한 온도 안정화 시간에는 제2증착소스밸브(145)를 배기펌프(160)로 개방하여, O2와 기화된 액상 소스 TEOS가 반응챔버가 아닌 배기펌프(160)로 흘러가도록 한다.
상기 열 화학기상증착(Thermal-CVD)을 위한 500~600℃ 온도 안정화 시간 경과 후에는, 제2증착소스밸브(145)를 반응챔버로 전환 개방하여 제2증착 소스를 반응챔버로 흘러보내며, 질화막 위에 초기 산화막인 산화 버퍼막(13a)이 형성되도록 한다. 이때, 5Å~30Å의 두께로 산화 버퍼막(13a)이 형성되도록 제어한다. 이러한 버퍼막은 제공되는 가스 유량 및 압력 조건 및 열 화학기상증착(Thermal-CVD) 온도에 따른 시간 제어를 통해 이루어진다. 실험결과, 제2증착 소스로서 TEOS 150[sccm], O2 3000[sccm], He 2000[sccm]으로서 총 5150[sccm]이 제공될 때, 3초간 흘릴 시에 5Å 두께의 버퍼막이 형성된다. 또한, 최대 5초간 흘릴때 30Å 두께의 버퍼막이 형성된다.
참고로, 도7,8,9,10은 5Å ~ 30Å의 두께로 버퍼막을 형성할 때의 정확한 공정 조건에 따른 예시를 도시한 그림이다. 도 7은 박막 형성 공정 시간에 따른 박막 형성 두께를 나타내며, 도 8은 초기 박막 형성 두께에 따른 산화막 균일도를 나타내며, 도 9는 초기 박막 형성 두께에 따른 복합막의 거칠기를 나타낸다. 도 9를 참고하면, 복합막의 두께가 5Å 에서 16Å 으로 두께가 증가하더라도, 반대로 표면 거칠기의 팩터(factor)인 표면 거칠기(Roughness)는 4.3nm에서 4.0nm로 향상됨을 알 수 있다. 또한 복합막의 두께가 7.5Å 에서 32Å의 범위를 가질 때, 표면 거칠기는 4.0nm ~ 5.5nm 범위의 값을 가지게 되어 표면 거칠기가 개선됨을 알 수 있다.
상기 열 화학기상증착(Thermal-CVD)에 의해 초기 산화막인 버퍼막이 5Å~30Å의 두께로 형성된 후에는, 플라즈마 화학기상증착(PECVD)를 위한 공정 온도(℃) 안정화 시간을 가진 후 산화막이 증착되는 과정을 가진다.
산화막 증착 공정 조건 예시는 다음과 같다.
- 공정가스 총 유량 범위 : 3,500 ~ 30,000[sccm]
- 공정가스 각 유량 범위: O2(3,000~20,000[sccm]), TEOS(100~500[sccm]), He(500~7,000[sccm])
- 공정 압력 : 1.5 ~ 3.5 [Torr]
- 플라즈마 RF 파워 : 150 ~ 750[W]
한편, 버퍼막 형성을 통한 상기의 표면 에너지 감소 공정은 산화막 형성 후 산화막 표면에도 마찬가지로 적용되어, 초기 질화막(13B)이 500~600℃의 열 화학기상증착(Thermal-CVD)으로서 버퍼막으로 형성된다.
한편, 상기와 같이 표면 에너지 감소를 위하여 질화막과 산화막 사이에, 또는 산화막과 질화막 사이에 버퍼막을 두는 구조를 가질 수 있지만, 본 발명의 다른 실시예로서 방전을 이용한 잔류 전하 제거 방식이 있다.
이하에서는, 본 발명의 실시예에 따른 방전 처리를 통한 질화막(또는 산화막)의 잔류 전하를 제거하여 표면 상태를 개선시키는 과정에 대하여 설명한다.
방전을 이용한 표면 에너지 감소에 대하여 도 10과 함께 설명한다. 도 10은 복합막 증착에 있어서의 시간에 따른 플라즈마 주파수 전력 크기를 도시한 그림으로서, 질화막과 산화막 사이에 질화막의 표면 에너지를 감소시키도록 방전시키고 있음을 알 수 있다.
질화막(11)은 300℃~400℃, 150W~500W의 주파수 전력으로서 플라즈마 화학기상증착(PECVD)로 증착되는데, 질화막 증착을 마친 후에 질화막 표면의 불순물을 제거하기 위하여 500~750W의 고주파수 전력(RF POWER)을 인가하여 표면처리를 수행한다. 질화막(11) 증착을 마친 후에 PECVD에 의한 산화막 형성전에, 고주파수 전력 인가된 표면의 잔류 전하를 제거시키기 위하여, N2 등의 질소 함유 가스만을 흘러보내며, 플라즈마 화학기상증착의 주파수 전력보다 낮은 주파수 전력인 10~55W로 낮추어 방전한다(13a). 방전을 통하여 전하 공진을 감소시켜 반응 챔버 내부의 미 반응 가스가 질화막의 표면으로 흡착되는 것을 효율적으로 감소시켜 질화막의 표면 상태를 개선시킬 수 있다.
마찬가지로, 산화막(12)은 300℃~400℃, 150W~500W의 주파수 전력으로서 플라즈마 화학기상증착(PECVD)로 증착되는데, 고주파수 전력 인가로 인한 표면처리 후, O2 등의 산소 함유 가스만을 흘러보내며, 플라즈마 화학기상증착의 주파수 전력보다 낮은 주파수 전력으로 방전한다. 즉, 주파수 전력을 10~55W로 낮추어 방전한다(13b). 방전을 통하여 전하 공진을 감소시켜 반응 챔버 내부의 미 반응 가스가 산화막의 표면으로 흡착되는 것을 효율적으로 감소시켜 산화막의 표면 상태를 개선시킬 수 있다.
한편, 상기 설명한 바와 같이 복합막을 이루는 질화막과 산화막의 각 층 표면은 표면처리에 따른 표면 에너지를 감소시키기 위하여, 도 6의 초기막인 버퍼막을 형성하거나, 또는 도 10의 방전 처리를 수행하고 있다.
이밖에, 본 발명의 다른 실시예는 표면 상태를 개선하기 위하여 버퍼막 형성과 방전 처리가 동시에 이루어지도록 하는 복합 구조로서 처리될 수 있다. 즉, 제1박막을 증착하는 단계, 제2박막을 증착하는 단계, 상기 제1박막과 제2박막 증착 단계 후에는 상기 박막 표면에 고주파수 전력을 인가하여 박막 표면의 불순물을 제거하는 단계를 포함하며, 상기 제1박막의 표면에 제2박막을 증착하기 전에 제1박막의 표면을 방전 처리하여 잔류 전하를 제거한 후, 열 화학기상증착(Thermal-CVD)으로 제1박막의 표면에 버퍼막을 형성하여 표면 에너지를 감소시키는 과정으로서 이루어질 수 있다.
한편, 이종 박막이 적층되는 복합층 구조에서, 각 박막은 다양한 조합의 표면 처리로서 이루어질 수 있다. 예를 들어, 도11에 도시한 바와 같이 질화막->버퍼막->산화막->방전->질화막->버퍼막->산화막->방전->....으로 교대로 표면처리가 이루어질 수 있으며, 또한, 질화막 표면이 방전 처리되고 산화막 표면이 버퍼막이 형성될 수 있다.
또한, 도 12에 도시한 바와 같이 질화막->버퍼막->산화막->버퍼막->질화막->방전->산화막->방전->....과 같이 표면처리가 이루어질 수 있다. 또한, 도 13에 도시한 바와 같이 방전 처리와 버퍼막 형성이 두 개 박막 사이에서 차례로 동시에 이루어지는 복합 구조로 구현할 수 있다. 이밖에 다양한 실시예가 있을 수 있을 것이다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.

Claims (13)

  1. 기판 상에 서로 다른 박막을 제조하는 방법에 있어서,
    제1박막을 증착하는 단계;
    제2박막을 증착하는 단계;
    상기 제1박막과 제2박막 증착 단계 후에는 상기 박막 표면에 고주파수 전력을 인가하여 박막 표면의 불순물을 제거하는 단계;를 포함하며,
    상기 제1박막의 표면에 제2박막을 증착하기 전에, 열 화학기상증착(Thermal-CVD)으로 제1박막의 표면에 버퍼막을 형성하여 표면 상태를 개선하는 박막 제조 방법.
  2. 기판 상에 서로 다른 박막을 제조하는 방법에 있어서,
    제1박막을 증착하는 단계;
    제2박막을 증착하는 단계;
    상기 제1박막과 제2박막 증착 단계 후에는 상기 박막 표면에 고주파수 전력을 인가하여 박막 표면의 불순물을 제거하는 단계;를 포함하며,
    상기 제1박막의 표면에 제2박막을 증착하기 전에, 제1박막의 표면을 방전 처리하여 표면 상태를 개선하는 박막 제조 방법.
  3. 기판 상에 서로 다른 박막을 제조하는 방법에 있어서,
    제1박막을 증착하는 단계;
    제2박막을 증착하는 단계;
    상기 제1박막과 제2박막 증착 단계 후에는 상기 박막 표면에 고주파수 전력을 인가하여 박막 표면의 불순물을 제거하는 단계;를 포함하며,
    상기 제1박막의 표면에 제2박막을 증착하기 전에, 제1박막의 표면을 방전 처리하여 잔류 전하를 제거한 후, 열 화학기상증착(Thermal-CVD)으로 제1박막의 표면에 버퍼막을 형성하여 표면 상태를 개선하는 박막 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 하나의 항에 있어서, 상기 제1박막 및 제2박막은 플라즈마 화학기상증착(PECVD)에 의하여 교대로 적층되는 박막 제조 방법.
  5. 청구항 1 또는 청구항 3에 있어서, 상기 열 화학기상증착은 상기 플라즈마 화학기상증착보다 높은 온도 조건에서 박막을 증착하는 박막 제조 방법.
  6. 청구항 5에 있어서, 상기 열 화학기상증착은 500℃~600℃ 사이의 온도 조건에서 박막을 증착하는 박막 제조 방법.
  7. 청구항 1 또는 청구항 3에 있어서, 상기 제1박막은 질화막이며, 1.5~3.5[Torr] 압력 범위에서, N2 3,000~15,000[sccm], SiH4 50~350[sccm], NH3 200~1,000[sccm], He 2,000~5,000[sccm]의 유량을 사용하여 증착하는 박막 제조 방법.
  8. 청구항 7에 있어서, 상기 제1박막의 표면에 증착되는 버퍼막은, 상기 제1박막 공정 조건과 동일한 공정 조건으로 3초 ~ 5초 범위 내로 500~600℃ 사이의 온도 조건에서 박막을 증착하는 열 화학기상증착에 의해 형성되는 박막 제조 방법.
  9. 청구항 1 또는 청구항 3에 있어서, 상기 제2박막은 산화막이며, 1.5~3.5[Torr] 압력 범위에서, TEOS 150~350[sccm], O2 3,000~20,000[sccm], He 2.000~5,000[sccm]인 유량을 사용하여 증착하는 박막 제조 방법.
  10. 청구항 1 또는 청구항 3에 있어서, 상기 버퍼막은, 5Å ~ 30Å 두께의 버퍼막으로 형성하는 박막 제조 방법.
  11. 청구항 2 또는 청구항 3에 있어서, 상기 방전 처리는, 플라즈마 처리 전력보다 낮은 전력으로 방전 처리하는 박막 제조 방법.
  12. 청구항 11에 있어서, 상기 방전 처리는, 10W~55W 주파수 전력이 인가되는 박막 제조 방법.
  13. 청구항 2 또는 청구항 3에 있어서, 상기 제1박막이 질화막이고 제2박막이 산화막이라 할 때, 상기 제1박막의 방전 처리 시에는 질소 함유 가스만을 유동시키며, 상기 제2박막의 방전 처리시에는 산소 함유 가스만을 유동시키는 박막 제조 방법.
PCT/KR2012/009158 2011-11-16 2012-11-02 박막 제조 방법 WO2013073786A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014539875A JP6047580B2 (ja) 2011-11-16 2012-11-02 薄膜の製造方法
CN201280056387.1A CN103946961B (zh) 2011-11-16 2012-11-02 薄膜制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0119797 2011-11-16
KR1020110119797A KR101897214B1 (ko) 2011-11-16 2011-11-16 박막 제조 방법

Publications (1)

Publication Number Publication Date
WO2013073786A1 true WO2013073786A1 (ko) 2013-05-23

Family

ID=48429812

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/009158 WO2013073786A1 (ko) 2011-11-16 2012-11-02 박막 제조 방법

Country Status (4)

Country Link
JP (1) JP6047580B2 (ko)
KR (1) KR101897214B1 (ko)
CN (1) CN103946961B (ko)
WO (1) WO2013073786A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101869949B1 (ko) * 2013-09-03 2018-06-21 주식회사 원익아이피에스 복합막 증착방법 및 기판 처리 장치
KR101645139B1 (ko) 2015-11-27 2016-08-03 정용호 작업현장 관리 시스템 및 그 구동방법
CN110098113A (zh) * 2019-04-17 2019-08-06 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0118878B1 (ko) * 1994-04-22 1998-08-17 김주용 캐패시터의 유전체막 형성방법
KR20000037826A (ko) * 1998-12-02 2000-07-05 김영환 반도체 장치의 퓨즈부 및 그 제조방법
KR20050032502A (ko) * 2001-10-05 2005-04-07 어드밴스드 마이크로 디바이시즈, 인코포레이티드 Ｓｏｎｏｓ 플래시 메모리의 이중 밀도 코어 게이트
KR20060124001A (ko) * 2005-05-30 2006-12-05 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR20080001352A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218015A (ja) * 1992-01-30 1993-08-27 Sumitomo Electric Ind Ltd 半導体装置
JP2779996B2 (ja) * 1993-02-25 1998-07-23 日本電信電話株式会社 半導体装置の製造方法
TW389963B (en) * 1997-04-30 2000-05-11 This Inv Is About The Method O Method of depositing uniform dielectric layers
US6372664B1 (en) * 1999-10-15 2002-04-16 Taiwan Semiconductor Manufacturing Company Crack resistant multi-layer dielectric layer and method for formation thereof
JP2003060164A (ja) * 2001-08-09 2003-02-28 Sharp Corp 半導体メモリ装置およびその製造方法
DE112005002160T5 (de) * 2004-09-09 2009-03-12 Tokyo Electron Ltd. Dünnfilmkondensator und Verfahren zum Bilden desselben sowie computerlesbares Speichermedium
JP4320652B2 (ja) * 2005-09-08 2009-08-26 エプソンイメージングデバイス株式会社 層間絶縁膜の形成方法及び基板
JP4678688B2 (ja) * 2006-02-27 2011-04-27 次世代半導体材料技術研究組合 プラズマ処理終了方法
JP2009206368A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 半導体装置の製造方法、半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0118878B1 (ko) * 1994-04-22 1998-08-17 김주용 캐패시터의 유전체막 형성방법
KR20000037826A (ko) * 1998-12-02 2000-07-05 김영환 반도체 장치의 퓨즈부 및 그 제조방법
KR20050032502A (ko) * 2001-10-05 2005-04-07 어드밴스드 마이크로 디바이시즈, 인코포레이티드 Ｓｏｎｏｓ 플래시 메모리의 이중 밀도 코어 게이트
KR20060124001A (ko) * 2005-05-30 2006-12-05 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR20080001352A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법

Also Published As

Publication number Publication date
JP6047580B2 (ja) 2016-12-21
CN103946961A (zh) 2014-07-23
JP2015501551A (ja) 2015-01-15
CN103946961B (zh) 2017-07-21
KR20130054024A (ko) 2013-05-24
KR101897214B1 (ko) 2018-10-23

Similar Documents

Publication Publication Date Title
US11643724B2 (en) Method of forming structures using a neutral beam
US7989365B2 (en) Remote plasma source seasoning
US6649218B2 (en) Single substrate processing film forming method
KR20190132304A (ko) 필름 스택의 인-시츄 증착
JP2020127004A (ja) シリコン酸化物の形態選択的な膜形成の方法
US8357435B2 (en) Flowable dielectric equipment and processes
TW201631660A (zh) 氮化鈦移除
US20130034666A1 (en) Inductive plasma sources for wafer processing and chamber cleaning
TW202130847A (zh) 在3d nand存放裝置中用於提高豎直蝕刻性能的膜的電漿增強化學氣相沉積
US20090277587A1 (en) Flowable dielectric equipment and processes
TW201448041A (zh) 氮化鈦之選擇性移除
TW201436032A (zh) 用於選擇性移除鎢之乾蝕刻
KR20150105216A (ko) 기판 처리 장치 및 반도체 장치의 제조 방법 및 기록 매체
TW201839849A (zh) 具有選擇性阻隔層的結構
US20220157616A1 (en) Substrate processing method and substrate processing system
TWI487025B (zh) 沉積設備和使用沉積設備製造半導體裝置的方法
WO2013073786A1 (ko) 박막 제조 방법
TWI716818B (zh) 形成氣隙的系統及方法
CN107408494B (zh) 缺陷平面化
US7456111B2 (en) Plasma etching method and plasma etching apparatus
KR20130053273A (ko) 기판처리장치 및 그 동작 방법
US11827981B2 (en) Method of depositing material on stepped structure
TW201903966A (zh) 自對準通孔處理流程
TWI797833B (zh) 用於使用電容耦合電漿的氧化矽間隙填充的沉積方法
WO2014204028A1 (ko) 박막 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12850126

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014539875

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12850126

Country of ref document: EP

Kind code of ref document: A1