JPWO2023162849A5 - 酸化物半導体薄膜積層体及びその製造方法、薄膜半導体装置及びその製造方法、及びスパッタリングターゲット及びその製造方法 - Google Patents

酸化物半導体薄膜積層体及びその製造方法、薄膜半導体装置及びその製造方法、及びスパッタリングターゲット及びその製造方法 Download PDF

Info

Publication number
JPWO2023162849A5
JPWO2023162849A5 JP2023556470A JP2023556470A JPWO2023162849A5 JP WO2023162849 A5 JPWO2023162849 A5 JP WO2023162849A5 JP 2023556470 A JP2023556470 A JP 2023556470A JP 2023556470 A JP2023556470 A JP 2023556470A JP WO2023162849 A5 JPWO2023162849 A5 JP WO2023162849A5
Authority
JP
Japan
Prior art keywords
less
thin film
oxide semiconductor
semiconductor thin
film laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023556470A
Other languages
English (en)
Other versions
JP7425931B2 (ja
JPWO2023162849A1 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2023/005444 external-priority patent/WO2023162849A1/ja
Publication of JPWO2023162849A1 publication Critical patent/JPWO2023162849A1/ja
Application granted granted Critical
Publication of JP7425931B2 publication Critical patent/JP7425931B2/ja
Publication of JPWO2023162849A5 publication Critical patent/JPWO2023162849A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

図2には、この結果を示す。この結果、バンドギャップが3.4eV以下の範囲は、0.32≦In<1.0、0<Mg≦0.46、0<Sn≦0.67であった。
ここで、バンドギャップが3.4eV以下が好ましいとしたのは、良好なTFT特性を得るためには下層と上層のEg差が重要であり、Egが3.4eVより大きくなって活性層との差が大きすぎると、半導体同士の接合時に下層である活性層側へ上層の電子が流入し、活性層側のフェルミ準位がコンダクションバンド近傍に移動してしまうという不具合が発生する虞があるからである。この場合、電子がコンダクションバンドへ励起される確率が上がり、TFTの閾値電圧がマイナス方向にシフトし、良好なTFT特性が得られないという問題が生じる。
造粒粉末は、100MPa以上の圧力で成形される。これにより相対密度が97%以上の焼結体を得ることができる。成形圧力が100MPa未満の場合、成形体が壊れやすく、ハンドリングが困難であり、焼結体の相対密度が低下する。
図10は、この製造例1の薄膜トランジスタ(積層)構造のように本発明の酸化物半導体薄膜からなるキャップ層14を有する場合(積層)と、キャップ層14を設けない場合(単層:比較製造例1)とにおいて、Vthを比較したものである。
この結果、本発明のキャップ層14を設けた積層構造(製造例1)の場合、設けない場合(単層;比較製造例1)と閾値電圧Vthはほぼ同一であり、キャップ層14を設けることによるVthのシフトは生じなかった。
また、比較製造例1の単層構造の場合の活性層のバンドギャップEgは2.7eVであるのに対し、製造例1のキャップ層14を設けた積層構造の場合のキャップ層のバンドギャップEgは、3.1eVであり、Egの差が0.4eVであった。
図11は、積層構造のキャップ層として、IGZOの異組成を用いた以外は図6と同じにした比較製造例2の薄膜トランジスタでは、従来のIGZO異組成のキャップ層を設けた場合(積層;比較製造例2)と、設けない場合(単層;比較製造例1)とにおいて、閾値電圧Vthを比較したものである。
この結果、比較製造例2の薄膜トランジスタ(積層)は、比較製造例1の単層と比較してVthが大きくシフトすることがわかった。
また、比較製造例1の単層構造の場合の活性層のバンドギャップEgは2.7eVであるのに対し、比較製造例2のキャップ層を設けた積層構造の場合のキャップ層のバンドギャップEgは3.4eVであり、本発明の酸化物半導体薄膜をキャップ層14とした場合と比較してバンドギャップEgの差が0.7であった。

Claims (28)

  1. バンドギャップが3eV以下の活性層と、この活性層上に積層されたキャップ層とを有する酸化物半導体薄膜積層体であって、
    前記キャップ層は、インジウム、マグネシウム、及びスズからなる下記式の酸化物を主成分とする酸化物半導体で構成され、下記式のXが0.32以上、0.65以下、Yが0.17以上、0.46以下であり、Zが0を超え、0.22以下であり、且つX+Y+Z=1となる範囲であり、バンドギャップが、2.5eV以上3.4eV以下である、
    酸化物半導体薄膜積層体。
    InMgSn
  2. 請求項1に記載の酸化物半導体薄膜積層体において、
    前記キャップ層は前記活性層と共にパターニングする際のエッチングレートが、前記活性層のエッチングレートに適している
    酸化物半導体薄膜積層体。
  3. 請求項2記載の酸化物半導体薄膜積層体において、
    前記キャップ層の硫酸・硝酸系エッチャントまたは酢酸系エッチャントでエッチングした際のエッチングレートが1nm/sec以上である
    酸化物半導体薄膜積層体。
  4. 請求項1に記載の酸化物半導体薄膜積層体において、
    前記キャップ層は、水素アニール処理後の抵抗値が1E+2Ω/□以上である
    酸化物半導体薄膜積層体。
  5. 請求項1に記載の酸化物半導体薄膜積層体において、
    前記キャップ層を構成する酸化物半導体は、Si、Ti、W、Zr、Nb、Ni、Ge、Ta、Al、Y及びMoから選択される少なくとも1つの元素であるA群元素をさらに含有する
    酸化物半導体薄膜積層体。
  6. 請求項5に記載の酸化物半導体薄膜積層体において、
    前記キャップ層を構成する酸化物半導体は、Siが4at%以下、Tiが6at%以下、Wが6at%以下、Zrが7at%以下、Nbが7at%以下、Niが7at%以下、Geが7at%以下、Taが8at%以下、Alが8at%以下、及びYが9at%以下であり、
    前記A群元素の含有量が、10at%未満である
    酸化物半導体薄膜積層体。
  7. 請求項1に記載の酸化物半導体薄膜積層体において、
    前記キャップ層を構成する酸化物半導体は、Mo、Sb、Hf、La、Fe、Ga、Zn、Ca及びSrから選択される少なくとも1つの元素であるB群元素をさらに含有する
    酸化物半導体薄膜積層体。
  8. 請求項7に記載の酸化物半導体薄膜積層体において、
    前記キャップ層を構成する酸化物半導体は、Moが10at%以下、Sbが13at%以下、Hfが13at%以下、Laが13at%以下、Feが21at%以下、Gaが27at%以下、Znが38at%以下、Caが38at%以下、Srが38at%以下であり、In、Mg、及びSn以外の元素の合計含有量は、38at%以下である
    酸化物半導体薄膜積層体。
  9. バンドギャップが3eV以下の活性層を成膜する工程と、
    この活性層上にキャップ層を成膜して酸化物半導体薄膜積層体とする工程とを具備し、
    前記キャップ層は、インジウム、マグネシウム、及びスズからなる下記式の酸化物を主成分とする酸化物半導体で構成され、下記式のXが0.32以上、0.65以下、Yが0.17以上、0.46以下であり、Zが0を超え、0.22以下であり、且つX+Y+Z=1となる範囲であり、バンドギャップが、2.5eV以上3.4eV以下である、酸化物半導体薄膜積層体の製造方法。
    InMgSn
  10. 請求項9に記載の酸化物半導体薄膜積層体の製造方法において、
    前記キャップ層は、インジウム、マグネシウム、及びスズからなる下記式の酸化物を主成分とする酸化物半導体で構成され、下記式のXが0.32以上、0.65以下、Yが0.17以上、0.46以下であり、Zが0を超え、0.22以下であり、且つX+Y+Z=1となる範囲である酸化物焼結体からなるスパッタリングターゲットを用いてスパッタリングすることにより成膜される
    酸化物半導体薄膜積層体の製造方法。
    InMgSn
  11. 請求項9に記載の酸化物半導体薄膜積層体の製造方法において、
    前記キャップ層は前記活性層と共にパターニングする際のエッチングレートが、前記活性層のエッチングレートに適している
    酸化物半導体薄膜積層体の製造方法。
  12. 請求項11記載の酸化物半導体薄膜積層体の製造方法において、
    前記キャップ層の硫酸・硝酸系エッチャントまたは酢酸系エッチャントでエッチングした際のエッチングレートが1nm/sec以上である
    酸化物半導体薄膜積層体の製造方法。
  13. 請求項9に記載の酸化物半導体薄膜積層体の製造方法において、
    前記キャップ層は、水素アニール処理後の抵抗値が1E+2Ω/□以上である
    酸化物半導体薄膜積層体の製造方法。
  14. 請求項9に記載の酸化物半導体薄膜積層体の製造方法において、
    前記キャップ層を構成する酸化物半導体は、Si、Ti、W、Zr、Nb、Ni、Ge、Ta、Al、Y及びMoから選択される少なくとも1つの元素であるA群元素をさらに含有する
    酸化物半導体薄膜積層体の製造方法。
  15. 請求項14に記載の酸化物半導体薄膜積層体の製造方法において、
    前記キャップ層を構成する酸化物半導体は、Siが4at%以下、Tiが6at%以下、Wが6at%以下、Zrが7at%以下、Nbが7at%以下、Niが7at%以下、Geが7at%以下、Taが8at%以下、Alが8at%以下、及びYが9at%以下であり、
    前記A群元素の含有量が、10at%未満である
    酸化物半導体薄膜積層体の製造方法。
  16. 請求項9に記載の酸化物半導体薄膜積層体の製造方法において、
    前記キャップ層を構成する酸化物半導体は、Mo、Sb、Hf、La、Fe、Ga、Zn、Ca及びSrから選択される少なくとも1つの元素であるB群元素をさらに含有する
    酸化物半導体薄膜積層体の製造方法。
  17. 請求項16に記載の酸化物半導体薄膜積層体の製造方法において、
    前記キャップ層を構成する酸化物半導体は、Moが10at%以下、Sbが13at%以下、Hfが13at%以下、Laが13at%以下、Feが21at%以下、Gaが27at%以下、Znが38at%以下、Caが38at%以下、Srが38at%以下であり、In、Mg、及びSn以外の元素の合計含有量は、38at%以下である
    酸化物半導体薄膜積層体の製造方法。
  18. 請求項9~17の何れか1項に記載の酸化物半導体薄膜積層体の製造方法において、
    前記活性層及び前記キャップ層を同時にウェットエッチングする工程を具備する
    酸化物半導体薄膜積層体の製造方法。
  19. 請求項1~8の何れか1項に記載の活性層とキャップ層とを有する酸化物半導体薄膜積層体を具備する
    薄膜半導体装置。
  20. 請求項19に記載の薄膜半導体装置において、
    ゲート電極と、前記ゲート電極上に設けられたゲート絶縁膜とを具備し
    前記活性層は、前記ゲート絶縁膜上に設けられており、
    さらに、前記活性層及び前記キャップ層に接続するソース電極及びドレイン電極とを具備する
    薄膜半導体装置。
  21. 請求項20に記載の薄膜半導体装置の製造方法であって、
    ゲート電極の上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上に、前記活性層をスパッタリング法で形成し、
    前記活性層上に前記キャップ層をスパッタリング法で形成し、
    前記活性層及び前記キャップ層の積層体をウェットエッチングによりパターニングし、
    パターニングした前記活性層及び前記キャップ層を下地膜とする金属層を形成し、
    前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する
    薄膜半導体装置の製造方法。
  22. 請求項1~8の何れか1項に記載のキャップ層となる酸化物半導体薄膜を成膜するスパッタリングターゲットであって、
    インジウム、マグネシウム、及びスズからなる下記式の酸化物を含む酸化物焼結体で構成され、
    下記式のXが0.32以上、0.65以下、Yが0.17以上、0.46以下であり、Zが0を超え、0.22以下であり、且つX+Y+Z=1となる範囲であり、
    相対密度が90%以上であり、比抵抗が10mΩ・cm以下である
    スパッタリングターゲット。
    InMgSn
  23. 請求項22に記載のスパッタリングターゲットにおいて、
    前記酸化物焼結体は、Si、Ti、W、Zr、Nb、Ni、Ge、Ta、Al、及びYから選択される少なくとも1つの元素であるA群元素をさらに含有する
    スパッタリングターゲット。
  24. 請求項23に記載のスパッタリングターゲットにおいて、
    Siが4at%以下、Tiが6at%以下、Wが6at%以下、Zrが7at%以下、Nbが7at%以下、Niが7at%以下、Geが7at%以下、Taが8at%以下、Alが8at%以下、Yが9at%以下であり、
    前記A群元素の含有量が、10at%未満である
    スパッタリングターゲット。
  25. 請求項22に記載のスパッタリングターゲットにおいて、
    前記酸化物焼結体は、Mo、Sb、Hf、La、Fe、Ga、Zn、Ca及びSrから選択される少なくとも1つの元素であるB群元素をさらに含有する
    スパッタリングターゲット。
  26. 請求項25に記載のスパッタリングターゲットにおいて、
    Moが10at%以下、Sbが13at%以下、Hfが13at%以下、Laが13at%以下、Feが21at%以下、Gaが27at%以下、Znが38at%以下、Caが38at%以下、Srが38at%以下であり、
    前記In、Mg、及びSn以外の元素の合計含有量は、38at%以下である
    スパッタリングターゲット。
  27. 酸化インジウム粉末、酸化マグネシウム粉末、及び酸化スズ粉末を混合して成形体を形成し、1100℃以上1650℃以下で前記成形体を焼成して、請求項22~26の何れか1項に記載の酸化物焼結体を有するスパッタリングターゲットを製造する
    スパッタリングターゲットの製造方法。
  28. インジウム、マグネシウム、及びスズの酸化物、水酸化物または炭酸塩を混合して1000℃~1500℃で仮焼成した前駆体粉末を成形して成形体とし、1100℃以上1650℃以下で前記成形体を焼成して、請求項22~26の何れか1項に記載の酸化物焼結体を有するスパッタリングターゲットを製造する
    スパッタリングターゲットの製造方法。
JP2023556470A 2022-02-25 2023-02-16 酸化物半導体薄膜積層体及びその製造方法、薄膜半導体装置及びその製造方法、及びスパッタリングターゲット及びその製造方法 Active JP7425931B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022028218 2022-02-25
JP2022028218 2022-02-25
PCT/JP2023/005444 WO2023162849A1 (ja) 2022-02-25 2023-02-16 スパッタリングターゲット、スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JPWO2023162849A1 JPWO2023162849A1 (ja) 2023-08-31
JP7425931B2 JP7425931B2 (ja) 2024-01-31
JPWO2023162849A5 true JPWO2023162849A5 (ja) 2024-01-31

Family

ID=87765733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023556470A Active JP7425931B2 (ja) 2022-02-25 2023-02-16 酸化物半導体薄膜積層体及びその製造方法、薄膜半導体装置及びその製造方法、及びスパッタリングターゲット及びその製造方法

Country Status (3)

Country Link
JP (1) JP7425931B2 (ja)
TW (1) TW202344489A (ja)
WO (1) WO2023162849A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215392B2 (ja) 1998-10-13 2001-10-02 ジオマテック株式会社 金属酸化物焼結体およびその用途
JP4457669B2 (ja) * 2004-01-08 2010-04-28 東ソー株式会社 スパッタリングターゲットおよびその製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5367660B2 (ja) 2010-08-31 2013-12-11 Jx日鉱日石金属株式会社 酸化物焼結体及び酸化物半導体薄膜
CN107709270A (zh) 2016-03-14 2018-02-16 捷客斯金属株式会社 氧化物烧结体
JP7128284B2 (ja) * 2019-06-28 2022-08-30 株式会社アルバック スパッタリングターゲットの製造方法

Similar Documents

Publication Publication Date Title
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
US10741660B2 (en) Nanosheet single gate (SG) and extra gate (EG) field effect transistor (FET) co-integration
TWI512996B (zh) Semiconductor devices and thin film transistors, and the like
CN109427877A (zh) 半导体器件及其制造方法
CN109728089A (zh) 半导体器件及其制造方法
WO2012063588A1 (ja) 配線構造
KR20090118395A (ko) 반도체 장치 및 이의 제조 방법
TW201409703A (zh) 電子裝置、積層構造體及其製造方法
JP2007149755A (ja) 半導体装置及びその製造方法
JP6065022B2 (ja) 誘電体デバイスの製造方法
TW201340147A (zh) 固體電子裝置(二)
CN108321200B (zh) 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法
JPWO2023162849A5 (ja) 酸化物半導体薄膜積層体及びその製造方法、薄膜半導体装置及びその製造方法、及びスパッタリングターゲット及びその製造方法
JP4533155B2 (ja) 半導体装置及びその製造方法
TW201036071A (en) Metal gate transistor with barrier layer
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
US9293325B2 (en) Thin film transistor and method for fabricating thin film transistor
CN105826264B (zh) 半导体器件的形成方法
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
JP5745838B2 (ja) 薄膜トランジスタ及びその製造方法
CN113363317A (zh) 一种负量子电容器件及其制备方法
JP2013102072A (ja) 型押し構造体の製造方法、薄膜トランジスター、薄膜キャパシター、アクチュエーター、圧電式インクジェットヘッド及び光学デバイス
TWI484679B (zh) 非揮發性記憶體
JP7430843B1 (ja) 酸化物半導体薄膜、半導体デバイス及びその製造方法、並びにスパッタリングターゲット及びスパッタリングターゲットの製造方法
WO2023162849A1 (ja) スパッタリングターゲット、スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法