JPWO2021070246A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2021070246A5
JPWO2021070246A5 JP2021550973A JP2021550973A JPWO2021070246A5 JP WO2021070246 A5 JPWO2021070246 A5 JP WO2021070246A5 JP 2021550973 A JP2021550973 A JP 2021550973A JP 2021550973 A JP2021550973 A JP 2021550973A JP WO2021070246 A5 JPWO2021070246 A5 JP WO2021070246A5
Authority
JP
Japan
Prior art keywords
voltage
field effect
differential
differential pair
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021550973A
Other languages
English (en)
Other versions
JPWO2021070246A1 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2019/039650 external-priority patent/WO2021070246A1/ja
Publication of JPWO2021070246A1 publication Critical patent/JPWO2021070246A1/ja
Publication of JPWO2021070246A5 publication Critical patent/JPWO2021070246A5/ja
Pending legal-status Critical Current

Links

Description

例えば、演算増幅器100は、出力ノードNo及び反転入力ノードNinの間が接続された、ボルテージフォロワ増幅器として動作する。これにより、非反転入力ノードNipに対して、図示しないセンサの出力電圧Vsnsを入力すると(Vnp=Vsns)、インピーダンス変換を行って、センサ電圧と同等の出力電圧Voutを得ることができる(Vout=Vsns)。尚、演算増幅器100は、ボルテージフォロワ接続とは異なる任意の態様で使用可能である点について、確認的に記載する。

Claims (16)

  1. 第1の電圧及び第2の電圧を供給されて動作する演算増幅器であって、
    入力電圧が入力される第1及び第2の入力ノードと、
    出力電圧が出力される出力ノードと、
    第1及び第2の差動ノードと、
    前記第1の電圧を供給する第1の電源ノードと前記第1及び第2の差動ノードとの間に接続され、第1導電型の電界効果トランジスタで構成された能動負荷と、
    前記第1及び第2の差動ノードと、前記第2の電圧を供給する第2の電源ノードとの間に接続されて、前記第1及び第2の入力ノードの電圧差に応じた電流差を前記第1及び第2の差動ノードの間に発生させる、第2導電型の電界効果トランジスタによって構成される第1の差動対と、
    前記第1及び第2の差動ノードと前記第2の電源ノードとの間に前記第1の差動対と並列に接続されて、前記第1及び第2の入力ノードの電圧差に応じた電流差を前記第1及び第2の差動ノードの間に発生させる、前記第2導電型の電界効果トランジスタによって構成される第2の差動対と、
    前記第1及び第2の差動ノードの電流差に応じて、前記出力ノードの電圧を前記第1の電圧から前記第2の電圧までの範囲内で変化させる出力段とを備え、
    前記第1導電型がP型であり、第2導電型がN型であるときには、前記第1の差動対を構成する前記電界効果トランジスタは、しきい値電圧がゼロ以下である一方で、前記第2の差動対を構成する前記電界効果トランジスタは、しきい値電圧がゼロよりも高く、
    前記第1導電型がN型であり、前記第2導電型がP型であるときには、前記第1の差動対を構成する前記電界効果トランジスタは、しきい値電圧がゼロ以上である一方で、前記第2の差動対を構成する前記電界効果トランジスタは、しきい値電圧がゼロよりも低く、
    前記演算増幅器は、
    前記第1の差動対及び前記第2の差動対の少なくとも一方に対して設けられたオフセット補正回路を更に備え、
    前記オフセット補正回路は、前記第1の差動対で生じる前記第1及び第2の入力ノード間のオフセット電圧、又は、前記第2の差動対で生じる前記第1及び第2の入力ノード間のオフセット電圧を補正するための補正電流又は補正電圧を、前記第1の差動対又は前記第2の差動対に発生させる、演算増幅器。
  2. 前記第1の差動対は、
    前記第1の差動ノードと前記第2の電源ノードとの間に電気的に接続され、かつ、前記第1の入力ノードと接続されたゲートを有する、前記第2導電型の第1の電界効果トランジスタと、
    前記第2の差動ノードと前記第2の電源ノードとの間に電気的に接続され、かつ、前記第2の入力ノードと接続されたゲートを有する、前記第2導電型の第2の電界効果トランジスタとを含み、
    前記第2の差動対は、
    前記第1の差動ノードと前記第2の電源ノードとの間に電気的に接続され、かつ、前記第1の入力ノードと接続されたゲートを有する、前記第2導電型の第3の電界効果トランジスタと、
    前記第2の差動ノードと前記第2の電源ノードとの間に電気的に接続され、かつ、前記第2の入力ノードと接続されたゲートを有する、前記第2導電型の第4の電界効果トランジスタとを含み、
    前記第1及び第2の電界効果トランジスタは、前記第2の電圧が前記ゲートに入力されたときにドレイン電流が生じるような第1のしきい値電圧を有し、
    前記第3及び第4の電界効果トランジスタは、前記第2の電圧が前記ゲートに入力されたときにドレイン電流が生じないような第2のしきい値電圧を有する、請求項1記載の演算増幅器。
  3. 前記オフセット補正回路は、
    前記第1及び第2の電界効果トランジスタ、又は、前記第3及び第4の電界効果トランジスタのドレインと、前記第1の電源ノードとの間に電気的に接続された第1のオフセット電流発生回路を含み、
    前記第1のオフセット電流発生回路は、前記第1及び第2の電界効果トランジスタの一方の電界効果トランジスタのドレイン電流を他方の電界効果トランジスタのドレイン電流よりも増加させるように、又は、前記第3及び第4の電界効果トランジスタの一方の電界効果トランジスタのドレイン電流を他方の電界効果トランジスタのドレイン電流よりも増加させるように前記補正電流を発生する、請求項2記載の演算増幅器。
  4. 前記オフセット補正回路は、
    前記第1及び第2の電界効果トランジスタ、又は、前記第3及び第4の電界効果トランジスタのソースと、前記第2の電源ノードとの間に電気的に接続された第2のオフセット電流発生回路を更に含み、
    前記第2のオフセット電流発生回路は、前記第1及び第2の電界効果トランジスタのうちの前記一方の電界効果トランジスタのドレイン電流を前記他方の電界効果トランジスタのドレイン電流に対して更に増加させるように、又は、前記第3及び第4の電界効果トランジスタのうちの前記一方の電界効果トランジスタのドレイン電流を前記他方の電界効果トランジスタのドレイン電流に対して更に増加させるように、前記補正電流を発生する、請求項3記載の演算増幅器。
  5. 前記オフセット補正回路は、
    前記第1及び第2の電界効果トランジスタ、又は、前記第3及び第4の電界効果トランジスタのソースと、前記第2の電源ノードとの間に電気的に接続された第2のオフセット電流発生回路を含み、
    前記第2のオフセット電流発生回路は、前記第1及び第2の電界効果トランジスタのうちの一方の電界効果トランジスタのドレイン電流を他方の電界効果トランジスタのドレイン電流に対して増加させるように、又は、前記第3及び第4の電界効果トランジスタのうちの一方の電界効果トランジスタのドレイン電流を他方の電界効果トランジスタのドレイン電流に対して増加させるように、前記補正電流を発生する、請求項2記載の演算増幅器。
  6. 前記第1の差動対は、
    前記第1及び第2の差動ノードと前記第2の電源ノードとの間に、前記第1及び第2の電界効果トランジスタに対して直列に接続された第1の電流源トランジスタを更に含み、
    前記第2の差動対は、
    前記第1及び第2の差動ノードと前記第2の電源ノードとの間に、前記第3及び第4の電界効果トランジスタに対して直列に接続された第2の電流源トランジスタを更に含み、
    前記オフセット補正回路は、
    前記第1及び第2の電界効果トランジスタのうちの一方の電界効果型トランジスタと前記第1の電流源トランジスタとの間に接続される可変のオフセット補正抵抗での電圧降下量、又は、前記第3及び第4の電界効果トランジスタのうちの一方の電界効果型トランジスタと前記第1の電流源トランジスタとの間に接続される可変のオフセット補正抵抗での電圧降下量によって前記補正電圧を発生するオフセット補正抵抗回路を含む、請求項2記載の演算増幅器。
  7. 前記第1の差動対は、
    前記第1及び第2の差動ノードと前記第2の電源ノードとの間に、前記第1及び第2の電界効果トランジスタに対して直列に接続された第1の電流源トランジスタを更に含み、
    前記第2の差動対は、
    前記第1及び第2の差動ノードと前記第2の電源ノードとの間に、前記第3及び第4の電界効果トランジスタに対して直列に接続された第2の電流源トランジスタを更に含み、
    前記オフセット補正回路は、
    前記第1及び第2の電界効果トランジスタのうちの一方の電界効果型トランジスタと前記第1の電流源トランジスタとの間に接続される可変のオフセット補正抵抗での電圧降下量、又は、前記第3及び第4の電界効果トランジスタのうちの一方の電界効果型トランジスタと前記第1の電流源トランジスタとの間に接続される可変のオフセット補正抵抗での電圧降下量によって前記補正電圧を発生するオフセット補正抵抗回路を更に含み、
    前記補正電流によって補正されるオフセット電圧は、前記補正電圧によって補正されるオフセット電圧よりも大きい、請求項3~5のいずれか1項に記載の演算増幅器。
  8. 前記演算増幅器は、
    前記入力電圧に応じて、前記第1及び第2の差動対のうちの一方の差動対を選択するための検出信号を生成する入力電圧検出回路と、
    前記検出信号に応じて、前記一方の差動対を前記第1及び第2の差動ノードと電気的に接続するととともに、前記第1及び第2の差動対のうちの他方の差動対を前記第1及び第2の差動ノードから電気的に切り離す選択回路とを更に備える、請求項1~7のいずれか1項に記載の演算増幅器。
  9. 前記演算増幅器は、
    前記入力電圧に応じて、前記第1及び第2の差動対のうちの一方の差動対を選択するための検出信号を生成する入力電圧検出回路と、
    前記検出信号に応じて、前記一方の差動対を前記第1及び第2の差動ノードに対して電気的に接続するための選択回路とを更に備え
    前記選択回路は、
    前記第1及び第2の差動ノードと前記第2の電源ノードとの間に、前記第1及び第2の電界効果トランジスタと直列に接続された第1の選択スイッチと、
    前記第1及び第2の差動ノードと前記第2の電源ノードとの間に、前記第3及び第4の電界効果トランジスタと直列に接続された第2の選択スイッチとを含み、
    前記第1及び第2の選択スイッチは、前記検出信号に応じて相補にオンオフされ、
    前記入力電圧検出回路は、前記入力電圧が、前記第2の電圧から、前記第1及び第2の電圧の間の境界値までの第1の電圧範囲内であるときには、前記第1の選択スイッチをオンする一方で、前記入力電圧が、前記第1の電圧から前記境界値までの第2の電圧範囲内であるときには、前記第2の選択スイッチをオンするように、前記検出信号を生成し、
    前記境界値は、前記第1の電圧範囲が前記第2の差動対を構成する前記電界効果トランジスタの前記しきい値電圧に対応する前記入力電圧を含むように設定される、請求項2~7のいずれか1項に記載の演算増幅器。
  10. 前記入力電圧検出回路は、
    前記第1の電源ノードと内部ノードとの間に電気的に接続された電流供給部と、
    前記内部ノードと前記第2の電源ノードとの間に電気的に接続された、前記第3の電界効果トランジスタと同じ導電型及び特性を有するように作製され、前記第3の電界効果トランジスタと同じ前記入力電圧がゲートに入力されるレプリカトランジスタと、
    前記内部ノードの電圧レベルに応じて前記検出信号を出力するバッファ部とを含み、
    前記バッファ部は、前記レプリカトランジスタのオン時において、前記第2の選択スイッチをオンするように前記検出信号を生成する、請求項9記載の演算増幅器。
  11. 前記入力電圧検出回路は、
    前記レプリカトランジスタ及び前記第2の電源ノードの間に接続されたレベルシフト部を更に含み、
    前記レベルシフト部は、前記レプリカトランジスタのソース電圧を前記第1の電圧側にシフトさせる、請求項10記載の演算増幅器。
  12. 前記境界値は、前記第2の電圧範囲が、前記第2の差動対を構成する各前記電界効果トランジスタが飽和領域で動作するゲート電圧領域のみを含むように設定される、請求項9~11のいずれか1項に記載の演算増幅器。
  13. 前記オフセット補正回路は、前記第1の差動対及び前記第2の差動対の各々に対して設けられる、請求項1~12のいずれか1項に記載の演算増幅器。
  14. 前記第2の差動対に対して設けられた前記オフセット補正回路が発生する前記補正電流又は補正電圧の最大値は、前記第1の差動対に対して設けられた前記オフセット補正回路が発生する前記補正電流又は補正電圧の最大値よりも大きい、請求項13記載の演算増幅器。
  15. 前記第1の電圧は、前記第2の電圧よりも高く、
    前記第1導電型はP型であり、前記第2導電型はN型である、請求項1~14のいずれか1項に記載の演算増幅器。
  16. 前記第1の差動対を構成する前記電界効果トランジスタは、ネイティブトランジスタで構成される、請求項1~15のいずれか1項に記載の演算増幅器。
JP2021550973A 2019-10-08 2019-10-08 Pending JPWO2021070246A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/039650 WO2021070246A1 (ja) 2019-10-08 2019-10-08 演算増幅器

Publications (2)

Publication Number Publication Date
JPWO2021070246A1 JPWO2021070246A1 (ja) 2021-04-15
JPWO2021070246A5 true JPWO2021070246A5 (ja) 2022-05-19

Family

ID=75437015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021550973A Pending JPWO2021070246A1 (ja) 2019-10-08 2019-10-08

Country Status (2)

Country Link
JP (1) JPWO2021070246A1 (ja)
WO (1) WO2021070246A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196279A (ja) * 1989-12-25 1991-08-27 Nec Corp 演算増幅器
JPH03285409A (ja) * 1990-03-30 1991-12-16 Fujitsu Ltd 増幅器
DE19503036C1 (de) * 1995-01-31 1996-02-08 Siemens Ag Differenzverstärker
JP2003069353A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
US7049889B2 (en) * 2004-03-31 2006-05-23 Analog Devices, Inc. Differential stage voltage offset trim circuitry
JP2009302619A (ja) * 2008-06-10 2009-12-24 Toshiba Corp 演算増幅器
WO2011092767A1 (ja) * 2010-02-01 2011-08-04 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
US8680922B2 (en) * 2012-01-18 2014-03-25 Analog Devices, Inc. Rail-to rail input circuit
JP6217115B2 (ja) * 2013-04-04 2017-10-25 富士電機株式会社 演算増幅回路

Similar Documents

Publication Publication Date Title
JP2011004367A5 (ja)
DE602008005105D1 (de) Instrumentenverstärker
KR100877626B1 (ko) 클래스 ab 증폭기 및 이를 위한 입력 스테이지 회로
JP6628552B2 (ja) 半導体装置およびセル電圧の測定方法
TW200719583A (en) Differential amplifier and semiconductor circuit
TWI405069B (zh) 電壓參考源以及提供參考電壓之方法
JP2005244276A5 (ja)
JP2015095830A (ja) 差動増幅回路
US11323083B2 (en) Amplifier circuit
TW201115913A (en) Amplifier circuit with overshoot suppression
JPWO2021070246A5 (ja)
JPWO2021070245A5 (ja)
KR20100079543A (ko) 트랜스미터
JP2020201754A5 (ja) 電流分流回路及び当該電流分流回路を有する基準電圧発生回路
JPH0793543B2 (ja) 電圧リピ−タ回路
RU2396698C1 (ru) Дифференциальный усилитель
JP4369094B2 (ja) 演算増幅器のオフセット制御
JP6255700B2 (ja) 差動増幅器および漏電遮断器
JP5201594B2 (ja) コンデンサマイクロホンおよびそのインピーダンス変換器
US20220052660A1 (en) Transconductor circuitry with adaptive biasing
JPWO2012032736A1 (ja) 増幅回路
RU2432668C1 (ru) Дифференциальный операционный усилитель с парафазным выходом
TWI641216B (zh) 用於信號接收器中的雙模信號放大電路
JP2006222988A (ja) 関数演算回路用の波形整形回路
JP4780302B2 (ja) 高周波スイッチ回路