JPWO2021070246A5 - - Google Patents

Description

例えば、演算増幅器１００は、出力ノードＮｏ及び反転入力ノードＮｉｎの間が接続された、ボルテージフォロワ増幅器として動作する。これにより、非反転入力ノードＮｉｐに対して、図示しないセンサの出力電圧Ｖｓｎｓを入力すると（Ｖｉｎｐ＝Ｖｓｎｓ）、インピーダンス変換を行って、センサ電圧と同等の出力電圧Ｖｏｕｔを得ることができる（Ｖｏｕｔ＝Ｖｓｎｓ）。尚、演算増幅器１００は、ボルテージフォロワ接続とは異なる任意の態様で使用可能である点について、確認的に記載する。

Claims (16)

1. 第１の電圧及び第２の電圧を供給されて動作する演算増幅器であって、
   入力電圧が入力される第１及び第２の入力ノードと、
   出力電圧が出力される出力ノードと、
   第１及び第２の差動ノードと、
   前記第１の電圧を供給する第１の電源ノードと前記第１及び第２の差動ノードとの間に接続され、第１導電型の電界効果トランジスタで構成された能動負荷と、
   前記第１及び第２の差動ノードと、前記第２の電圧を供給する第２の電源ノードとの間に接続されて、前記第１及び第２の入力ノードの電圧差に応じた電流差を前記第１及び第２の差動ノードの間に発生させる、第２導電型の電界効果トランジスタによって構成される第１の差動対と、
   前記第１及び第２の差動ノードと前記第２の電源ノードとの間に前記第１の差動対と並列に接続されて、前記第１及び第２の入力ノードの電圧差に応じた電流差を前記第１及び第２の差動ノードの間に発生させる、前記第２導電型の電界効果トランジスタによって構成される第２の差動対と、
   前記第１及び第２の差動ノードの電流差に応じて、前記出力ノードの電圧を前記第１の電圧から前記第２の電圧までの範囲内で変化させる出力段とを備え、
   前記第１導電型がＰ型であり、第２導電型がＮ型であるときには、前記第１の差動対を構成する前記電界効果トランジスタは、しきい値電圧がゼロ以下である一方で、前記第２の差動対を構成する前記電界効果トランジスタは、しきい値電圧がゼロよりも高く、
   前記第１導電型がＮ型であり、前記第２導電型がＰ型であるときには、前記第１の差動対を構成する前記電界効果トランジスタは、しきい値電圧がゼロ以上である一方で、前記第２の差動対を構成する前記電界効果トランジスタは、しきい値電圧がゼロよりも低く、
   前記演算増幅器は、
   前記第１の差動対及び前記第２の差動対の少なくとも一方に対して設けられたオフセット補正回路を更に備え、
   前記オフセット補正回路は、前記第１の差動対で生じる前記第１及び第２の入力ノード間のオフセット電圧、又は、前記第２の差動対で生じる前記第１及び第２の入力ノード間のオフセット電圧を補正するための補正電流又は補正電圧を、前記第１の差動対又は前記第２の差動対に発生させる、演算増幅器。
2. 前記第１の差動対は、
   前記第１の差動ノードと前記第２の電源ノードとの間に電気的に接続され、かつ、前記第１の入力ノードと接続されたゲートを有する、前記第２導電型の第１の電界効果トランジスタと、
   前記第２の差動ノードと前記第２の電源ノードとの間に電気的に接続され、かつ、前記第２の入力ノードと接続されたゲートを有する、前記第２導電型の第２の電界効果トランジスタとを含み、
   前記第２の差動対は、
   前記第１の差動ノードと前記第２の電源ノードとの間に電気的に接続され、かつ、前記第１の入力ノードと接続されたゲートを有する、前記第２導電型の第３の電界効果トランジスタと、
   前記第２の差動ノードと前記第２の電源ノードとの間に電気的に接続され、かつ、前記第２の入力ノードと接続されたゲートを有する、前記第２導電型の第４の電界効果トランジスタとを含み、
   前記第１及び第２の電界効果トランジスタは、前記第２の電圧が前記ゲートに入力されたときにドレイン電流が生じるような第１のしきい値電圧を有し、
   前記第３及び第４の電界効果トランジスタは、前記第２の電圧が前記ゲートに入力されたときにドレイン電流が生じないような第２のしきい値電圧を有する、請求項１記載の演算増幅器。
3. 前記オフセット補正回路は、
   前記第１及び第２の電界効果トランジスタ、又は、前記第３及び第４の電界効果トランジスタのドレインと、前記第１の電源ノードとの間に電気的に接続された第１のオフセット電流発生回路を含み、
   前記第１のオフセット電流発生回路は、前記第１及び第２の電界効果トランジスタの一方の電界効果トランジスタのドレイン電流を他方の電界効果トランジスタのドレイン電流よりも増加させるように、又は、前記第３及び第４の電界効果トランジスタの一方の電界効果トランジスタのドレイン電流を他方の電界効果トランジスタのドレイン電流よりも増加させるように前記補正電流を発生する、請求項２記載の演算増幅器。
4. 前記オフセット補正回路は、
   前記第１及び第２の電界効果トランジスタ、又は、前記第３及び第４の電界効果トランジスタのソースと、前記第２の電源ノードとの間に電気的に接続された第２のオフセット電流発生回路を更に含み、
   前記第２のオフセット電流発生回路は、前記第１及び第２の電界効果トランジスタのうちの前記一方の電界効果トランジスタのドレイン電流を前記他方の電界効果トランジスタのドレイン電流に対して更に増加させるように、又は、前記第３及び第４の電界効果トランジスタのうちの前記一方の電界効果トランジスタのドレイン電流を前記他方の電界効果トランジスタのドレイン電流に対して更に増加させるように、前記補正電流を発生する、請求項３記載の演算増幅器。
5. 前記オフセット補正回路は、
   前記第１及び第２の電界効果トランジスタ、又は、前記第３及び第４の電界効果トランジスタのソースと、前記第２の電源ノードとの間に電気的に接続された第２のオフセット電流発生回路を含み、
   前記第２のオフセット電流発生回路は、前記第１及び第２の電界効果トランジスタのうちの一方の電界効果トランジスタのドレイン電流を他方の電界効果トランジスタのドレイン電流に対して増加させるように、又は、前記第３及び第４の電界効果トランジスタのうちの一方の電界効果トランジスタのドレイン電流を他方の電界効果トランジスタのドレイン電流に対して増加させるように、前記補正電流を発生する、請求項２記載の演算増幅器。
6. 前記第１の差動対は、
   前記第１及び第２の差動ノードと前記第２の電源ノードとの間に、前記第１及び第２の電界効果トランジスタに対して直列に接続された第１の電流源トランジスタを更に含み、
   前記第２の差動対は、
   前記第１及び第２の差動ノードと前記第２の電源ノードとの間に、前記第３及び第４の電界効果トランジスタに対して直列に接続された第２の電流源トランジスタを更に含み、
   前記オフセット補正回路は、
   前記第１及び第２の電界効果トランジスタのうちの一方の電界効果型トランジスタと前記第１の電流源トランジスタとの間に接続される可変のオフセット補正抵抗での電圧降下量、又は、前記第３及び第４の電界効果トランジスタのうちの一方の電界効果型トランジスタと前記第１の電流源トランジスタとの間に接続される可変のオフセット補正抵抗での電圧降下量によって前記補正電圧を発生するオフセット補正抵抗回路を含む、請求項２記載の演算増幅器。
7. 前記第１の差動対は、
   前記第１及び第２の差動ノードと前記第２の電源ノードとの間に、前記第１及び第２の電界効果トランジスタに対して直列に接続された第１の電流源トランジスタを更に含み、
   前記第２の差動対は、
   前記第１及び第２の差動ノードと前記第２の電源ノードとの間に、前記第３及び第４の電界効果トランジスタに対して直列に接続された第２の電流源トランジスタを更に含み、
   前記オフセット補正回路は、
   前記第１及び第２の電界効果トランジスタのうちの一方の電界効果型トランジスタと前記第１の電流源トランジスタとの間に接続される可変のオフセット補正抵抗での電圧降下量、又は、前記第３及び第４の電界効果トランジスタのうちの一方の電界効果型トランジスタと前記第１の電流源トランジスタとの間に接続される可変のオフセット補正抵抗での電圧降下量によって前記補正電圧を発生するオフセット補正抵抗回路を更に含み、
   前記補正電流によって補正されるオフセット電圧は、前記補正電圧によって補正されるオフセット電圧よりも大きい、請求項３～５のいずれか１項に記載の演算増幅器。
8. 前記演算増幅器は、
   前記入力電圧に応じて、前記第１及び第２の差動対のうちの一方の差動対を選択するための検出信号を生成する入力電圧検出回路と、
   前記検出信号に応じて、前記一方の差動対を前記第１及び第２の差動ノードと電気的に接続するととともに、前記第１及び第２の差動対のうちの他方の差動対を前記第１及び第２の差動ノードから電気的に切り離す選択回路とを更に備える、請求項１～７のいずれか１項に記載の演算増幅器。
9. 前記演算増幅器は、
   前記入力電圧に応じて、前記第１及び第２の差動対のうちの一方の差動対を選択するための検出信号を生成する入力電圧検出回路と、
   前記検出信号に応じて、前記一方の差動対を前記第１及び第２の差動ノードに対して電気的に接続するための選択回路とを更に備え
   前記選択回路は、
   前記第１及び第２の差動ノードと前記第２の電源ノードとの間に、前記第１及び第２の電界効果トランジスタと直列に接続された第１の選択スイッチと、
   前記第１及び第２の差動ノードと前記第２の電源ノードとの間に、前記第３及び第４の電界効果トランジスタと直列に接続された第２の選択スイッチとを含み、
   前記第１及び第２の選択スイッチは、前記検出信号に応じて相補にオンオフされ、
   前記入力電圧検出回路は、前記入力電圧が、前記第２の電圧から、前記第１及び第２の電圧の間の境界値までの第１の電圧範囲内であるときには、前記第１の選択スイッチをオンする一方で、前記入力電圧が、前記第１の電圧から前記境界値までの第２の電圧範囲内であるときには、前記第２の選択スイッチをオンするように、前記検出信号を生成し、
   前記境界値は、前記第１の電圧範囲が前記第２の差動対を構成する前記電界効果トランジスタの前記しきい値電圧に対応する前記入力電圧を含むように設定される、請求項２～７のいずれか１項に記載の演算増幅器。
10. 前記入力電圧検出回路は、
    前記第１の電源ノードと内部ノードとの間に電気的に接続された電流供給部と、
    前記内部ノードと前記第２の電源ノードとの間に電気的に接続された、前記第３の電界効果トランジスタと同じ導電型及び特性を有するように作製され、前記第３の電界効果トランジスタと同じ前記入力電圧がゲートに入力されるレプリカトランジスタと、
    前記内部ノードの電圧レベルに応じて前記検出信号を出力するバッファ部とを含み、
    前記バッファ部は、前記レプリカトランジスタのオン時において、前記第２の選択スイッチをオンするように前記検出信号を生成する、請求項９記載の演算増幅器。
11. 前記入力電圧検出回路は、
    前記レプリカトランジスタ及び前記第２の電源ノードの間に接続されたレベルシフト部を更に含み、
    前記レベルシフト部は、前記レプリカトランジスタのソース電圧を前記第１の電圧側にシフトさせる、請求項１０記載の演算増幅器。
12. 前記境界値は、前記第２の電圧範囲が、前記第２の差動対を構成する各前記電界効果トランジスタが飽和領域で動作するゲート電圧領域のみを含むように設定される、請求項９～１１のいずれか１項に記載の演算増幅器。
13. 前記オフセット補正回路は、前記第１の差動対及び前記第２の差動対の各々に対して設けられる、請求項１～１２のいずれか１項に記載の演算増幅器。
14. 前記第２の差動対に対して設けられた前記オフセット補正回路が発生する前記補正電流又は補正電圧の最大値は、前記第１の差動対に対して設けられた前記オフセット補正回路が発生する前記補正電流又は補正電圧の最大値よりも大きい、請求項１３記載の演算増幅器。
15. 前記第１の電圧は、前記第２の電圧よりも高く、
    前記第１導電型はＰ型であり、前記第２導電型はＮ型である、請求項１～１４のいずれか１項に記載の演算増幅器。
16. 前記第１の差動対を構成する前記電界効果トランジスタは、ネイティブトランジスタで構成される、請求項１～１５のいずれか１項に記載の演算増幅器。