JPWO2020003564A1 - グラフェンを用いた電子デバイスの製造方法 - Google Patents

グラフェンを用いた電子デバイスの製造方法 Download PDF

Info

Publication number
JPWO2020003564A1
JPWO2020003564A1 JP2019529948A JP2019529948A JPWO2020003564A1 JP WO2020003564 A1 JPWO2020003564 A1 JP WO2020003564A1 JP 2019529948 A JP2019529948 A JP 2019529948A JP 2019529948 A JP2019529948 A JP 2019529948A JP WO2020003564 A1 JPWO2020003564 A1 JP WO2020003564A1
Authority
JP
Japan
Prior art keywords
graphene
layer
electronic device
forming
graphene layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019529948A
Other languages
English (en)
Other versions
JP6642769B1 (ja
Inventor
政彰 嶋谷
政彰 嶋谷
新平 小川
新平 小川
昌一郎 福島
昌一郎 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6642769B1 publication Critical patent/JP6642769B1/ja
Publication of JPWO2020003564A1 publication Critical patent/JPWO2020003564A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

触媒金属（４２）を形成する工程と、触媒金属（４０）を形成する工程と、触媒金属（４２）及び触媒金属（４０）の上面が露出するように保護膜（２２）を形成する工程と、露出した触媒金属（４２）及び触媒金属（４０）の上にグラフェン層（３０）を形成する工程と、グラフェン層（３０）を覆うように絶縁膜（２０）を形成する工程と、絶縁膜（２０）上に基板（１０）を形成する工程と、触媒金属（４２）を除去する工程とを備え、グラフェン層へのプロセスダメージを減らすことができ、性能の向上させることができる。

Description

本発明は、グラフェンを用いた電子デバイス、その製造方法及びそれを備えた電磁波検出器に関する。
次世代の電磁波検出器に用いられる電磁波検出層の材料として、バンドギャップがゼロ又は極めて小さいグラフェンが注目されており、例えば、半導体基板上に絶縁膜を設け、絶縁膜上にグラフェンからなるチャネル領域を形成し、グラフェンの両端にソース・ドレイン電極を形成したグラフェンを用いた電子デバイスを備える電磁波検出器が提案されている。
グラフェンは、一般に、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜され、広い面積に成膜可能でグラフェンの層数の制御も可能であるが、熱ＣＶＤ法によるグラフェンの成膜方法は、金属触媒基板上にグラフェンを成膜するため、成膜されたグラフェン膜を金属触媒基板から別の基板に転写する必要がある。
従来のグラフェン膜の転写方法としては、グラフェン上に樹脂層を成膜し、金属触媒基板から剥離し、水中で別の基板に転写する方法が一般的である。また、別のグラフェン膜の転写方法として、触媒金属基板上に形成されたグラフェン膜と別の基板とを、揮発成分の含有量が１重量％未満で粘着性を有する樹脂層により張り合わせ、触媒金属基板を除去することで水中転写工程を経ずにグラフェン膜を別の基板へ転写する方法が提案されている（特許文献１参照）。
特開２０１２−１４０３０８
しかしながら、従来のグラフェンを用いた電子デバイスの製造方法は、グラフェン層上にソース・ドレイン電極を形成する工程及びグラフェン層をチャネル部として加工する工程を備え、これら工程によって、グラフェン層がプロセスダメージを受ける。このグラフェン層のプロセスダメージは、チャネル領域の移動度低下及びグラフェンを用いた電子デバイスのノイズ増加の原因になり、グラフェンを用いた電子デバイスの性能を劣化させる問題点がある。
そこで、本発明は、このような従来技術の問題点を解決すべくなされたものであって、グラフェン層へのプロセスダメージを減らすことができ、性能を向上させることができるグラフェンを用いた電子デバイス、その製造方法及びそれを備えた電磁波検出器を提供することを目的とする。
以上の目的を達成するために、本発明のグラフェンを用いた電子デバイスは、第１の基板と、第１の基板上に設けられる絶縁膜と、絶縁膜上に設けられるチャネル領域となる単層グラフェン層と、絶縁膜上に設けられ、単層グラフェン層に隣接する多層グラフェン層と、多層グラフェン層の上面全面に設けられ、多層グラフェン層を介して単層グラフェン層と電気的に接続される第１の触媒金属とを備えることを特徴とする。
以上の目的を達成するために、本発明のグラフェンを用いた電子デバイスの製造方法は、第２の触媒金属を形成する工程と、第３の触媒金属を形成する工程と、第２の触媒金属及び第３の触媒金属の上面が露出するように保護膜を形成する工程と、触媒金属を形成した後、露出した第２の触媒金属及び第３の触媒金属の上にグラフェン層を形成する工程と、グラフェン層を形成した後、グラフェン層を覆うように絶縁膜を形成する工程と、絶縁膜を形成した後、絶縁膜上に第２の基板を形成する工程と、グラフェン層を形成した後、第２の触媒金属を除去する工程とを備えることを特徴とする。
以上のように構成された本発明のグラフェンを用いた電子デバイス、その製造方法及びそれを備えた電磁波検出器は、第１の触媒金属、第２の触媒金属又は第３の触媒金属を用いることにより、グラフェン層へのプロセスダメージを減らすことができ、性能を向上させることができるグラフェンを用いた電子デバイス、その製造方法及びそれを備えた電磁波検出器を提供することができる。
本発明の実施の形態１であるグラフェンを用いた電子デバイスの構成を示す平面図及び断面図。 本発明の実施の形態１であるグラフェンを用いた電子デバイスの製造方法を示す断面図。 本発明の実施の形態２であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態３であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態４であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態５であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態５であるグラフェンを用いた電子デバイスの効果を説明するための図。 本発明の実施の形態６であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態６であるグラフェンを用いた電子デバイスの製造方法の一部を示す断面図。 本発明の実施の形態７であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態８であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態８であるグラフェンを用いた電子デバイスの製造方法の一部を示す断面図。 本発明の実施の形態９であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態９であるグラフェンを用いた電子デバイスの製造方法の一部を示す断面図。 本発明の実施の形態１０であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態１１であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態１１であるグラフェンを用いた電子デバイスの製造方法を示す断面図。 本発明の実施の形態１２であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態１３であるグラフェンを用いた電子デバイスの構成を示す断面図。 本発明の実施の形態１３であるグラフェンを用いた電子デバイスの製造方法を示す断面図。 本発明の実施の形態１４であるグラフェンを用いた電子デバイスの効果を説明するための図。 本発明の実施の形態１５である電磁波検出器の構成を示す平面図。 本発明の実施の形態１５である電磁波検出器の構成を示す平面図。 本発明の実施の形態１５である電磁波検出器の構成を示す断面図。 本発明の実施の形態１６である電磁波検出器の構成を示す回路図。
はじめに、この発明のグラフェンを用いた電子デバイス及び電磁波検出器の構成について、図面を参照しながら説明する。なお、図は模式的なものであり、機能又は構造を概念的に説明するものである。また、以下に示す実施の形態により本発明が限定されるものではない。特記する場合を除いて、電磁波検出器の基本構成は全ての実施の形態において共通である。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通する。
本発明の実施の形態では、電磁波検出器について、可視光又は赤外光を用いて説明するが、本発明はこれらに加えて、例えば、Ｘ線、紫外光、近赤外光、テラヘルツ（ＴＨｚ）波、又は、マイクロ波などの電波領域の検出器としても有効である。なお、本発明の実施の形態において、これらの光及び電波を総称して電磁波と記載する。
また、本発明の実施の形態では、グラフェンを用いたデバイスの一例としてトランジスタ構造を有するグラフェンを用いた電子デバイスを用いて説明しているが、本発明はトランジスタに限定されるものではなく、ショットキー又はダイオードなどの他の電極とグラフェンを用いた構造にも適用可能である。
また、本発明の実施の形態では、トランジスタ構造を有するグラフェンを用いた電子デバイスとして、ソースとドレインの２つの電極を有する構造、バックゲートとなる裏面電極をさらに有する構造を用いて説明するが、本発明は、４端子電極構造又はトップゲート構造などの他の電極構造を備えた電磁波検出器にも適用できる。
また、本発明の実施の形態では、グラフェンとしてｐ型グラフェン又はｎ型グラフェンの用語が用いられているが、真性状態のグラフェンよりも正孔が多いものをｐ型、電子が多いものをｎ型と呼ぶ。
また、本発明の実施の形態では、グラフェンの上に設ける接触層の材料について、ｎ型又はｐ型の用語が用いられているが、これらの用語は、例えば、ｎ型であれば電子供与性を有する材料、ｐ型であれば電子求引性を有する材料を示す。また、分子全体において電荷に偏りが見られ、電子が支配的となるものをｎ型、正孔が支配的となるものをｐ型と呼ぶ。これらの接触層の材料は、有機物及び無機物のいずれか一方又はそれらの混合物を用いることができる。
また、金属表面と光との相互作用である表面プラズモン共鳴現象等のプラズモン共鳴現象、可視光域・近赤外光域以外での金属表面にかかる共鳴という意味での擬似表面プラズモン共鳴と呼ばれる現象、又は、波長以下の寸法の構造により特定の波長を操作するという意味でのメタマテリアル又はプラズモニックメタマテリアルと呼ばれる現象については、特にこれらを名称により区別せず、現象が及ぼす効果の面からは同等の扱いとする。ここでは、これらの共鳴を、表面プラズモン共鳴、プラズモン共鳴、又は、単に共鳴と呼ぶ。
実施の形態１．
図１は、本発明の実施の形態１であるグラフェンを用いた電子デバイスの構成を示す平面図及び断面図である。図１の（ａ）は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す平面図であり、図１の（ｂ）は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、図１の（ａ）の切断線Ａ−Ａから見た断面図である。
本実施の形態であるグラフェンを用いた電子デバイスは、図１に示すように、基板１０と、基板１０上に設けられる絶縁膜２０と、絶縁膜２０上に設けられるチャネル領域となるグラフェン層３０と、グラフェン層３０の上面に設けられ、グラフェン層３０と電気的に接続される触媒金属４０ｓ，４０ｄと、触媒金属４０ｓ，４０ｄ上に設けられる電極５０ｓ，５０ｄと、絶縁膜２０上に設けられる保護膜２２とを備える。
基板１０は、表面及び表面と平行に対向する裏面を有し、例えば、シリコン等の半導体材料からなり、具体的には、高抵抗シリコン基板、熱酸化膜を形成して絶縁性を高めた基板、又は、不純物がドープされたシリコン基板などが用いられる。
ここで、基板１０として、シリコン基板を例に説明したが、ゲルマニウム、ＩＩＩ−Ｖ族又はＩＩ−Ｖ族半導体などの化合物半導体、水銀カドミウムテルル、インジウムアンチモン、鉛セレン，鉛硫黄、カドミウム硫黄、ガリウム窒素，シリコンカーバイド，又は、量子井戸又は量子ドットを含む基板、ＴｙｐｅＩＩ超格子などの材料の単体又はそれらを組み合わせた基板を用いてもよい。
絶縁膜２０は、図１の（ｂ）に示すように、基板１０の表面上に設けられ、例えば、酸化シリコンからなる絶縁膜を用いることができる。
ここで、絶縁膜２０として、酸化シリコンからなる絶縁膜を例に説明したが、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化ニッケル、ボロンナイトライド、又は、シロキサン系のポリマー材料等からなる絶縁膜を用いることもできる。例えば、ボロンナイトライドは原子配列がグラフェンと似ているため、グラフェンと接触しても電荷の移動度を妨げない。そのため、電子移動度などのグラフェンの性能を阻害せず、グラフェンの下地膜として好ましい。
グラフェン層３０は、図１の（ｂ）に示すように、絶縁膜２０の基板１０が設けられる面とは反対面上に設けられる。グラフェン層３０は、例えば、単層のグラフェンを用いることができる。単層のグラフェンは二次元炭素結晶の単原子層であり、単層のグラフェンの厚さは炭素原子１個分に相当する０．３４ｎｍである。また、グラフェンは六角形状に配置された各連鎖に炭素原子を有している。
グラフェン層３０は、チャネル領域及びソース・ドレイン層として機能する領域に分けられる。ソース・ドレイン層として機能する領域のグラフェン層３０は、絶縁膜２０に埋め込まれるように形成される。また、チャネル領域として機能する領域のグラフェン層３０は、ソース・ドレイン層として機能する領域のグラフェン層３０の上面よりも高い位置に設けられ、グラフェン層３０の上面は、後述の電極５０ｓ，５０ｄの上面と一致する。ソース・ドレイン層として機能する領域のグラフェン層３０及びチャネル領域として機能する領域のグラフェン層３０は、一つの層で連続的に設けられ、グラフェン層３０全体で凸部形状を有している。
ここで、グラフェン層３０は、２層以上積層した多層グラフェンを用いてもよい。また、グラフェン層３０は、ノンドープのグラフェンを用いても、ｐ型又はｎ型の不純物がドープされたグラフェンを用いても構わない。
グラフェン層３０に多層グラフェンを用いた場合、グラフェン層３０の光電変換効率は増加し、電磁波検出器の感度は高くなる。また、多層グラフェンは、任意の２層のグラフェンの六方格子の格子ベクトルの向きが一致しなくても、完全に一致してもどちらでもよい。例えば、２層以上のグラフェンを積層することで、グラフェン層３０にバンドギャップが形成されるので、光電変換させる電磁波の波長選択効果を持たせることが可能である。また、グラフェンの層数が増加するとチャネル領域での移動度は低下するが、基板からのキャリア散乱の影響を受けにくくなり、ノイズが低下する。そのため、多層グラフェンを用いたグラフェンを用いた電子デバイスを有する電磁波検出器は、光吸収が増加し、電磁波の検出感度を高めることができる。
また、グラフェン層３０はナノリボン状のグラフェンを用いることもできる。その場合、グラフェン層３０は、グラフェンナノリボン単体、複数のグラフェンナノリボンを積層した構造、又は、グラフェンナノリボンが平面上に周期的に配列された構造を用いることができる。例えば、グラフェンナノリボンが周期的に配置された構造の場合、グラフェンナノリボンにおいて、プラズモン共鳴を発生させ、電磁波検出器の感度を向上させることができる。ここで、グラフェンナノリボンが周期的に配列された構造は、グラフェンメタマテリアルと呼ばれることもあるが、現象としては同じである。
触媒金属４０ｓ，４０ｄは、図１の（ｂ）に示すように、互いに離間し、２つで一対の触媒金属を構成し、ソース・ドレイン層として機能する領域のグラフェン層３０の上面に設けられ、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｆｅ、Ｃｏ、Ｗ、又は、Ｃｒ等の金属材料を用いることができる。また、触媒金属４０ｓ，４０ｄは、図１に示すように、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられる。
電極５０ｓ，５０ｄは、図１の（ｂ）に示すように、触媒金属４０ｓ，４０ｄの上面に設けられ、例えば、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｃｒ、又は、Ｐｄ等の金属材料を用いることができる。ここで、熱ＣＶＤ法により、グラフェン層３０を成膜する場合は成膜温度が１０００℃を超える場合があるため、電極５０ｓ，５０ｄとして、融点が１０００℃以上の金属又は導電性炭素材料を用いてもよい。また、電極５０ｓと触媒金属４０ｓとの間、又は、電極５０ｄと触媒金属４０ｄとの間に、Ｃｒ又はＴｉ等からなる不図示の密着膜を形成しても構わない。
また、電極５０ｓ，５０ｄは、触媒金属４０ｓ，４０ｄの上面全面に設けられ、電極５０ｓ，５０ｄの上面は、チャネル領域として機能する領域のグラフェン層３０の上面と一致し、電極５０ｓ，５０ｄの間にチャネル領域として機能する領域のグラフェン層３０が設けられる。つまり、電極５０ｓ，５０ｄは、互いに離間し、２つで一対の電極を構成し、平面視において、図１の（ａ）に示すように、同一の矩形形状を有している。また、本実施の形態では、触媒金属４０ｓ及び電極５０ｓでソース電極を構成し、触媒金属４０ｄ及び電極５０ｄでドレイン電極を構成する。
保護膜２２は、図１に示すように、絶縁膜２０上にグラフェン層３０、触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄの周りを覆うように設けられ、例えば、酸化シリコンからなる絶縁膜を用いることができる。保護膜２２の上面は、チャネル領域として機能する領域のグラフェン層３０の上面及び電極５０ｓ，５０ｄの上面と一致する。
ここで、保護膜２２として、酸化シリコンからなる絶縁膜を例に説明したが、酸化物又は窒化物等の絶縁膜を用いることができる。また、保護膜２２は、後述する触媒金属４２においてチャネル領域として機能するグラフェン層３０を選択的に成長させるために、チャネル領域として機能するグラフェン層３０の領域以外のグラフェン層の成長が抑制される絶縁材料であればよい。また、保護膜２２は、グラフェン層３０を形成するときに、熱ＣＶＤ法を用いる場合は、熱ＣＶＤ法によって溶融しない絶縁材料を用いることが好ましい。
また、本実施の形態であるグラフェンを用いた電子デバイスは、図１の（ｂ）に示すように、基板１０には、バックゲート電圧Ｖｂｇを印加するための電源回路が電気的に接続され、ドレイン電極となる電極５０ｄには、グラフェン層３０に電圧Ｖｄを印加するための電源回路が電気的に接続され、ソース電極となる電極５０ｓは接地される。また、電極５０ｄに接続される電源回路は、電極５０ｄと電極５２ｓとの間のグラフェン層３０の電流Ｉｄを検出するための電流計が接続される。
以上より、本実施の形態であるグラフェンを用いた電子デバイスが構成される。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について説明する。図２は、本実施の形態であるグラフェンを用いた電子デバイスの各製造工程を示す、図１の（ａ）の切断線Ａ−Ａに対応する断面図である。
まず、触媒金属４２の上に電極５０ｓ，５０ｄ及び触媒金属４０ｓ，４０ｄの金属膜を成膜し、一部の電極５０ｓ，５０ｄ及び触媒金属４０ｓ，４０ｄを残して、触媒金属４２を露出させる。例えば、平坦な銅箔のような触媒金属４２を形成し、フォトリソグラフィ又はＥＢ描画等を用いて、触媒金属４２上に開口部を有するレジストマスクを形成する。その後、電極５０ｓ，５０ｄ、触媒金属４０ｓ，４０ｄの順でそれぞれの金属層をＥＢ蒸着又はスパッタ蒸着法などを用いて堆積させ、開口部以外に形成された金属膜をレジストマスクとともにリフトオフすることで、図２の（ａ）に示すように、触媒金属４２上に触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄを形成する。
ここで、触媒金属４２の金属材料として、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｆｅ、Ｃｏ、Ｗ、又は、Ｃｒ等を用いることができる。また、触媒金属４２を別の基板の上に形成し、触媒金属４２が形成された別の基板の上に触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄの金属層を形成しても構わない。また、電極５０ｓと触媒金属４０ｓとの間、又は、電極５０ｄと触媒金属４０ｄとの間に、Ｃｒ又はＴｉ等からなる不図示の密着膜を形成しても構わない。
また、触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄを形成する方法として、触媒金属４２の上に、電極５０ｓ，５０ｄ、触媒金属４０ｓ，４０ｄの順でそれぞれの金属層を先に成膜し、その金属層上にフォトリソグラフィなどを用いて、開口部を有するレジストマスクを形成した後、ウェットエッチング又はドライエッチング等によって、レジストマスクの開口部に露出した金属層を除去することで、触媒金属４２上に触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄを形成しても構わない。
次に、蒸着、ＣＶＤ法、又は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、触媒金属４２、触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄを覆うように、例えば、シリコン酸化膜からなる保護膜２２を形成する。そして、図２の（ｂ）に示すように、例えば、エッチング処理等により、触媒金属４２上の触媒金属４０ｓ，４０ｄと電極５０ｓ，５０ｄとの間の保護膜２２を除去して、触媒金属４０ｓ，４０ｄ，４２を露出させる。
ここで、保護膜２２を形成する方法として、保護膜２２を形成しない領域を、フォトリソグラフィなどを用いて、レジストマスクでマスクした後、蒸着、ＣＶＤ法、又は、ＡＬＤ法などを用いて、保護膜２２を成膜し、不要な保護膜をレジストマスクとともに除去しても構わない。
次に、図２の（ｃ）に示すように、保護膜２２から露出した触媒金属４０ｓ，４０ｄ上面及び触媒金属４２の上面の一部の上に、例えば、熱ＣＶＤ法又はプラズマＣＶＤ法を用いて、グラフェン層３０を選択的に形成する。例えば、熱ＣＶＤ法の場合、ＣＶＤ装置内を１０００℃に加熱し、Ｈ２ガス及びＣＨ４ガスをＣＶＤ装置内に注入することで、グラフェン層３０が形成される。ここで、例えば、プラズマＣＶＤ法を用いる場合、触媒金属４０ｓ，４０ｄ、電極５０ｓ，５０ｄ及び触媒金属４２の金属材料が融解したり、合金化したりしないように、低温プラズマＣＶＤ法を用いることもできる。
次に、図２の（ｄ）に示すように、グラフェン層３０及び保護膜２２の上に、例えば、スピンコート法などの溶液法、真空蒸着法などの物理蒸着法、又は、ＣＶＤ法などの化学蒸着法等を用いて、例えば、酸化シリコンからなる絶縁膜２０を形成する。その後、絶縁膜２０の上面と基板１０とを接合させるため、絶縁膜２０の上面を平坦化しておくことが望ましい。
次に、図２の（ｅ）に示すように、平坦化された絶縁膜２０の上面と基板１０を接合させ、張り合わせる。絶縁膜２０の上面と基板１０を接合させ、張り合わせる方法として、基板１０を加熱しながら絶縁膜２０に圧着させる方法又は接着剤等を基板１０に塗布して絶縁膜２０に圧着する方法等を用いることができる。また、絶縁膜２０を溶液法により形成する場合は、絶縁膜２０の材料を塗布した後に、基板１０を圧着し、加熱することで絶縁膜２０と貼り合わせることができる。例えば、ＳＯＧ（Ｓｐｉｎ Ｏｎ ｇｌａｓｓ）を用いて、スピンコート法により絶縁膜２０を成膜する場合、ＳＯＧを塗布した後すぐに基板１０と張り合わせ、１００℃でアニールを行い、その後、２５０℃でアニールを行うことにより、ＳＯＧはガラス化し、基板１０と張り合わせることができる。
ここで、基板１０の材料として、基板１０からゲート電圧を印加する場合は、不純物イオンがドープされたシリコン基板等の導電性半導体材料又は金属材料を用いることが好ましい。また、基板１０からゲート電圧を印加しない場合は、基板１０の材料として、上述した材料以外にも、例えば、石英又はガラス等の透明無機材料、又は、透明プラスチック等の透明基板、紫外線硬化樹脂、熱硬化樹脂、又は、熱可塑性樹脂等を用いてもよい。また、基板１０の材料といて、フレキシブル基板を用いてもよく、その場合、ロールｔｏロール法を用いて、絶縁膜２０と基板１０を張り合わせることができる。
そして、図２の（ｆ）に示すように、エッチング法又は剥離法等によって、触媒金属４２を除去し、グラフェン層３０の一部及び電極５０ｓ，５０ｄを露出させる。エッチング法を用いる場合は、触媒金属４２のみを選択的に除去することができれば、特にエッチング方法は限定されないが、例えば、ドライエッチング又はウェットエッチング等を用いることができる。ウェットエッチングを用いる場合、エッチャントは、触媒金属４２が選択的に溶解される材料が好ましく、例えば、触媒金属４２が銅箔の場合、銅選択エッチング液を用いることができる。また、剥離法を用いる場合は、触媒金属４２を機械的に剥離する方法、保護膜２２を親水性材料とし触媒金属４２を疎水性材料とすることで、水中で超音波を照射して剥離する方法、又は、電解液中で触媒金属４２を電極とし電気化学反応により発生した気泡で剥離する方法等を用いることができる。
ここで、触媒金属４２を除去する工程を説明したが、電極５０ｓ，５０ｄから電気信号を取り出すことができるのであれば、例えば、触媒金属４２を除去しないで酸化させて、絶縁膜又は保護膜として用いても構わない。また、触媒金属４２を除去した後、保護膜２２を除去しても構わない。
以上より、本実施の形態であるグラフェンを用いた電子デバイスを製造することができる。
次に、本実施の形態であるグラフェンを用いた電子デバイスを電磁波検出器として用いた場合の動作原理について、図１を用いて説明を行う。
まず、図１の（ｂ）に示すように、電極５０ｓ，５０ｄとの間に電圧Ｖｄを印加する電源回路が電気的に接続されているため、電極５０ｓ，５０ｄとの間のグラフェン層３０には電流Ｉｄが流れ、電流計によりグラフェン層３０に流れる電流Ｉｄをモニターしている。
そして、グラフェン層３０に電磁波が照射されると、グラフェン層３０内に光電変換が発生し、グラフェン層３０内の抵抗値が変化する。この抵抗値の変化により、グラフェン層３０に流れる光電流である電流Ｉｄが変化し、この電流Ｉｄの変化を検出することによって、照射された電磁波を検出することができる。
また、基板１０からバックゲート電圧Ｖｂｇを印加することにより、グラフェン層３０内の電荷密度を調整することができるため、グラフェン層３０に流れる光電流の取り出し効率を向上させることができるため、照射された電磁波の検出感度を高めることができる。
また、グラフェンは、広帯域の電磁波の波長域に対して、光電変換に対する感度を有するため、グラフェン層３０は、広帯域の電磁波の波長域に対して電流の変化を発生させる。そのため、本実施の形態であるグラフェンを用いた電子デバイスを電磁波検出器として用いた場合、例えば、紫外光から電波までの広帯域の波長域の電磁波を検出することができる。
ここで、上述のようなグラフェン層３０の電流の変化を検出する構成に限定されるわけではなく、例えば、電極５０ｓ，５０ｄ間に一定電流を流し、電極５０ｓ，５０ｄ間のグラフェン層３０の電圧値の変化を検出してもよいし、電極５０ｓ，５０ｄのどちらか一つだけ電極を形成し、グラフェン層３０の電位変化を検出してもよく、グラフェン層３０の電気量の変化を検出できる構成であればよい。
また、同じグラフェンを用いた電子デバイスを別に準備し、別に準備されたグラフェンを用いた電子デバイスを電磁波が照射されない遮蔽された空間に配置し、電磁波が照射されるグラフェンを用いた電子デバイスの電流又は電圧と、遮蔽された空間に配置されたグラフェンを用いた電子デバイスの電流又は電圧の差分を検出することにより、電磁波を検出しても構わない。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、触媒金属４０，４２を用いて、グラフェン層３０を選択的に形成した後、絶縁膜２０で覆い、絶縁膜２０と基板１０とを張り合わせ、触媒金属４２を除去することによって、製造される。
それに対して、従来のグラフェンを用いた電子デバイスを製造する方法は、グラフェン層を形成した後、電極を形成する工程及びチャネル領域を形成する工程を行っていた。つまり、グラフェン層を基板上に形成した後、チャネル領域を形成するため、エッチング処理等により不要なグラフェン層を除去し、その後、チャネル領域として残ったグラフェン層上に電極を形成するため、レジストマスクを形成する工程及び電極となる金属膜を形成する工程が行われていた。そのため、チャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受け、グラフェン層のチャネル領域の移動度低下及びグラフェンを用いた電子デバイスのノイズ増加等のグラフェンを用いた電子デバイスの性能を劣化させてしまう。
しかしながら、本実施の形態であるグラフェンを用いた電子デバイスは、グラフェン層３０を形成した後、電極を形成する工程及びチャネル領域を形成する工程を行わずに、グラフェンを用いた電子デバイスを製造することができる。つまり、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、従来に比べ、本実施の形態であるグラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、グラフェン層を形成するときに、従来のような水中での転写工程を用いずに製造することができるため、従来よりも容易にグラフェンを用いた電子デバイスを製造することができ、量産性を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させているため、グラフェン層３０が触媒金属４０ｓ，４０ｄに均一に形成され、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間にダスト等の余計なものが入り込むことがなく、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
ここで、本実施の形態では、電極５０ｓ，５０ｄを有するグラフェンを用いた電子デバイスを例に説明を行ってきたが、触媒金属４０ｓ，４０ｄを電極として用いて、電極５０ｓ，５０ｄを設けなくても構わない。その場合、本実施の形態であるグラフェンを用いた電子デバイスの製造方法は、電極５０ｓ，５０ｄを形成する工程を除くことができる。
なお、触媒金属４０ｓ，４０ｄの厚さを数十ｎｍ以下とすることで、触媒金属４０ｓ，４０ｄからグラフェン層３０ｓ，３０ｄへのキャリアドーピングを無視できるくらい小さくすることができ、電極５０ｓ，５０ｄからのグラフェンへのキャリアドーピングが支配的となる。
実施の形態２．
本発明の実施の形態２であるグラフェンを用いた電子デバイスは、実施の形態１とは異なり、グラフェン層のチャネル領域に対応する部分に単層グラフェン、グラフェン層のソース・ドレイン領域に対応する部分に多層グラフェンが形成されている点が異なる。その他の同一符号を付した部分については、実施の形態１のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図３は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図３に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、グラフェン層のチャネル領域に対応する部分に単層グラフェンからなるグラフェン層３２と、グラフェン層のソース・ドレイン領域に対応する部分に多層グラフェンからなるグラフェン層３４ｓ，３４ｄとを備える。
グラフェン層３２は、単層グラフェンからなり、電極５０ｓ，５０ｄの間に設けられ、チャネル領域として機能し、実施の形態１と同様、グラフェン層３２の上面は電極５０ｓ，５０ｄの上面と一致する。
グラフェン層３４ｓ，３４ｄは、多層グラフェンからなり、ソース・ドレイン領域に対応する部分に設けられ、グラフェン層３２と連続して設けられる。
多層グラフェンからなるグラフェン層３４ｓ，３４ｄ上には、例えば、多層グラフェンが選択的に形成される金属材料、例えば、Ｎｉからなる触媒金属４４ｓ，４４ｄが設けられる。触媒金属４４ｓ，４４ｄは、下面全面に多層グラフェンからなるグラフェン層３４ｓ，３４ｄが設けられ、多層グラフェンからなるグラフェン層３４ｓ，３４ｄを介して、単層グラフェンからなるグラフェン層３２と電気的に接続される。
その他の構成は、実施の形態１であるグラフェンを用いた電子デバイスの構成と同じである。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について実施の形態１の図２を用いて説明する。実施の形態１と同じ製造方法については、説明を省略し、実施の形態１と異なる製造方法である図２の（ａ）及び図２の（ｃ）についての工程のみ説明を行う。
図２の（ａ）に示すように、単層グラフェンが選択的に形成される金属材料、例えば、平坦な銅箔のような触媒金属４２を準備し、フォトリソグラフィ又はＥＢ描画等を用いて、触媒金属４２上に開口部を有するレジストマスクを形成する。その後、電極５０ｓ，５０ｄの金属層、及び、図２の（ａ）の触媒金属４０ｓ，４０ｄに代わって、触媒金属４４ｓ，４４ｄの金属膜の順でＥＢ蒸着又はスパッタ蒸着法などを用いて堆積させ、開口部以外に形成された金属膜をレジストマスクとともにリフトオフすることで、触媒金属４２上に触媒金属４４ｓ，４４ｄ及び電極５０ｓ，５０ｄを形成する。このとき、触媒金属４４ｓ，４４ｄの金属層には、多層グラフェンが選択的に形成される金属材料、例えば、Ｎｉからなる金属膜を用いる。
その後、図２の（ｂ）の保護膜２２を形成する工程を経て、図２の（ｃ）の触媒金属４０ｓ，４０ｄに代わって、保護膜２２から露出した触媒金属４４ｓ，４４ｄ上面及び触媒金属４２の上面の一部の上に、例えば、熱ＣＶＤ法又はプラズマＣＶＤ法を用いて、グラフェン層を選択的に形成する。このとき、例えば、銅箔からなる触媒金属４２が露出した面には、単層グラフェンからなるグラフェン層３２が選択的に形成され、例えば、Ｎｉからなる触媒金属４４ｓ，４４ｄが露出した面には、多層グラフェンからなるグラフェン層３４ｓ，３４ｄが選択的に形成される。
その後の本実施の形態であるグラフェンを用いた電子デバイスの製造方法は、実施の形態１であるグラフェンを用いた電子デバイスの製造方法と同じである。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３２，３４ｓ，３４ｄを形成した後、グラフェン層３２，３４ｓ，３４ｄが、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４４ｓ，４４ｄからグラフェン層３４ｓ，３４ｄを選択的に成長させ、触媒金属４４ｓ，４４ｄの下面全面にグラフェン層３４ｓ，３４ｄが設けられているため、グラフェン層３４ｓ，３４ｄと触媒金属４４ｓ，４４ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、グラフェン層のチャネル領域に対応する部分に単層グラフェンからなるグラフェン層３２、グラフェン層のソース・ドレイン領域に対応する部分に多層グラフェンからなるグラフェン層３４ｓ，３４ｄが形成されている。以下に当該構成による効果について詳細に説明を行う。
一般に、グラフェン層上に電極を形成した場合、電極からグラフェン層へキャリアがドープされる。例えば、電極にＡｕを用いた場合、グラフェンとＡｕとの仕事関数の差から、電極近傍のグラフェンに正孔がドープされる。この状態でグラフェンを用いた電子デバイスを電子伝導状態で駆動させると、電極からグラフェンにドープされた正孔の影響により、チャネル内に流れる電子の移動度が妨げられ、グラフェンと電極のコンタクト抵抗が増加する。このコンタクト抵抗の増加により、グラフェンを用いた電子デバイスの電界効果の移動度が低下し、グラフェンを用いた電子デバイスの性能低下が生じる。特に、単層グラフェンの場合、電極から注入されるキャリアのドープ量が大きく、グラフェンを用いた電子デバイスの電界効果の移動度の低下は、単層グラフェンにおいて顕著であるため、グラフェン層をすべて単層グラフェンで形成した場合、グラフェンを用いた電子デバイスの性能が低下してしまう。
しかしながら、本実施の形態であるグラフェンを用いた電子デバイスでは、電極からのキャリアがドープされやすいグラフェン層のソース・ドレイン領域に対応する部分において、多層グラフェンを形成している。多層グラフェンは、単層グラフェンに比べ、電極からのキャリアドーピングが小さいため、グラフェン層と電極との間のコンタクト抵抗の増加を抑制することができる。そのため、グラフェンを用いた電子デバイスの電界効果の移動度の低下を抑制することができ、実施の形態１に比べて、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、チャネル領域に多層グラフェンを用いず、チャネル領域に単層グラフェンを用いることで、高い移動度が得られるため、上述したコンタクト抵抗の増加を抑制するとともに、高い移動度を維持することができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、触媒金属４４ｓ，４４ｄに直接多層グラフェンを成長させて、触媒金属４４ｓ，４４ｄの下面全面にグラフェン層３４ｓ，３４ｄを形成しているため、触媒金属４４ｓ，４４ｄと多層グラフェンからなるグラフェン層３４ｓ，３４ｄとの間の接触抵抗を小さくすることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
実施の形態３．
本発明の実施の形態３であるグラフェンを用いた電子デバイスは、他の実施の形態とは異なり、電極の金属材料が互いに異なる。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図４は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
本実施の形態であるグラフェンを用いた電子デバイスは、図４に示すように、一対の電極である電極５２と電極５４の金属材料が互いに異なる。電極５２と電極５４の金属材料は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｃｒ、又は、Ｐｄ等の金属から互いに異なる金属材料が適宜選択される。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について実施の形態１の図２を用いて説明する。実施の形態１と同じ製造方法については、説明を省略し、実施の形態１と異なる製造方法である図２の（ａ）についての工程のみ説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、図２の（ａ）に示すように、触媒金属４２を準備した後、フォトリソグラフィ又はＥＢ描画等を用いて、触媒金属４２上に、電極５２及び触媒金属４０ｓの位置に対応する開口部を有するレジストマスクを形成する。その後、電極５２、触媒金属４０ｓの順でそれぞれの金属層をＥＢ蒸着又はスパッタ蒸着法などを用いて堆積させ、開口部以外に形成された金属膜をレジストマスクとともにリフトオフすることで、触媒金属４２上に触媒金属４０ｓ及び電極５２を形成する。触媒金属４０ｄ及び電極５４についても、触媒金属４０ｓ及び電極５２と同様の工程を用いて、触媒金属４０ｄ及び電極５２とは異なる金属材料の電極５４を形成する。
その後の本実施の形態であるグラフェンを用いた電子デバイスの製造方法は、実施の形態１であるグラフェンを用いた電子デバイスの製造方法と同じである。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、ソース・ドレイン電極に対応する電極５２，５４を互いに異なる金属材料で形成している。グラフェンは、接触する金属の種類によってフェルミレベルが移動し、接触抵抗が異なる。そのため、電極５２と電極５４の金属材料が互いに異なる場合、電極５２と電極５４の仕事関数も異なるので、例えば、電極５２と電極５４との間のグラフェン層３０においてキャリア密度勾配が形成される。その結果、グラフェンを用いた電子デバイスの電流取り出し効率が向上する。そのため、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器に電磁波が照射された場合、グラフェン層３０に発生したキャリアにより、電極５２と電極５４との間の光電流が増大し、電磁波検出器の感度を向上させることができる。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態４．
本発明の実施の形態４であるグラフェンを用いた電子デバイスは、他の実施の形態とは異なり、グラフェン層上に接触層を有している。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図５は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図５に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、グラフェン層３０の上に接触層６０を有している。接触層６０は、グラフェン層３０と接触することで、グラフェン層３０に正孔又は電子を供給することが可能で、接触層６０によりグラフェン層３０に任意に正孔又は電子をドーピングすることができる。
また、接触層６０は、例えば、ポジ型フォトレジストと呼ばれる、キノンジアジト基を有する感光剤とノボラック樹脂を含有する組成物を用いることができる。
また、接触層６０は、例えば、極性基を有する材料を用いることができ、例えば、電子求引基を有する材料は、グラフェン層３０の電子密度を減少させる効果を持ち、電子供与基を有する材料は、グラフェン層３０の電子密度を増加させる効果を持つ。電子求引基を有する材料としては、例えば、ハロゲン、ニトリル、カルボキシル基、又は、カルボニル基等を有する材料がある。また、電子供与基を有する材料としては、例えば、アルキル基、アルコール、アミノ基、又は、ヒドロキシル基等を有する材料がある。また、上記以外にも極性基によって分子全体において電荷の偏りが生じる材料も、接触層６０の材料として用いることができる。
また、有機物、金属、半導体、絶縁体、２次元材料、又は、これら材料のいずれかの混合物においても、分子内で電荷の偏りが生じて極性を生じる材料であれば、接触層６０の材料として用いることができる。ここで、無機物の接触層とグラフェンとを接触させた場合、グラフェンのドーピングについては、グラフェンの仕事関数よりも接触層の仕事関数が大きい場合はｐ型、小さい場合はｎ型にドーピングされることが知られている。それに対して、接触層が有機物の場合は、明確な仕事関数を有していないため、グラフェンに対してｎ型ドープになるのか、ｐ型ドープになるのかは、接触層６０に用いる分子の極性によって、接触層６０の材料の極性基を判断することが好ましい。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について図５を用いて説明する。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１の図２の（ａ）〜（ｆ）までの工程は実施の形態１と同様であり、図２の（ｆ）の後、図５に示すように、グラフェン層３０の上に接触層６０を形成することで製造することができる。
例えば、接触層６０として、ポジ型フォトレジストと呼ばれる、キノンジアジト基を有する感光剤とノボラック樹脂を含有する組成物を用いる場合、フォトリソグラフィ工程によりレジストを形成した領域がｐ型グラフェン領域となる。これにより、マスク形成処理が不要となり、プロセスダメージの低減及びプロセスの簡素化が可能となる。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、グラフェン層３０の上に接触層６０を形成している。上述した通り、接触層６０の材料として、例えば、電子求引基を有する材料、又は、電子供与基を有する材料を用いることで、グラフェン層３０の状態を意図的にｎ型又はｐ型のグラフェン層とすることができ、触媒金属４０ｓ，４０ｄ又は電極５０ｓ，５０ｄからのキャリアドーピングの影響を考慮せず、グラフェン層３０のキャリアドーピングを制御することができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
ここで、本実施の形態であるグラフェンを用いた電子デバイスは、複数の接触層をグラフェン層３０の上に積層させてもよく、複数の接触層を電極５０ｓ，５０ｄとの間のグラフェン層３０に複数形成しても構わない。その場合、接触層の材料は、同じ材料でも異なる材料でもどちらでも構わない。
また、本実施の形態であるグラフェンを用いた電子デバイスを電磁波検出器として用いる場合、接触層６０の膜厚は、電磁波がグラフェン層に照射された場合に、光電変換を行うことができよう十分薄い方が好ましいが、接触層６０からグラフェン層３０にキャリアがドーピングされる程度に薄すぎない方が好ましい。また、接触層６０は、分子又は電子などのキャリアがグラフェンに導入されていれば良く、例えば、グラフェンを溶液に浸漬させて、分子レベルでグラフェンにキャリアを供給することで、接触層６０を形成しないで、グラフェン層３０にキャリアをドーピングしても構わない。
また、接触層６０として、上述した材料以外にも、極性変換を生じる材料しても構わない。その場合、接触層６０が極性変換すると、変換の際に生じた電子又は正孔が、グラフェン層に供給されるため、接触層６０が接触しているグラフェン層に電子又は正孔のドーピングが生じる。そのため、接触層６０を取り除いても、接触層６０と接触していたグラフェン層は、電子又は正孔がドーピングされたままの状態となる。したがって、接触層６０として、極性変換を生じる材料を用いた場合、接触層６０を取り除くことができ、本実施の形態であるグラフェンを用いた電子デバイスを電磁波検出器として用いた場合、グラフェン層の開口部面積が増加し、電磁波検出器の検出感度を向上させることができる。ここで、極性変換とは、極性基が化学的に変換する現象であり、例えば、電子求引基が電子供与基に変化、電子供与基が電子求引基に変化、極性基が非極性基に変化、又は、非極性基が極性基に変化することをいう。
また、接触層６０が電磁波照射によって極性変換を生じる材料で形成されている場合、特定の電磁波の波長において極性変換を生じる材料を選択することで、特定の電磁波の波長の電磁波照射時のみ極性変換を生じさせ、光電流を増大させることができる。
また、電磁波照射によって酸化還元反応を生じる材料を接触層６０として用いてもよく、酸化還元反応時に生じる電子又は正孔をグラフェン層３０にグラフェンにドーピングすることができる。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態５．
本発明の実施の形態５であるグラフェンを用いた電子デバイスは、実施の形態４とは異なり、グラフェン層上に設けられる接触層がソース領域若しくはドレイン領域のいずれかに近い位置に配置される。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図６は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図６に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、グラフェン層３０上に設けられる接触層６２が、ソース領域若しくはドレイン領域に設けられる電極５０ｓ，５０ｄのいずれかに近い位置に配置される。つまり、平面視において、電極５０ｓ，５０ｄとの間で接触層６２が非対称に配置される。
ここで、非対称に配置されるとは、平面視における電極５０ｓ，５０ｄとの間の中間線を対称軸とした場合の接触層６２の配置又は形状の非対称性をいう。つまり、上述のように接触層６２を電極５０ｄの近くに配置することで非対称に配置するだけでなく、接触層６２を対称軸上に配置し、平面視で対称軸に対して非対称な形状を有する接触層６２を配置しても構わないし、接触層６２の配置及び形状の両方を非対称にしても構わない。
ここで、接触層６２の材料は、実施の形態４と同様であり、適用される接触層６２の材料に伴う効果も実施の形態４と同様である。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について説明する。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１の図２の（ａ）〜（ｆ）までの工程は実施の形態１と同様であり、図２の（ｆ）の後、図６に示すように、グラフェン層３０の上に接触層６２を形成することで製造することができる。接触層６２を形成する具体的な方法は、実施の形態４と同様である。このとき、現像液として使用する水酸化テトラメチルアンモニウム溶液を用いれば、接触層６２が形成されていないグラフェン層３０の領域がｎ型にドープされ、レジストマスクの現像処理のみで、ｐ型グラフェン領域とｎ型グラフェン領域を得ることが出来る。これにより、マスク形成処理が不要となり、プロセスダメージの低減及びプロセスの簡素化が可能となる。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。図７は、本実施の形態であるグラフェンを用いた電子デバイスの効果を説明するための図である。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態４と同様、接触層６２により、グラフェン層３０のキャリアドーピングを制御することができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、図７に示すように、グラフェン層３０の上に接触層６２を設けることにより、グラフェン層３０の接触層６２と接触する部分とそうでない部分との間に電荷密度勾配が形成される。つまり、図７に示すように、チャネル領域に対応する部分のグラフェン層３０において、擬似的なｐ型及びｎ型の電荷密度勾配が形成される。本実施の形態であるグラフェンを用いた電子デバイスを電磁波検出器として用いた場合、チャネル領域に対応する部分のグラフェン層３０内のこの電荷密度勾配が、電磁波照射に伴うグラフェン層３０内の検出電流の取り出し効率を向上させるため、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器の検出感度を高めることができる。ここでは、電極５０ｓ，５０ｄとの間で接触層６２が非対称に配置される例について示したが、接触層６２を設けることにより、グラフェン層３０内に電荷密度勾配が形成されればよく、配置方法は本実施の形態の例に限定されない。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態６．
本発明の実施の形態６であるグラフェンを用いた電子デバイスは、実施の形態４及び実施の形態５とは異なり、チャネル領域に対応するグラフェン層の下部に接触層が設けられる。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図８は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図８に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、接触層６４がチャネル領域に対応するグラフェン層３０の下部、つまり、チャネル領域に対応するグラフェン層３０と絶縁膜２０との間に設けられる。
ここで、接触層６４の材料は、実施の形態４と同様であり、適用される接触層６４の材料に伴う効果も実施の形態４と同様である。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について説明する。図９は、本実施の形態であるグラフェンを用いた電子デバイスの製造方法の一部を示す断面図である。実施の形態１と同じ製造方法については、説明を省略し、実施の形態１の図２の（ｄ）と代わる図９の工程のみ説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、図２の（ａ）〜（ｃ）の製造工程を経た後、図９に示すように、チャネル領域に対応するグラフェン層３０の凹部に接触層６４を形成する。その後、保護膜２２、グラフェン層３０及び接触層６４を覆うように絶縁膜２０を形成する。その後の工程は、図２の（ｅ）及び（ｆ）と同様である。接触層６２を形成する具体的な方法は、実施の形態４と同様である。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態４と同様、接触層６２により、グラフェン層３０のキャリアドーピングを制御することができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、チャネル領域に対応するグラフェン層３０の下部に接触層６４を設けているため、実施の形態４及び実施の形態５に比べて、接触層６４が、照射される電磁波を減衰させたり、遮蔽したりすることなく、電磁波がグラフェン層に直接照射されるため、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器の検出感度を向上させることができる。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態７．
本発明の実施の形態７であるグラフェンを用いた電子デバイスは、他の実施の形態とは異なり、グラフェン層の上に少なくとも一つのフローティングの電極が設けられる。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図１０は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図１０に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、チャネル領域に対応するグラフェン層３０の上に少なくとも一つのフローティングの電極５６が設けられる。フローティングの電極５６は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｃｒ、又は、Ｐｄ等の金属材料を用いることができる。ここで、電極５６には、電源回路等には接続されておらず、フローティングとなっている。
電極５６は、電極５０ｓ，５０ｄの間のグラフェン層３０上に設けられ、一次元、又は、二次元の周期構造を有する。つまり、一次元の周期構造として、例えば、図１０の紙面上の水平方向又は奥行き方向に複数の電極５６が周期的に配列される。また、二次元の周期構造として、例えば、平面視で、正方格子又は三角格子等で電極５６が周期的に配列される。また、平面視で、一つ一つの電極５６は、円形、三角形、四角形、多角形、又は、楕円形等の形状を用いることができる。また、電極５６は、上述した周期的な対称性を有する配列だけに限られず、平面視で非対称性を有する電極形状を形成しても構わない。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について図１０を用いて説明する。本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１の図２の（ａ）〜（ｆ）までの工程は実施の形態１と同様であり、図２の（ｆ）の後、図１０に示すように、グラフェン層３０の上に電極５６を形成することで製造することができる。ここで、電極５６を形成する具体的な方法は、例えば、実施の形態１で説明した電極５０ｓ，５０ｄと同様の方法で形成することができる。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、チャネル領域に対応するグラフェン層３０の上にフローティングの電極５６を設けているため、電磁波の照射で発生した光キャリアが、複数の電極５６の間を行き来できるようになり、光キャリアの寿命が長くなり、本実施の形態であるグラフェンを用いた電子デバイスを電磁波検出器で用いた場合の電磁波検出器の感度を高めることができる。
また、複数の電極５６を一次元の周期的な構造にし、電極５６の材料を表面プラズモン共鳴が生じる材料とすることにより、照射される電磁波に対して電極５６に偏光依存性が生じ、特定の偏光の電磁波だけをグラフェンを用いた電子デバイスに照射させることができる。そのため、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器は、特定の偏光のみを検出することができる。
また、複数の電極５６を二次元の周期的な構造にし、電極５６の材料を表面プラズモン共鳴が生じる材料とすることにより、特定の波長の電磁波を共鳴させることができ、特定の波長を有する電磁波だけをグラフェンを用いた電子デバイスで検出することができる。そのため、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器は、特定の波長の電磁波のみを高感度に検出することができる。
また、複数の電極５６を非対称な構造にする場合は、複数の電極５６を一次元の周期的な構造する場合と同様、照射される電磁波に対して電極５６に偏光依存性が生じ、特定の偏光の電磁波だけをグラフェンを用いた電子デバイスに照射させることができる。そのため、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器は、特定の偏光のみを検出することができる。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態８．
本発明の実施の形態８であるグラフェンを用いた電子デバイスは、実施の形態７とは異なり、少なくとも一つのフローティングの電極がグラフェン層内に埋め込まれている。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図１１は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図１１に示すように、少なくとも一つのフローティングの電極５８がグラフェン層３０内に埋め込まれている。電極５８の材料及び配置の仕方は、実施の形態７の電極５６と同様であるため、説明は省略する。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について説明する。図１２は、本実施の形態であるグラフェンを用いた電子デバイスの製造方法の一部を示す断面図である。実施の形態１と同じ製造方法については、説明を省略し、実施の形態１と異なる製造方法である図２の（ａ）に代わる図１２についての工程のみ説明を行う。
図１２に示すように、まず、実施の形態１と同様、触媒金属４２の上に、電極５０ｓ，０ｄ及び触媒金属４０ｓ，４０ｄを形成する。その後、例えば、フォトリソグラフィ又はＥＢ描画等を用いて、触媒金属４２上に電極５８に対応する開口部を有するレジストマスクを形成する。そして、電極５８の金属層をＥＢ蒸着又はスパッタ蒸着法などを用いて堆積させ、開口部以外に形成された金属膜をレジストマスクとともにリフトオフすることで、図１２に示すような電極５８が形成される。その後の工程については、実施の形態１と同様である。
ここで、電極５８を形成する方法として、電極５０ｓ，０ｄ及び触媒金属４０ｓ，４０ｄを形成した後、別の工程で電極５８を形成したが、これには限定されず、例えば、電極５０ｓ，０ｄ及び触媒金属４０ｓ，４０ｄを形成するときに、同時に電極５８を形成しても構わない。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。また、実施の形態７と同様、光キャリアの寿命が長くなり、本実施の形態であるグラフェンを用いた電子デバイスを電磁波検出器で用いた場合の電磁波検出器の感度を高めることができる。また、複数の電極５８を一次元の周期的な構造にし、電極５８の材料を表面プラズモン共鳴が生じる材料とすることにより、実施の形態７と同様、特定の偏光のみを検出することができる。また、複数の電極５８を二次元の周期的な構造にし、電極５８の材料を表面プラズモン共鳴が生じる材料とすることにより、実施の形態７と同様、特定の波長の電磁波のみを高感度に検出することができる。また、複数の電極５８を非対称な構造にする場合は、複数の電極５８を一次元の周期的な構造にする場合と同様、特定の偏光のみを検出することができる。
ここで、電極５８を形成後、グラフェン層３０に埋め込まれた電極５８を除去することで、チャネル領域に対応するグラフェン層３０に凹凸を形成しても構わない。その場合、グラフェン層３０に形成される凹凸は、実施の形態７と同様、周期的な構造又は非対称な構造とすることにより、実施の形態７に記載した効果と同様の効果を奏する。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態９．
本発明の実施の形態９であるグラフェンを用いた電子デバイスは、他の実施の形態とは異なり、チャネル領域に対応する部分のグラフェン層下部に空間が設けられている。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図１３は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図１３に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、チャネル領域に対応する部分のグラフェン層３０下部に空間８０が設けられている。つまり、チャネル領域に対応する部分のグラフェン層３０は、実施の形態１とは異なり、絶縁膜２０と接触していない。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について説明する。図１４は、本実施の形態であるグラフェンを用いた電子デバイスの製造方法の一部を示す断面図である。実施の形態１と同じ製造方法については、説明を省略し、実施の形態１と異なる製造方法である図２の（ｄ）に代わる図１４についての工程のみ説明を行う。
図２の（ａ）〜（ｃ）の工程の後、図１４に示すように、実施の形態１と同様、グラフェン層３０及び保護膜２２の上に絶縁膜２０を形成する。その後、エッチング処理等により、チャネル領域に対応する部分の絶縁膜２０を除去する。その後、図２の（ｅ）及び（ｆ）の工程については、実施の形態１と同様である。図２の（ｅ）において、基板１０が絶縁膜２０に張り合わされるが、図１４の工程により、チャネル領域に対応する部分のグラフェン層３０の上部の絶縁膜２０が除去されているため、チャネル領域に対応する部分のグラフェン層３０は、絶縁膜２０及び基板１０と接触しない。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、チャネル領域に対応する部分のグラフェン層３０下部に空間８０を設けているため、絶縁膜２０とグラフェン層３０との接触に伴うキャリアの散乱の影響を無くすことができ、キャリアの移動度低下を抑制することができるため、本実施の形態であるグラフェンを用いた電子デバイスの性能を向上させることができる。また、グラフェンを用いた電子デバイスの性能を向上させることができるため、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器の感度を高めることができる。
ここで、本実施の形態であるグラフェンを用いた電子デバイスは、チャネル領域に対応する部分のグラフェン層３０の下部のみに空間８０を形成していたが、電極５０ｓ，５０ｄと接触するグラフェン層３０の下部に空間を形成しても構わない。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態１０．
本発明の実施の形態１０であるグラフェンを用いた電子デバイスは、他の実施の形態とは異なり、チャネル領域に対応するグラフェン層が基板と接している。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図１５は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図１５に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、チャネル領域に対応するグラフェン層３０が基板１２と接している。基板１２は、実施の形態１で説明した基板１０と同じ材料を用いることができる。ここで、基板１２の材料として、シリコン等の半導体材料、具体的には、高抵抗シリコン基板、熱酸化膜を形成して絶縁性を高めた基板、又は、不純物がドープされたシリコン基板、又は、ゲルマニウム、ＩＩＩ−Ｖ族又はＩＩ−Ｖ族半導体などの化合物半導体を用いることが好ましい。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について説明する。実施の形態１及び実施の形態９と同じ製造方法については、説明を省略し、実施の形態１及び実施の形態９と異なる製造方法である工程のみ説明を行う。
図２の（ａ）〜（ｃ）の工程及び図１４の工程の後、例えば、溶液法などを用いて、絶縁膜２０上及び絶縁膜２０の開口部に露出したグラフェン層３０が接触するように、基板１２を成膜する。ここで、基板１２として、平坦な基板を用いて、グラフェン層３０と接触させても構わない。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、基板１２を設けることにより、チャネル領域に対応するグラフェン層３０が基板１２と接しており、実施の形態１と同様、基板１２にはバックゲート電圧が印加される。そのため、基板１２及び電極５０ｓ，５０ｄを端子とすることで、グラフェン層３０と基板１２のショットキー構造とすることができ、本実施の形態であるグラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器の場合、基板１２に電磁波の検出波長を吸収する材料を選択することで、グラフェン−基板ショットキーにより基板１２で生成されたキャリアをグラフェン層３０に直接注入することでき、電磁波検出器の検出感度を高めることができる。また、本実施の形態ではソース・ドレイン電極を有する構造について説明したが、必ずしもソース・ドレイン電極が必要ではなく、ソース又はドレインのいずれか一方のみを有する構造を用いても良い。この場合、ソース又はドレインと、 ゲートの２端子のダイオード構造となる。このとき、ショットキー接合によりＯＦＦ動作が可能となる。また、電磁波検出器として用いたとき、ＯＦＦ動作時は暗電流が低下するためノイズが低減される。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態１１．
本発明の実施の形態１１であるグラフェンを用いた電子デバイスは、実施の形態１０とは異なり、チャネル領域に対応するグラフェン層において、グラフェン層と基板が接触する領域と、グラフェン層と絶縁膜が接触する領域を有している。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図１６は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図１６に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、ソース・ドレイン電極５０ｓ，５０ｄとの間のチャネル領域に対応するグラフェン層３０が、基板１２と接する領域と、絶縁膜２０と接触する領域とを有し、ソース・ドレイン領域に対応するグラフェン層３０の側面に絶縁膜２０が設けられる。例えば、実施の形態２に適用した場合、チャネル領域に対応する単層グラフェン層３２において、基板１２と接する領域と、絶縁層２０と接触する領域が設けられることになる。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について説明する。図１７は、本実施の形態であるグラフェンを用いた電子デバイスの製造方法の一部を示す断面図である。実施の形態１と同じ製造方法については、説明を省略し、実施の形態１と異なる製造方法である工程のみ説明を行う。
図２の（ａ）〜（ｃ）の工程の後、図１７に示すように、実施の形態１と同様、グラフェン層３０及び保護膜２２の上に絶縁膜２０を形成する。その後、図１７に示すように、エッチング処理等により、チャネル領域に対応するグラフェン層３０の上部の一部分の絶縁膜２０を除去する。このとき、チャネル領域に対応するグラフェン層３０の上部には、絶縁膜２０が形成された領域と、エッチングにより開口部８２が形成された領域が設けられる。
その後、図２の（ｅ）の工程において、例えば、溶液法などを用いて、絶縁膜２０上及び絶縁膜２０の開口部８２に露出したグラフェン層３０が接触するように、基板１２を成膜する。ここで、基板１２として、平坦な基板を用いて、グラフェン層３０と接触させても構わない。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、基板１２を設けることにより、チャネル領域に対応するグラフェン層３０が基板１２と接しており、実施の形態１０と同様、グラフェン層３０と基板１２のショットキー構造とすることができ、本実施の形態であるグラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器の場合、基板１２に電磁波の検出波長を吸収する材料を選択することで、グラフェン−基板ショットキーにより基板１２で生成されたキャリアをグラフェン層３０に直接注入することができ、さらに、絶縁膜２０を介して基板１２で生じた電界変化によりグラフェン層３０にゲート電圧の変化、つまり、後述する光ゲート効果が生じる。これにより、基板１２からグラフェン層３０に注入されたキャリアに加えて、基板１２で生じた電界変化によりグラフェン層３０の導電率が変化するため、実施の形態１０よりも電磁波検出器の検出感度をさらに高めることができる。また、本実施の形態ではソース・ドレイン電極を有する構造について説明したが、必ずしもソース・ドレイン電極が必要ではなく、ソース又はドレインのいずれか一方のみを有する構造を用いても良い。この場合、ソース又はドレインと、 ゲートの２端子のダイオード構造となる。このとき、ショットキー接合によりＯＦＦ動作が可能となる。また、電磁波検出器として用いたとき、ＯＦＦ動作時は暗電流が低下するためノイズが低減される。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形
態にも適用することができる。
実施の形態１２
本発明の実施の形態１２であるグラフェンを用いた電子デバイスは、他の実施の形態とは異なり、チャネル領域に対応するグラフェン層が乱層構造で設けられていることを特徴とする。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図１８は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図１８に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、チャネル領域に対応するグラフェン層３８が乱層構造で設けられている。具体的に説明すると、チャネル領域に対応するグラフェン層３８には、グラフェンが複数積層され、互いのグラフェン同士の格子が不整合な状態で積層された乱層構造のグラフェン層が設けられ、ソース・ドレイン領域に対応するグラフェン層３９ｓ，３９ｄには、グラフェンが複数積層され、互いのグラフェン同士の格子が整合した状態で積層されたＡ−Ｂ積層構造の多層グラフェン又は単層グラフェンが設けられる。例えば、実施の形態２に適用した場合、単層グラフェン層３２上に乱層構造で設けられた１層以上のグラフェンが設けられ、乱層構造のグラフェン層３８となっている。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について説明する。実施の形態１と同じ製造方法については、説明を省略し、実施の形態１と異なる製造方法である工程のみ説明を行う。
図２の（ａ）〜（ｆ）の工程の後、最表面に露出しているグラフェン層３０上に、ＣＶＤで作製したグラフェン層を複数回転写し、乱層構造でグラフェンを積層する。その後、チャネル領域以外のグラフェンを除去することで、チャネル領域に対応する部分に乱層構造のグラフェン層３８を形成することができる。
また、図２の（ａ）〜（ｃ）の工程の後、グラフェン層３０上に、エタノールなどを炭素源としてＣＶＤ法によりグラフェンを成長して乱層構造のグラフェン層３８を形成しても良いし、図２（ａ）〜（ｃ）の工程の後、グラフェン層３０上に、グラフェンを複数回転写して、乱層構造のグラフェン層３８を形成しても良い。その場合、チャネル領域に対応するグラフェン層３０の部分にマスク等を用いて選択的に形成しても構わないし、グラフェン層３０全面に乱層構造のグラフェンを形成しても構わない。
次に、本実施の形態である９を用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４０ｓ，４０ｄの下面全面にグラフェン層３０が設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、チャネル領域に乱層構造のグラフェンを用いることで、グラフェンの移動度が向上する。通常の積層グラフェンは、Ａ−Ｂ積層と呼ばれ、互いのグラフェン同士の格子が整合した状態で積層される。しかし、ＣＶＤにより作製したグラフェンは多結晶であり、グラフェン上に更にグラフェンを複数回転写した場合や、ＣＶＤで下地のグラフェンを核としてグラフェンを積層した場合は、互いのグラフェン同士の格子が不整合な状態である乱層構造となる。乱層構造のグラフェンは層間の相互作用の影響が少なく、単層グラフェンと同等の性質を持つ。さらに、グラフェンは下地となる絶縁膜のキャリア散乱の影響を受けて移動度が低下するが、乱層構造で積層されたグラフェンは、絶縁膜と接触するグラフェンはキャリア散乱の影響を受けるが、グラフェン上に乱層構造で積層されたグラフェンは下地の絶縁膜のキャリア散乱の影響を受けにくくなるため、電界効果移動度を向上させることができ、本実施の形態であるグラフェンを用いた電子デバイスの性能を向上させることができる。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形
態にも適用することができる。
実施の形態１３
本発明の実施の形態１３であるグラフェンを用いた電子デバイスは、他の実施の形態とは異なり、グラフェン層が平坦な層で設けられている。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
図１９は、本実施の形態であるグラフェンを用いた電子デバイスの構成を示す断面図であり、断面の見方は実施の形態１の場合の図１の切断線Ａ−Ａから見た断面図と同様である。
図１９に示すように、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と異なり、グラフェン層３６が平坦な層で設けられている。つまり、グラフェン層３６は、実施の形態１のような凸部形状ではなく、絶縁膜２０に全てが埋め込まれ、連続して平坦な形状を有している。そのため、グラフェン層３６の上面は、すべて絶縁膜２０の上面と一致している。
次に、本実施の形態であるグラフェンを用いた電子デバイスの製造方法について説明する。図２０は、本実施の形態であるグラフェンを用いた電子デバイスの製造方法を示す断面図である。
まず、例えば、シリコン基板等の基板９０を準備し、フォトリソグラフィ又はＥＢ描画等を用いて、基板９０上に開口部を有するレジストマスクを形成する。その後、電極５０ｓ，５０ｄ、触媒金属４０ｓ，４０ｄの順でそれぞれの金属層をＥＢ蒸着又はスパッタ蒸着法などを用いて堆積させ、開口部以外に形成された金属膜をレジストマスクとともにリフトオフすることで、図２０の（ａ）に示すように、一部の触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄを残し、不要な触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄを除去し、基板９０上に触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄを形成する。その後、フォトリソグラフィ又はＥＢ描画等を用いて、触媒金属４０ｓ，４０ｄ及び電極５０ｓ，５０ｄの間にのみ開口部を有するレジストマスクを形成し、開口部内に、例えば、Ｃｕからなる金属膜を成膜し、開口部以外に形成された金属膜をレジストマスクとともにリフトオフすることで、図２０の（ａ）に示すように、一部の触媒金属４４を残し、不要な触媒金属４４を除去し、基板９０上に触媒金属４４を形成する。このとき、触媒金属４０ｓ，４０ｄ及び触媒金属４４の上面が平坦に一致するように各金属膜の膜厚を調整する。
ここで、触媒金属４４の金属材料として、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｆｅ、Ｃｏ、Ｗ、又は、Ｃｒ等を用いることができる。また、基板９０は、シリコン基板に限られず、実施の形態１とは異なり、触媒金属として用いられないため、後の工程で除去することができ、本実施の形態であるグラフェンを用いた電子デバイスを支持することができる材料であればよく、実施の形態１の基板１０と同じであっても構わない。
次に、蒸着、ＣＶＤ法、又は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、基板９０、触媒金属４０ｓ，４０ｄ，４４及び電極５０ｓ，５０ｄを覆うように、例えば、シリコン酸化膜からなる保護膜２２を形成する。そして、図２０の（ｂ）に示すように、例えば、エッチング処理等により、基板９０上の触媒金属４０ｓ，４０ｄ，４４上の保護膜２２を除去する。
次に、図２０の（ｃ）に示すように、保護膜２２から露出した触媒金属４０ｓ，４０ｄ，４４上面に、例えば、熱ＣＶＤ法又はプラズマＣＶＤ法を用いて、グラフェン層３６を選択的に形成する。例えば、熱ＣＶＤ法の場合、ＣＶＤ装置内を１０００℃に加熱し、Ｈ２ガス及びＣＨ４ガスをＣＶＤ装置内に注入することで、グラフェン層３６が形成される。このとき、触媒金属４０ｓ，４０ｄ，４４の上面は、平坦であるため、グラフェン層３６は平坦に形成される。ここで、例えば、プラズマＣＶＤ法を用いる場合、触媒金属４０ｓ，４０ｄ，４４及び電極５０ｓ，５０ｄの金属材料が融解したり、合金化したりしないように、低温プラズマＣＶＤ法を用いることもできる。
ここで、例えば、触媒金属４０ｓ，４０ｄにＮｉを、触媒金属４４にＣｕを用いることにより、実施の形態２のように、触媒金属４０ｓ，４０ｄの上には、多層グラフェンを、触媒金属４４の上には、単層グラフェンを選択的に形成することができ、単層グラフェン層及び多層グラフェン層が連続して平坦に形成される。
次に、図２０の（ｄ）に示すように、グラフェン層３６及び保護膜２２の上に、例えば、スピンコート法などの溶液法、真空蒸着法などの物理蒸着法、又は、ＣＶＤ法などの化学蒸着法等を用いて、例えば、酸化シリコンからなる絶縁膜２０を形成する。その後、絶縁膜２０の上面と基板１０とを接合させるため、絶縁膜２０の上面を平坦化しておくことが望ましい。
次に、図２０の（ｅ）に示すように、平坦化された絶縁膜２０の上面と基板１０を接合させ、張り合わせる。絶縁膜２０の上面と基板１０を接合させ、張り合わせる方法は、実施の形態１と同様であるため、説明は省略する。
そして、図２０の（ｆ）に示すように、エッチング法又は剥離法等によって、基板９０及び触媒金属４４を除去する。基板９０を除去する方法については、実施の形態１と同様であるため説明は省略するが、触媒金属４４を除去する場合は、触媒金属４４が選択的に溶解される材料、例えば、触媒金属４２が銅箔の場合、銅選択エッチング液を用いることにより、触媒金属４４を選択的に除去することができる。
以上より、本実施の形態であるグラフェンを用いた電子デバイスを製造することができる。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３２を形成した後、グラフェン層３２が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３２を選択的に成長させ、触媒金属４２ｓ，４２ｄの下面全面にグラフェン層３２が設けられているため、グラフェン層３２と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、グラフェン層が平坦な層で設けられているため、実施の形態１に比べ、グラフェン層の湾曲による光キャリアの移動度の低下が抑制され、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器の電磁波検出感度を高めることができる。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態１４．
本発明の実施の形態１４であるグラフェンを用いた電子デバイスは、絶縁膜２０の材料として、電磁波の照射により特性が変化し、グラフェン層３０に電位の変化を与える材料を用いている。その他の同一符号を付した部分については、他の実施の形態のグラフェンを用いた電子デバイスと同様に構成されるため、説明は省略する。
ここで、電磁波の照射により特性が変化し、グラフェン層３０に電位の変化を与える材料として、例えば、量子ドット、強誘電体材料、液晶材料、フラーレン、希土類酸化物、半導体材料、ｐｎ接合材料、金属−半導体接合材料、又は、金属−絶縁物−半導体接合材料等を用いることができる。例えば、強誘電体材料として、電磁波による分極効果（焦電効果）を有する強誘電体材料を用いることにより、電磁波の照射により、強誘電体に分極の変化が生じ、グラフェン層３０に電位の変化を与えることができる。
次に、本実施の形態であるグラフェンを用いた電子デバイス及びその製造方法の効果について説明を行う。
本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様のため詳細な説明は省略するが、グラフェン層３０を形成した後、グラフェン層３０が、上述したチャネル領域形成時のエッチング処理、電極形成時のレジストマスクを形成する工程、及び、金属膜を形成する工程によって、グラフェン層がプロセスダメージを受けることはなく、本実施の形態であるグラフェンを用いた電子デバイスは、性能を向上させることができる。また、実施の形態１と同様、従来のような水中での転写工程を用いずに製造することができるため、量産性を向上させることができる。また、本実施の形態であるグラフェンを用いた電子デバイスは、実施の形態１と同様、触媒金属４０ｓ，４０ｄからグラフェン層３０を選択的に成長させ、触媒金属４２ｓ，４２ｄの下面全面にグラフェン層３４ｓ，３４ｄが設けられているため、グラフェン層３０と触媒金属４０ｓ，４０ｄとの間の接触抵抗を抑えることができ、グラフェンを用いた電子デバイスの性能を向上させることができる。
また、本実施の形態であるグラフェンを用いた電子デバイスは、絶縁膜２０の材料として、電磁波の照射により特性が変化し、グラフェン層３０に電位の変化を与える材料を用いている。以下にその効果について詳細を説明する。図２１は、本実施の形態であるグラフェンを用いた電子デバイスの効果を説明するための図であり、基板１０から印加されるゲート電圧Ｖｂｇとグラフェン層３０に流れる電流Ｉｄとの関係を示した図である。
本実施の形態であるグラフェンを用いた電子デバイスに電磁波が入射していない場合、本実施の形態である電磁波検出器は、図２１の破線で示すようなゲート電圧Ｖｂｇ−電流Ｉｄの特性を示し、通常のグラフェンにおける両極性のトランジスタ動作を示す曲線となる。ここで、ディラックポイントを与えるゲート電圧ＶｂｇをＶＤＰとする。
一方、電磁波がグラフェンを用いた電子デバイスに入射した場合、絶縁膜２０は、電磁波の照射により特性の変化を引き起こし、グラフェン層３０に印加されるゲート電圧が変化する。絶縁膜２０の特性が変化したことによるゲート電圧の変化分をＶｐｈとすると、電磁波がグラフェンを用いた電子デバイスに入射した場合のゲート電圧Ｖｂｇ−電流Ｉｄの特性は、図２１の実線で示すような曲線となり、ディラックポイントを与えるゲート電圧がＶＤＰからＶＤＰ＋Ｖｐｈにシフトした曲線となる。
つまり、電磁波がグラフェンを用いた電子デバイスに入射されると、ゲート電圧Ｖｂｇ−電流Ｉｄの特性が、図２１の破線で示す曲線から図２１の実線で示す曲線にシフトするため、電極５０ｓ，５０ｄの間のグラフェン層３０には、絶縁膜２０の特性変化に伴うグラフェン層３０の電気量の変化であるΔＩｐｈの差分電流が発生する。このような効果を光ゲート効果又は光スイッチと呼び、この電気量の変化である差分電流ΔＩｐｈを検出することで、電磁波の入射を検出することができる。
グラフェン層３０は、単層のグラフェンを用いた場合、厚さが原子層１層という薄膜であり、電子の移動度が大きい。そのため、通常の半導体と比較して、わずかな電位変化に対して大きな電流変化を生じる。例えば、ゲート電圧の変化Ｖｐｈによって印加されるグラフェン層３０への電位変化に対する電流変化量ΔＩｐｈは、通常の半導体と比較して、電子の移動度及び膜厚から算出すると、数百倍〜数千倍程度大きくなる。
したがって、グラフェンの低い光電変換効率と比較して、光ゲート効果を利用することで、グラフェン層３０の検出電流の取り出し効率は大幅に大きくなる。このような光ゲート効果は、光電変換材料の量子効率を直接的に増強するのではなく、電磁波入射による電流変化を大きくするため、等価的に電磁波入射による差分電流から算出した量子効率は１００％を超えることができる。よって、従来の電磁波検出器と比較して、高感度な電磁波検出器を得ることができる。
また、上記差分電流に加えて、他の実施の形態で説明したグラフェン本来の光電変換効率に起因する光電流も生じるため、グラフェン層３０では、電磁波の入射により、上述した光ゲート効果に伴う差分電流に加え、グラフェン本来の光電変換効率に起因する光電流も検出することができる。
ここで、電磁波の照射により特性が変化し、グラフェン層３０に電位の変化を与える材料を絶縁膜２０に適用する例を説明したが、それに限定されず、例えば、基板１０又は接触層６０，６２，６４のいずれかに適用しても構わない。また、絶縁膜２０、基板１０及び接触層６０，６２，６４の少なくとも一つ以上に電磁波の照射により特性が変化し、グラフェン層３０に電位の変化を与える材料を適用しても構わない。例えば、接触層６０，６２，６４に電磁波の照射により特性が変化し、グラフェン層３０に電位の変化を与える材料を適用する場合、接触層６０，６２，６４は、必ずしもグラフェン層に直接接触している必要はなく、電位の変化をグラフェン層に与えることができるのであれば、絶縁膜等を介して、グラフェン層の上面又は下面に接触層６０，６２，６４を設けても構わない。
ここで、本実施の形態であるグラフェンを用いた電子デバイスの構成は、他の実施の形態にも適用することができる。
実施の形態１５．
本発明の実施の形態１５である電磁波検出器は、検出素子として実施の形態１であるグラフェンを用いた電子デバイスを複数有し、一次元方向又は二次元方向にアレイ状に配置される。図２２は、本実施の形態である電磁波検出器の構成を示す平面図である。図２３は、本実施の形態である電磁波検出器の構成を示す断面図である。図２４は、本実施の形態である電磁波検出器の構成を示す回路図である。
図２２に示すように、本実施の形態である電磁波検出器は、実施の形態１であるグラフェンを用いた電子デバイス１００を検出素子として複数有し、二次元方向にアレイ状に配置される。本実施の形態では、実施の形態１であるグラフェンを用いた電子デバイス１００が、２×２のアレイ状に配置されている。ただし、配置されるグラフェンを用いた電子デバイス１００の数はこれに限定されるものではない。また、本実施の形態では、二次元に周期的に配列したが、一次元に周期的に配列しても構わない。また、周期的ではなく異なる間隔で配置しても構わない。
このようにグラフェンを用いた電子デバイスを用いた電磁波検出器では、紫外光からマイクロ波まで非常に広い波長範囲の電磁波を検出できる。特に、アレイ状に配列することで画像センサとしても使用できる。例えば、電磁波検出器を車載センサに適用した場合、昼間は可視光画像用カメラとして使用でき、夜間は赤外線カメラとしても使用でき、電磁波の検出波長によって、画像センサを有するカメラを使い分ける必要が無い。
また、本実施の形態である電磁波検出器は、図２３に示すように、上述のようにアレイ状に配列されたグラフェンを用いた電子デバイス１００と、グラフェンを用いた電子デバイス１００それぞれから得られた電気信号を読み出す読み出し回路基板２５０とを備え、グラフェンを用いた電子デバイス１００の電極５０ｓ，５０ｄ及び読み出し回路基板２５０は、バンプ７０を介して電気的に接続される。
ここで、本実施の形態では、グラフェンを用いた電子デバイス１００とは別に読み出し回路基板２５０を設けたが、グラフェンを用いた電子デバイス１００と同一の基板に後述の読み出し回路を設けても構わない。このとき、グラフェンを用いた電子デバイス１００と読み出し回路基板２５０を接合するために、電子デバイス１００及び読み出し回路基板２５０にアライメントマークを形成することが望ましい。
また、本実施の形態である電磁波検出器は、図２４に示すように、上述したアレイ状に配列されたグラフェンを用いた電子デバイス１００それぞれに列選択トランジスタ３００及び行選択トランジスタ４００が接続され、列選択トランジスタ３００の他端には、グラフェンを用いた電子デバイス１００が検出した電磁波の信号を出力する出力回路５００が接続され、行選択トランジスタ４００の他端には、グラフェンを用いた電子デバイス１００にバイアス電圧Ｖｄを印加するバイアス回路６００が接続される。
また、列選択トランジスタ３００のゲートは、列ごとに設けられた水平信号線に接続され、各水平信号線は水平走査回路７００に接続され、水平走査回路７００は各列の水平信号線を駆動し、列選択トランジスタ３００を列ごとに制御する。また、行選択トランジスタ４００のゲートは、行ごとに設けられた垂直信号線に接続され、各垂直信号線は垂直走査回路８００に接続され、垂直走査回路８００は、各行の垂直信号線を駆動し、行選択トランジスタ４００を行ごとに制御する。つまり、水平走査回路７００及び垂直走査回路８００により、各列及び各行が選択され、対応する一つの検出素子であるグラフェンを用いた電子デバイス１００が選択される。
本実施の形態では、図２３のように構成される電磁波検出器の場合、図２４で説明した列選択トランジスタ３００、行選択トランジスタ４００、出力回路５００、バイアス回路６００、水平走査回路７００、及び、垂直走査回路８００は、読み出し回路基板２５０に集積される。
次に、本実施の形態である電磁波検出器の動作について、図２４を用いて説明を行う。
まず、垂直走査回路８００は、一つの垂直信号線を選択し、電圧を印加する。そして、水平走査回路７００が、一つの水平信号線を選択し、一つのグラフェンを用いた電子デバイス１００を選択する。
その後、選択されたグラフェンを用いた電子デバイス１００は、バイアス回路６００からバイアス電圧Ｖｄが印加されることにより、電流Ｉｄが流れ、出力回路５００に出力される。
出力回路５００は、選択されたグラフェンを用いた電子デバイス１００に流れる電流Ｉｄを、グラフェンを用いた電子デバイス１００が検出した電磁波の信号として、電気信号として出力する。
その後、水平走査回路７００及び垂直走査回路８００により、次のグラフェンを用いた電子デバイス１００を選択し、上述した動作をすべてのグラフェンを用いた電子デバイス１００に行い、電磁波検出器の検出した電磁波のイメージ信号を電気信号として出力する。
以上より、上述のように構成された本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器は、グラフェンを用いることで、広い波長域の電磁波を検出することができる。
ここで、本実施の形態では、実施の形態１であるグラフェンを用いた電子デバイスを複数有する電磁波検出器を例に説明したが、実施の形態１であるグラフェンを用いた電子デバイスの代わりに、他の実施の形態である電磁波検出器を用いても構わない。
実施の形態１６．
本発明の実施の形態１６である電磁波検出器は、実施の形態１２と異なり、互いに種類の異なるグラフェンを用いた電子デバイスを複数有し、一次元方向又は二次元方向にアレイ状に配置される。図２５は、本実施の形態である電磁波検出器の構成を示す平面図である。ここで、本実施の形態である電磁波検出器の断面の構成及び回路構成については、実施の形態１２と同様であるため、説明は省略する。
図２５に示すように、本実施の形態の電磁波検出器は、互いに種類の異なるグラフェンを用いた電子デバイス２００，２０１，２０２，２０３が、２×２のマトリックス状に配置されている。ただし、配置される電磁波検出器の数はこれに限定されるものではない。また、本実施の形態では、二次元に周期的に配列したが、一次元に周期的に配列しても構わない。また、周期的ではなく異なる間隔で配置しても構わない。
本実施の形態である電磁波検出器は、実施の形態１〜１２で述べた種類の異なるグラフェンを用いた電子デバイスを、一次元又は一次元のアレイ状に配置することで、画像センサとしての機能を持たせることができる。例えば、グラフェンを用いた電子デバイス２００，２０１，２０２，２０３を、それぞれ検出波長の異なるグラフェンを用いた電子デバイスから形成しても良い。具体的には、実施の形態１〜１２に記載したグラフェンを用いた電子デバイスからそれぞれ異なる検出波長選択性を有するグラフェンを用いた電子デバイスを準備し、アレイ状に並べる。これにより、電磁波検出器は、少なくとも２つ以上の異なる波長の電磁波を検出することができるようになる。
このように異なる検出波長を有するグラフェンを用いた電子デバイスをアレイ状に配置することにより、可視光域で用いるイメージセンサと同様に、紫外光、赤外光、テラヘルツ波、電波の波長域においても波長を識別でき、カラー化した画像を得ることができる。
また、イメージセンサ以外の用途としては、少ない画素数でも、物体の位置検出用センサとして用いることができる。電磁波検出器の構造により、複数波長の電磁波の強度を検出する画像センサが得られる。これにより、従来、ＣＭＯＳイメージセンサなどで必要であったカラーフィルタを用いることなく、複数の波長の電磁波を検出し、カラー画像を得ることができる。
さらに、検出する偏光が異なるグラフェンを用いた電子デバイスをアレイ化することにより、偏光識別イメージセンサを形成することもできる。例えば、検知する偏光角度が０°、９０°、４５°、１３５°である４つの画素を一単位として、複数配置することで偏光イメージングが可能になる。偏光識別イメージセンサは、例えば、人工物と自然物の識別、材料識別、赤外波長域における同一温度物体の識別、物体間の境界の識別、又は、等価的な分解能の向上などが可能になる。
以上より、上述のように構成された本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器は、実施の形態１３と同様、広い波長域の電磁波を検出することができる。また、本実施の形態であるグラフェンを用いた電子デバイスを用いた電磁波検出器は、異なる波長の電磁波を検出することができる電磁波検出器を提供することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。さらに、本発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。
１０ 基板、２０ 絶縁膜、２２ 保護膜、３０ グラフェン層、４０ｓ，４０ｄ，４２ 触媒金属、５０ｓ，５０ｄ 電極
以上の目的を達成するために、本発明のグラフェンを用いた電子デバイスは、第１の基板と、第１の基板上に設けられる絶縁膜と、絶縁膜上に設けられるチャネル領域となる単層グラフェン層と、絶縁膜上に設けられ、単層グラフェン層に隣接する多層グラフェン層と、多層グラフェン層の上面全面に設けられ、多層グラフェン層を介して単層グラフェン層と電気的に接続される第１の触媒金属とを備え、チャネル層は、単層グラフェン層のみからなり、多層グラフェン層は、第１の触媒金属と接触する領域のみに形成されることを特徴とする。
以上の目的を達成するために、本発明のグラフェンを用いた電子デバイスの製造方法は、第２の触媒金属を形成する工程と、第３の触媒金属を形成する工程と、第２の触媒金属及び第３の触媒金属を形成した後、第２の触媒金属及び第３の触媒金属の上面が露出するように保護膜を形成する工程と、保護膜を形成した後、第２の触媒金属及び第３の触媒金属の保護膜から露出した面上にグラフェン層を形成する工程と、グラフェン層を形成した後、グラフェン層を覆うように絶縁膜を形成する工程と、絶縁膜を形成した後、絶縁膜上に第２の基板を形成する工程と、グラフェン層を形成した後、第２の触媒金属を除去する工程とを備えることを特徴とする。
以上の目的を達成するために、本発明のグラフェンを用いた電子デバイスの製造方法は、第１半導体プロセスにより、第１の触媒金属を形成する工程と、第２半導体プロセスにより、第２の触媒金属を有する電極を形成する工程と、第３半導体プロセスにより、保護膜を形成し第１の触媒金属及び第２の触媒金属の上面を保護膜から露出させる工程と、露出させる工程の後、第１の触媒金属及び第２の触媒金属の保護膜から露出したそれぞれの面上にグラフェン層を形成する工程と、グラフェン層を形成した後、グラフェン層を覆うように絶縁膜を形成する工程と、絶縁膜を形成した後、絶縁膜上に第１の基板を形成する工程と、グラフェン層を形成した後、第２の触媒金属を含む電極を残し、第１の触媒金属を除去する工程とを備えることを特徴とする。

Claims (22)

  1. 第１の基板と、
    前記第１の基板（１０）上に設けられる絶縁膜（２０）と、
    前記絶縁膜（２０）上に設けられるチャネル領域となる単層グラフェン層（３２）と、
    前記絶縁膜（２０）上に設けられ、前記単層グラフェン層（３２）に隣接する多層グラフェン層（３４ｓ，３４ｄ）と、
    前記多層グラフェン層（３４ｓ，３４ｄ）の上面全面に設けられ、前記多層グラフェン層（３４ｓ，３４ｄ）を介して前記単層グラフェン層（３２）と電気的に接続される第１の触媒金属（４４ｓ，４４ｄ）と
    を備えることを特徴とするグラフェンを用いた電子デバイス。
  2. 前記第１の触媒金属（４４ｓ，４４ｄ）は、互いに離間して配置された一対の前記第１の触媒金属（４４ｓ，４４ｄ）であり、
    一対の前記第１の触媒金属（４４ｓ，４４ｄ）上にそれぞれ設けられ、前記第１の触媒金属（４４ｓ，４４ｄ）の上面に設けられる一対の第１の電極（５０ｓ，５０ｄ）を備えることを特徴とする請求項１に記載のグラフェンを用いた電子デバイス。
  3. 前記一対の第１の電極（５０ｓ，５０ｄ）は、第２の電極（５０ｓ）と前記第２の電極（５０ｓ）と異なる金属材料の第３の電極（５０ｄ）とを備えることを特徴とする請求項２に記載のグラフェンを用いた電子デバイス。
  4. 前記単層グラフェン層（３２）の上面又は下面に接触し前記単層グラフェン層（３２）に正孔又は電子を供給することができる接触層（６０，６２，６４）、前記単層グラフェン層（３２）上に設けられる少なくとも一つのフローティングである第４の電極（５６，５８）、及び、前記単層グラフェン層（３２）と前記絶縁膜（２０）との間に空間（８０）の少なくとも一つを備えることを特徴とする請求項１から請求項３のいずれか一項に記載のグラフェンを用いた電子デバイス。
  5. 前記単層グラフェン層（３２）と前記第１の基板（１０）は少なくとも一部で接触することを特徴とする請求項１から請求項４のいずれか一項に記載のグラフェンを用いた電子デバイス。
  6. 前記単層グラフェン層（３２）は、前記第１の基板（１０）と接触する領域と前記絶縁膜（２０）と接触する領域を備えることを特徴とする請求項５に記載のグラフェンを用いた電子デバイス。
  7. 前記単層グラフェン層（３２）上に１層以上の乱層構造を有するグラフェンを備えることを特徴とする請求項１から請求項６のいずれか一項に記載のグラフェンを用いた電子デバイス。
  8. 記単層グラフェン層（３２）と前記多層グラフェン層（３４ｓ，３４ｄ）は、連続して平坦であることを特徴とする請求項１から請求項７のいずれか一項に記載のグラフェンを用いた電子デバイス。
  9. 前記第１の基板（１０）、前記絶縁膜（２０）、及び、前記接触層（６０，６２，６４）の少なくとも一つは、電磁波の照射により、前記単層グラフェン層（３２）に電位の変化を与える材料であることを特徴とする請求項１から請求項８のいずれか一項に記載のグラフェンを用いた電子デバイス。
  10. 第２の触媒金属（４２，４４）を形成する工程と、
    第３の触媒金属（４０ｓ，４０d）を形成する工程と、
    前記第２の触媒金属（４２，４４）及び前記第３の触媒金属（４０ｓ，４０d）の上面が露出するように保護膜（２２）を形成する工程と、
    露出した前記第２の触媒金属（４２，４４）及び前記第３の触媒金属（４０ｓ，４０d）の上にグラフェン層（３０,３６）を形成する工程と、
    前記グラフェン層（３０,３６）を形成した後、前記グラフェン層（３０,３６）を覆うように絶縁膜（２０）を形成する工程と、
    前記絶縁膜（２０）を形成した後、前記絶縁膜（２０）上に第２の基板（１０）を形成する工程と、
    前記グラフェン層（３０,３６）を形成した後、前記第２の触媒金属（４２，４４）を除去する工程と
    を備えることを特徴とするグラフェンを用いた電子デバイスの製造方法。
  11. 前記第３の触媒金属（４０ｓ，４０d）を形成する工程は、前記第２の触媒金属（４２，４４）を形成した後、前記第２の触媒金属（４２，４４）の上に前記第３の触媒金属（４０ｓ，４０d）を成膜し、一部の前記第３の触媒金属（４０ｓ，４０d）を残して、前記第２の触媒金属（４２，４４）を露出させることを特徴とする請求項１０に記載のグラフェンを用いた電子デバイスの製造方法。
  12. 前記第２の触媒金属（４２，４４）及び前記第３の触媒金属（４０ｓ，４０d）を形成する工程は、前記第２の触媒金属（４２，４４）及び前記第３の触媒金属（４０ｓ，４０d）は第３の基板（９０）上に互いに隣接し、前記第２の触媒金属（４２，４４）と前記第３の触媒金属（４０ｓ，４０d）の上面の高さが同じになるように形成されることを特徴とする請求項１０に記載のグラフェンを用いた電子デバイスの製造方法。
  13. 前記グラフェン層（３０,３６）を形成する工程は、前記第２の触媒金属（４２，４４）上に単層グラフェン層（３２）が形成され、前記第３の触媒金属（４０ｓ，４０d）上に多層グラフェン層（３４ｓ，３４ｄ）が形成されることを特徴とする請求項１０から請求項１２のいずれか一項に記載のグラフェンを用いた電子デバイスの製造方法。
  14. 前記第２の触媒金属（４２，４４）を形成した後、前記第２の触媒金属（４２，４４）の上に第１の金属膜を成膜する工程を備え、
    前記第３の触媒金属（４０ｓ，４０d）を形成する工程は、前記第１の金属膜を成膜した後、前記第１の金属膜の上に前記第３の触媒金属（４０ｓ，４０d）を成膜し、第３の電極（５０ｓ，５０ｄ）となる前記第１の金属膜の一部及び前記第３の触媒金属（４０ｓ，４０d）の一部を残して、前記第２の触媒金属（４２，４４）を露出させることを特徴とする請求項１１に記載のグラフェンを用いた電子デバイスの製造方法。
  15. 前記第３の基板（９０）の上に第２の金属膜を成膜する工程を備え、
    前記第３の触媒金属（４０ｓ，４０d）を形成する工程は、前記第２の金属膜を成膜した後、前記第２の金属膜の上に前記第３の触媒金属（４０ｓ，４０d）を成膜し、第４の電極（５０s，５０ｄ）となる前記第２の金属膜の一部及び前記第３の触媒金属（４０ｓ，４０d）の一部を残して、前記第２の金属膜及び前記第３の触媒金属（４０ｓ，４０d）を除去することを特徴とする請求項１２に記載のグラフェンを用いた電子デバイスの製造方法。
  16. 前記第２の触媒金属（４２，４４）を形成した後、前記第２の触媒金属（４２，４４）の上に前記第１の金属膜と金属材料の異なる第３の金属膜を成膜する工程を備え、
    前記第３の触媒金属（４０ｓ，４０d）を形成する工程は、前記第３の金属膜を成膜した後、前記第３の金属膜の上に前記第３の触媒金属（４０ｓ，４０d）を成膜し、第４の電極（５２，５４）となる前記第３の金属膜の一部及び前記第３の触媒金属（４０ｓ，４０d）の一部を残して、前記第２の触媒金属（４２，４４）を露出させることを特徴とする請求項１４に記載のグラフェンを用いた電子デバイスの製造方法。
  17. 前記グラフェン層（３０,３６）の上面又は下面と接触し、前記グラフェン層（３０,３６）に正孔又は電子を供給することができる接触層（６０，６２，６４）を形成する工程、前記グラフェン層（３０,３６）上に少なくとも一つのフローティングである第５の電極（５６，５８）を形成する工程、及び、前記グラフェン層（３０,３６）と前記第２の基板（１０）との間に空間（８０）を形成する工程の少なくとも一つを備えることを特徴とする請求項１０から請求項１６のいずれか一項に記載のグラフェンを用いた電子デバイスの製造方法。
  18. 前記絶縁膜（２０）の一部を除去し、前記グラフェン層（３０,３６）の一部を露出させる工程を備え、前記絶縁膜（２０）上に前記第２の基板（１０）を形成する工程は、前記絶縁膜（２０）の除去により露出された前記グラフェン層（３０,３６）と前記第２の基板（１０）を接触させることを特徴とする請求項１０から請求項１７のいずれか一項に記載のグラフェンを用いた電子デバイスの製造方法。
  19. 前記絶縁膜（２０）の一部を除去し、前記グラフェン層（３０,３６）の一部を露出させる工程は、前記グラフェン層（３０,３６）のチャネル領域の一部を露出させ、
    前記絶縁膜（２０）上に前記第２の基板（１０）を形成する工程は、露出した前記グラフェン層（３０,３６）のチャネル領域の一部と前記第２の基板（１０）を接触させ、露出しない前記グラフェン層（３０,３６）のチャネル領域の一部と前記絶縁膜（２０）を接触させることを特徴とする請求項１８に記載のグラフェンを用いた電子デバイスの製造方法。
  20. 前記グラフェン層（３０）上に少なくとも１層以上の乱層構造を有するグラフェンを形成する工程を備えることを特徴とする請求項１０から請求項１９のいずれか一項に記載のグラフェンを用いた電子デバイスの製造方法。
  21. 前記第２の基板（１０）、前記絶縁膜（２０）、及び、前記接触層（６０，６２，６４）の少なくとも一つは、電磁波の照射により特性が変化し、前記グラフェン層（３０,３６）に電位の変化を与える材料であることを特徴とする請求項１０から請求項２０のいずれか一項に記載のグラフェンを用いた電子デバイスの製造方法。
  22. 請求項１から請求項９のいずれか一項に記載のグラフェンを用いた電子デバイス、又は、請求項１０から請求項２１のいずれか一項に記載のグラフェンを用いた電子デバイスの製造方法により製造されたグラフェンを用いた電子デバイスを複数有し、複数の前記電子デバイスは一次元方向又は二次元方向にアレイ状に配置されることを特徴とする電磁波検出器。
JP2019529948A 2018-06-28 2019-01-09 グラフェンを用いた電子デバイスの製造方法 Active JP6642769B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018122776 2018-06-28
JP2018122776 2018-06-28
PCT/JP2019/000376 WO2020003564A1 (ja) 2018-06-28 2019-01-09 グラフェンを用いた電子デバイス、その製造方法及びそれを備えた電磁波検出器

Publications (2)

Publication Number Publication Date
JP6642769B1 JP6642769B1 (ja) 2020-02-12
JPWO2020003564A1 true JPWO2020003564A1 (ja) 2020-07-02

Family

ID=68986199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019529948A Active JP6642769B1 (ja) 2018-06-28 2019-01-09 グラフェンを用いた電子デバイスの製造方法

Country Status (4)

Country Link
US (1) US11876141B2 (ja)
JP (1) JP6642769B1 (ja)
CN (1) CN112272869B (ja)
WO (1) WO2020003564A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256016A1 (ja) * 2020-06-15 2021-12-23 三菱電機株式会社 電磁波検出器および電磁波検出器アレイ
WO2022085097A1 (ja) * 2020-10-21 2022-04-28 シャープ株式会社 表示装置およびその製造方法
US20230332942A1 (en) * 2020-10-26 2023-10-19 Mitsubishi Electric Corporation Electromagnetic wave detector and electromagnetic wave detector array
JP7501312B2 (ja) * 2020-11-05 2024-06-18 富士通株式会社 光センサ及びその製造方法
CN114613676A (zh) * 2020-12-09 2022-06-10 清华大学 场效应晶体管及其制备方法
JP2024519005A (ja) * 2021-05-14 2024-05-08 コモンウェルス サイエンティフィック アンド インダストリアル リサーチ オーガナイゼーション 電磁放射線と相互作用するデバイス
CN114659625B (zh) * 2022-03-17 2023-04-25 电子科技大学 基于石墨烯机械振子的性能可调辐射热计及制备方法
WO2024100784A1 (ja) * 2022-11-09 2024-05-16 三菱電機株式会社 電磁波検出器および電磁波検出器集合体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029836B2 (en) 2010-09-08 2015-05-12 President And Fellows Of Harvard College Controlled synthesis of monolithically-integrated graphene structure
JP5150690B2 (ja) * 2010-09-16 2013-02-20 株式会社東芝 半導体装置及び半導体装置の製造方法
JP5691524B2 (ja) 2011-01-05 2015-04-01 ソニー株式会社 グラフェン膜の転写方法および透明導電膜の製造方法
KR101878741B1 (ko) * 2012-01-26 2018-07-16 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5668009B2 (ja) * 2012-03-26 2015-02-12 株式会社東芝 配線及び半導体装置
JP2014027166A (ja) * 2012-07-27 2014-02-06 National Institute Of Advanced Industrial & Technology グラフェントランジスタの製造方法
WO2014149004A1 (en) * 2013-03-22 2014-09-25 Nanyang Technological University Method of manufacturing a monolayer graphene photodetector and monolayer graphene photodetector
JP6161554B2 (ja) * 2013-04-26 2017-07-12 三菱電機株式会社 電磁波検出器および電磁波検出器アレイ
US9337275B2 (en) * 2014-01-28 2016-05-10 Infineon Technologies Ag Electrical contact for graphene part
JP6241318B2 (ja) 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
CN103922321B (zh) * 2014-03-21 2015-10-14 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
DE112016000504B4 (de) * 2015-01-28 2024-01-18 Mitsubishi Electric Corporation Detektor für elektromagnetische wellen und detektorarray für elektromagnetische wellen
US9882008B2 (en) * 2015-11-05 2018-01-30 Texas Instruments Incorporated Graphene FET with graphitic interface layer at contacts
KR102446411B1 (ko) * 2015-12-16 2022-09-22 삼성전자주식회사 멀티층 그래핀 및 그 형성방법과 멀티층 그래핀을 포함하는 소자 및 그 제조방법
CN108701737B (zh) 2016-02-24 2021-10-08 三菱电机株式会社 电磁波检测器
US10847757B2 (en) * 2017-05-04 2020-11-24 Carbon Nanotube Technologies, Llc Carbon enabled vertical organic light emitting transistors
KR102430705B1 (ko) * 2017-10-30 2022-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2021256016A1 (ja) * 2020-06-15 2021-12-23 三菱電機株式会社 電磁波検出器および電磁波検出器アレイ

Also Published As

Publication number Publication date
JP6642769B1 (ja) 2020-02-12
CN112272869B (zh) 2024-03-15
CN112272869A (zh) 2021-01-26
US20210210643A1 (en) 2021-07-08
WO2020003564A1 (ja) 2020-01-02
US11876141B2 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
CN112272869B (zh) 使用石墨烯的电子器件、该使用石墨烯的电子器件的制造方法以及具备该使用石墨烯的电子器件的电磁波检测器
JP6113372B1 (ja) 電磁波検出器
JP6297233B1 (ja) 電磁波検出器及び電磁波検出器アレイ
JP6073530B2 (ja) 電磁波検出器および電磁波検出器アレイ
JP6884288B1 (ja) 電磁波検出器
US20200264038A1 (en) Electromagnetic wave detector, electromagnetic wave detector array, and electromagnetic wave detection method
JPWO2019171622A1 (ja) 電磁波検出器及びそれを備えた電磁波検出器アレイ
WO2019171622A1 (ja) 電磁波検出器及びそれを備えた電磁波検出器アレイ
WO2021256018A1 (ja) 電磁波検出器および電磁波検出器集合体
JP7345593B2 (ja) 電磁波検出器および電磁波検出器アレイ
US20230343882A1 (en) Electromagnetic wave detector and electromagnetic wave detector array
WO2021124609A1 (ja) 電磁波検出器および電磁波検出器集合体
JP7341373B1 (ja) 電磁波検出器、電磁波検出器アレイ及び画像センサ
WO2023181593A1 (ja) 電磁波検出器、電磁波検出器アレイ及び画像センサ
JP7433533B1 (ja) 電磁波検出器および電磁波検出器アレイ
CN111788700B (en) Electromagnetic wave detector and electromagnetic wave detector array provided with same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190603

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190603

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R151 Written notification of patent or utility model registration

Ref document number: 6642769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250