JP5668009B2 - 配線及び半導体装置 - Google Patents

配線及び半導体装置 Download PDF

Info

Publication number
JP5668009B2
JP5668009B2 JP2012070004A JP2012070004A JP5668009B2 JP 5668009 B2 JP5668009 B2 JP 5668009B2 JP 2012070004 A JP2012070004 A JP 2012070004A JP 2012070004 A JP2012070004 A JP 2012070004A JP 5668009 B2 JP5668009 B2 JP 5668009B2
Authority
JP
Japan
Prior art keywords
graphene
insulating film
fine particles
catalytic metal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012070004A
Other languages
English (en)
Other versions
JP2013201373A (ja
Inventor
雄一 山崎
雄一 山崎
和田 真
真 和田
達朗 斎藤
達朗 斎藤
酒井 忠司
忠司 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012070004A priority Critical patent/JP5668009B2/ja
Priority to US13/768,567 priority patent/US9000591B2/en
Publication of JP2013201373A publication Critical patent/JP2013201373A/ja
Application granted granted Critical
Publication of JP5668009B2 publication Critical patent/JP5668009B2/ja
Priority to US14/663,523 priority patent/US9117823B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53276Conductive materials containing carbon, e.g. fullerenes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Insulated Conductors (AREA)

Description

実施形態は、配線及び半導体装置に関する。
グラフェンは炭素原子で構成されている2次元のナノ材料である。この材料は高電流密度耐性、超高移動度、高耐熱性、高機械的強度等極めて優れた物性を示すことから、カーボンナノチューブ同様半導体デバイスの配線材料として有望視されている。例えば、幅を10nm程度まで加工したグラフェンナノリボンは銅を上回る電気伝導度を示すことが理論的に予測されている。このような背景から、グラフェン配線応用の研究が進められている。金属並みの低抵抗を実現するためには、単層ではなく多層のグラフェンシートを低温で大面積に作製する技術が求められる。
現在、多層グラフェンを大面積に作製するには、Ni,Fe,Co等の触媒金属薄膜上にCVD法でグラフェンを800℃以上の高温で成長させる方法が一般的である。半導体プロセス適合性の観点から、触媒金属としてはNi,Co、成長温度としては600℃以下が望ましい。
特開2010−212619号公報
実施形態は、大面積なグラフェンを有する導電性膜を提供することを目的とする。
実施形態に係る導電性膜は、触媒金属微粒子と、前記触媒金属微粒子を節とし、前記節を起点にこれと接続し網状に広がるグラフェンと、を有することを特徴とする。
図1は、実施形態1の半導体素子の概念図である。 図2は、実施形態2の半導体素子の概念図である。 図3は、実施形態2の半導体素子の工程概念図である。 図4は、実施形態2の半導体素子の工程概念図である。 図5は、実施形態2の半導体素子の工程概念図である。 図6は、実施形態2の半導体素子の工程概念図である。 図7は、実施形態2の半導体素子の工程概念図である。 図8は、実施形態2の半導体素子の工程概念図である。 図9は、実施形態3の半導体素子の概念図である。 図10は、実施形態3の導電性膜の二次電子像である。 図11は、実施形態3の導電性膜の反射電子像である。 図12は、実施形態4の半導体素子の概念図である。 図13は、実施形態5の半導体素子の概念図である。
実施形態の導電性膜は、触媒金属微粒子を節とし、グラフェンが網状に広がっている。グラフェンは、触媒金属微粒子間に形成されている。
実施形態の導電性膜は、二次元又は3次元の導電性ネットワークを有する。触媒金属微粒子Mを起点に多方向にグラフェンを形成することができるので、導電性膜は、平面上の横配線だけでなく、垂直方向(層間)のビア配線、あるいはそれらが縦横に一体化した3次元配線としても利用可能である。
実施形態の導電性膜には、触媒金属微粒子Mを含まないグラフェン層が積層されていてもよい。
(実施形態1)
図1に実施形態1の導電性膜を有する半導体素子10の断面概念図を示す。半導体素子10は、半導体基板11と、半導体基板11上に絶縁膜12と、絶縁膜12の表面に埋め込まれた接着部14と、接着部14上に触媒金属部13、絶縁膜12上に触媒金属微粒子15と、触媒金属微粒子15間と触媒金属微粒子15−触媒金属部13間にグラフェン16Aと、グラフェン16A上に積層されたグラフェン16Bと、を有する。グラフェン16Aや16Bの他に、触媒金属微粒子を避けるように触媒金属部14間に形成されたグラフェン等も含まれる。対称な構成の符号は図中で職略する。グラフェン16Aとグラフェン16Bの符号はそれぞれ1つのみ図中に付したが、触媒金属微粒子15間又は触媒金属微粒子15と触媒金属部13間の実線で示すグラフェンはすべてグラフェン16Aであり、触媒金属部13間の実線で示すグラフェンはすべてグラフェン16Bである。
実施形態1では、触媒金属微粒子15を含むグラフェン16Aと、グラフェン16A上に積層されたグラフェン16Bが導電性膜となる。触媒金属部13上にもグラフェン16Bがある。触媒金属部は、導電性膜と電気的に接続する。
図1の破線で囲まれたA領域は、絶縁膜12とグラフェン16Aとの間に空隙がある特徴を示す。グラフェンが絶縁膜と接する形態であると、グラフェンは絶縁膜で主に使用されるSiO等の原子と相互作用することで、グラフェン本来の特性が損なわれる。しかし、実施形態1のグラフェン16Aは、空隙となるA領域が存在することで、絶縁膜12からの影響を受けにくい構成となっている。これは、グラフェン16Aが、触媒金属微粒子15と接続することで、グラフェン16Aの位置を絶縁膜12から遠ざけることができるからである。
図1の破線で囲まれたB領域は、触媒金属微粒子15の影響を受けるグラフェン16Aの領域である。一方、図1の破線で囲まれたC領域は、触媒金属微粒子15の影響を受けないグラフェン16Aの領域である。B領域のグラフェン16Aは、接続している触媒金属微粒子15の影響を受け、本来のグラフェンの特性が低下する。しかし、Cu膜上などに作製した通常のグラフェンと異なり、全面が金属と接してはいないので、C領域のように、絶縁膜12に最も近いグラフェン16Aであっても、金属と絶縁膜12からの影響を避けることができる領域も存在する。このような、C領域のグラフェンは、グラフェン本来の特性となりやすいという利点がある。
図1の破線で囲まれたD領域は、グラフェン16A、16Bが触媒金属微粒子15と接しないで、触媒金属微粒子15の上方にある。触媒金属微粒子15間のグラフェン16Aの一部は、一部の触媒金属微粒子15の上方に形成されるため、触媒金属微粒子15と絶縁膜12からの影響を避けることができる。
従って、図1のグラフェン16A、16Bは、B領域を除き、絶縁膜12や触媒金属微粒子15の影響を受けにくい。B領域に存在するグラフェンの割合は少ないことから、多くの領域で上記外的要因を避けることができる。
実施形態の半導体基板11は、半導体機能を有する基板であり、トランジスタやダイオードなどの素子基板であったり、LSI等の多層構造を有する半導体であったり、太陽電池などの光電変換装置であったりする。
実施形態の絶縁膜12は、シリコン酸化膜などの絶縁性の膜である。
実施形態の触媒金属部13としては、Cu、Ni、Co、Fe、Ru、Ti、In、Pt等から選ばれる金属または前記金属からなる群から選ばれる2種以上の金属を含む合金、前記金属からなる群から選ばれる2種以上の金属からなる合金等の触媒金属が挙げられる。図1中では、垂直面であるが、一部又は全面が傾斜面であってもよい。触媒金属部13の厚さによって、グラフェンの総数が制御され、例えば、10nm以上50nm以下である。800℃以上ではなく300℃から700℃といった低温プロセスでグラフェンを成長させる場合は、触媒金属部13は、NiやCoが好ましい。また、低温プロセスではグラフェンの成長起点となりやすいファセットが触媒金属部13にあると好ましい。なお、実施形態におけるファセットには、触媒金属の{nn0}面、や{n00}面が含まれ、ファセット面の長さは1nm以上50nm以下である。{nn0}面、や{n00}面は、グラフェン成長の起点となりやすい。
実施形態の接着部14は、絶縁膜12と触媒金属部13の両方と接合性が良い部材である。具体的な接着部14としては、Ti,TiNとTaNが挙げられる。絶縁膜12と触媒金属部13は、接合性が悪いことがあり、絶縁膜12上に形成された触媒金属部13は剥離されやすい。この剥離を防ぐためには、絶縁膜12と触媒金属部13の間に接着部14を有する形態が好ましい。導電性膜を絶縁膜12から剥離して用いる場合等は、接着部14を有しない形態が好ましい。
実施形態の触媒金属微粒子15は、絶縁膜12上に堆積した触媒金属薄膜17が微粒子化したものであり、絶縁膜12上に分散している。触媒金属薄膜17の膜厚は1−5nmである。触媒金属微粒子15の粒径は、1−100nm以下のものが含まれる。
(実施形態2)
図2の概念図に示す実施形態2の半導体素子20は、半導体基板21と、半導体基板21上に絶縁膜22と、絶縁膜22の表面に埋め込まれた接着部24と、接着部24上に触媒金属部23、絶縁膜22上に触媒金属微粒子25と、触媒金属微粒子25間と触媒金属微粒子25−触媒金属部23間にグラフェン26Aと、グラフェン26A上に積層されたグラフェン26Bと、を有する。触媒金属部23には、ファセット面23Aがあること以外は実施形態1の半導体素子10と同様である。
図3から10の工程概念図を参照して、実施形態2の半導体素子20の製造方法について説明する。図3から図6までの工程は、従来の半導体素子などにおいて、一般的に採用される工程を採用することができる。図3は、半導体基板21に絶縁膜22が形成された工程概念図である。次に、図4の工程概念図の様に、図3の部材に、接着部24用のマスク27を形成する。次に、図5の工程概念図の様に、図4の部材に、リソグラフィー技術によって、マスク27が形成されていない領域の絶縁膜22の一部を除去する。次に、図6の工程概念図の様に、図5の部材に接着部24を堆積して、除去した絶縁膜22の領域に接着部24を埋め込む。接着部24の埋め込み後に、マスク27を除去する。
次に、図7の工程概念図の様に、図6の部材に、CVD法などでナノオーダーの厚さの触媒金属膜28を堆積する。触媒金属膜28の厚さは、以下の条件を満たすように成膜条件を調節することが好ましい。この時、接着部24は触媒金属膜28の構成金属種を含む原料ガスとの反応性が高いため、接着部24上には、触媒金属膜28が堆積されやすくこの領域の触媒金属膜28の厚さは10nm以上50nm以下となる。一方、接着部24が埋め込まれていない領域では、絶縁膜22上に触媒金属膜28を堆積するが、絶縁膜22と触媒金属膜28の構成金属種を含む原料ガスとの反応性が低く、堆積しにくい。そのため、絶縁膜22上の触媒金属膜28は、1nm以上5nm未満の厚さとなる。なお、接着部24のない形態の半導体素子では、成膜条件を調整するなどして、膜厚の異なる触媒金属膜28を成膜すればよい。H,ArやN等の雰囲気中での加熱処理、あるいはそれらのガスを用いたプラズマ前処理などを施すことによって、ファセット面23Aを作ることができる。ファセット面の角度は、35、55°程度が好ましく、それらのファセット面の形成を容易にするために触媒金属膜28の面方位を{111}面に調整するのがよい。絶縁膜22上の触媒金属膜28の膜厚を調整することによって、絶縁膜22上の触媒金属微粒子25の含有率を制御することができる。
次に、図8の部材に、絶縁膜22上の触媒金属膜28の微粒子化工程であるプラズマ前処理を行う。H, ArやN等のガスを用い、処理時間30−300秒、処理温度25−300℃の範囲で微粒子化工程としてのプラズマ前処理を行う。上記ガスを用いた1回の処理、あるいは異なるガスを用いて2回以上に分けて処理を行ってもよい。
次に、微粒子化処理した部材に、プラズマCVD法を用いて、低温極薄カーボン膜成長とカーボン成長を行い、図2の半導体素子20を作製する。なお、低温極薄カーボン膜成長とカーボン成長の両方を必ず行う必要はなく、どちらか一方のみでもよい。低温極薄カーボン膜成長は、200以上400℃以下の温度でメタン等の炭素系ガスを含むプラズマで30秒程度の短時間の処理を行う。また、カーボン成長は、300℃以上700℃以下でメタン等の炭素系ガスを含むプラズマで成長を行う。高品質なグラフェン膜を得るためにリモートプラズマを用いるのが好ましい。
(実施形態3)
図9の概念図に実施形態3の半導体素子30の概念図を示す。半導体素子30は、LSI等の多層構造の素子を想定する。半導体素子30は、半導体基板31と、半導体基板31上に絶縁膜32と、絶縁膜32を貫通するビアホール32Aと、ビアホール32A底部に埋め込まれた接着部34Aと、絶縁膜32の表面に埋め込まれた接着部34Bと、接着部34A,B上に触媒金属部33A,33Bと、絶縁膜32上に触媒金属微粒子35と、触媒金属微粒子35間、触媒金属微粒子35−触媒金属部33A間と触媒金属微粒子35−触媒金属部33B間にグラフェン36Aと、グラフェン36A上に積層されたグラフェン36Bと、を有する。
図9のような形態の半導体素子30の導電性膜を作製し、SEMで観察した画像を図10と図11に示す。図10は、2万5千倍に拡大した二次電子像である。ビアホール内の導電性膜を観察しやすくさせるために、導電性膜を一部剥離して観察した。剥離に伴い、ビアホール底部の導電性膜が欠落し観察できなくなっている。図10から、平坦部とビアホール内に連続して導電性膜が形成されたことが確認できる。図11は、図10の破線で囲った領域を8万倍に拡大した反射電子像である。反射電子像の明部は原子量の大きな触媒金属(Ni)微粒子である。原子量の小さな炭素(グラフェン膜)は背景と同程度の暗さになっており判別できない。図10、図11から、粒径の異なる触媒金属微粒子が導電性膜に分散し、グラフェンと導電ネットワークを形成していることが確認できる。
実施形態3の導電性膜は、微細孔やビア配線と平坦部の配線をシームレスに成長させることができる。カーボンナノチューブを縦方向に、横方向にグラフェンを成長させる場合に、これらを繋ぐ導電性部材が必要であった。しかし、実施形態の配線は、グラフェン成長をするだけで、触媒金属微粒子35が節(起点)となって、グラフェンの3次元導電ネットワークを形成することができるため、任意の縦と横方向にグラフェン配線を形成することができる。グラフェンは壁面に沿って成長しやすい性質があるため、任意形状の壁面に触媒金属微粒子を形成するだけで、壁面に沿ったシームレスなグラフェン配線を形成することができる。
(実施形態4)
図12に実施形態4の半導体素子40の概念図を示す。半導体素子40は、トランジスタ素子を想定する。半導体素子40は、トランジスタ機能基板41と、基板41上に絶縁膜42と、絶縁膜42の表面に埋め込まれた接着部44と、接着部44上に触媒金属部43、絶縁膜42上に触媒金属微粒子45と、触媒金属微粒子45間と触媒金属微粒子45−触媒金属部43間にグラフェン46Aと、グラフェン46A上にゲート絶縁膜49Aと、ゲート絶縁膜49A上にゲート電極49Bと、を有する。グラフェンを電流の流れるトランジスタのチャネル領域として使用することで、実施形態のトランジスタは、グラフェンが絶縁膜42と接触していないため高い移動度が期待できるなどの利点がある。
(実施形態5)
図13に実施形態5の半導体素子50の概念図を示す。半導体素子50は、光電変換素子を想定する。半導体素子50は、例えば、バッファー層と光吸収層と電極と支持基板からなる光電変換層51と、光電変換層51上にZnO等の半絶縁膜52と、半絶縁膜52の表面に埋め込まれた接着部54と、接着部54上に触媒金属部53、半絶縁膜52上に触媒金属微粒子55と、触媒金属微粒子55間と触媒金属微粒子55−触媒金属部53間にグラフェン56Aと、グラフェン56A上に積層されたグラフェン56Bと、を有する。実施形態5において、導電性膜は透明電極として用いられる。触媒金属部53や接着部54のパターンを透明電極に最適化することで、電流特性及び透光性に優れた電極を作製することができる。また、グラフェンは機械的強度が高く曲げ特性にも優れていることから、当該透明電極は、フレキシブル表示装置などへの応用も可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…半導体素子、 11…半導体基板、 12…絶縁膜、 13…触媒金属部、 14…接着部、 15…触媒金属微粒子、 16…グラフェン
20…半導体素子、 21…半導体基板、 22…絶縁膜、 23…触媒金属部、23A…ファセット面、 24…接着部、 25…触媒金属微粒子、 26…グラフェン、 27…マスク、 28…触媒金属膜
30…半導体素子、 31…半導体基板、 32…絶縁膜、 32A…ビアホール 33…触媒金属部、 34…接着部、 35…触媒金属微粒子、 36…グラフェン
40…半導体素子、 41…半導体基板、 42…絶縁膜、 43…触媒金属部、43A…ファセット面、 44…接着部、 45…触媒金属微粒子、 46…グラフェン、49A…ゲート絶縁膜、 49B…ゲート電極
50…半導体素子、 51…光電変換層、 52…半絶縁膜、 53…触媒金属部、 54…接着部、 55…触媒金属微粒子、 56…グラフェン

Claims (12)

  1. 触媒金属微粒子と、
    前記触媒金属微粒子を節とし、前記節を起点にこれと接続し網状に広がるグラフェンと、
    を有することを特徴とする導電性膜。
  2. 3次元構造を有することを特徴とする請求項1に記載の導電性膜。
  3. 前記触媒金属微粒子を含まないグラフェンが、前記網状グラフェンに積層されていることを特徴とする請求項1又は2に記載の導電性膜。
  4. 前記触媒金属微粒子は、Cu、Ni、Co、Fe、Ru、Ti、InとPtのうちすくなくともいずれか1種を含むことを特徴とする請求項1乃至3のいずれか1項に記載の導電性膜。
  5. 基板と
    前記基板上に絶縁膜と、
    前記絶縁膜上に触媒金属微粒子と、前記触媒金属微粒子を節とし、前記節を起点に網状に広がるグラフェンと、を有する請求項1乃至4の導電性膜と、
    を有し、
    前記導電性膜のグラフェンと前記絶縁膜の間には空隙があることを特徴とする半導体素子。
  6. 基板と
    前記基板上に並立するように配置された一対の触媒金属部と、
    前記基板上に絶縁膜と、
    前記絶縁膜上に触媒金属微粒子と、前記触媒金属微粒子を節とし、前記節を起点に網状に広がるグラフェンと、を有する請求項1乃至4の導電性膜と、
    を有し、
    前記導電性膜のグラフェンと前記絶縁膜の間には空隙があり、また、前記グラフェンと前記触媒金属部とは電気的に接続されていることを特徴とする半導体素子。
  7. 前記触媒金属部には、ファセットが存在していることを特徴とする請求項6に記載の半導体素子。
  8. 前記触媒金属微粒子は、前記絶縁膜上に成膜された金属膜をプラズマ処理によって微粒子化したものであって、
    前記金属膜の膜厚によって、前記絶縁膜上の触媒金属微粒子の含有率が調整されることを特徴とする請求項5乃至7のいずれか1項に記載の半導体素子。
  9. 前記絶縁膜に絶縁膜を貫通するビアホールと、
    前記ビアホール内に前記請求項1乃至4の導電性膜とを有し、
    前記絶縁膜上の導電性膜と前記ビアホール内の導電性膜は連続することを特徴とする請求項5乃至8のいずれか1項に記載の半導体素子。
  10. 前記絶縁膜の一部に、Ti、TiNとTaNのいずれかの金属又は化合物の埋込物と、
    前記触媒金属微粒子と同一組成からなる触媒金属部とを有し、
    前記触媒金属部と前記導電性膜が電気的に接続していることを特徴とする請求項5乃至9のいずれか1項に記載の半導体素子。
  11. 請求項1乃至4の導電性膜をチャネル領域に用いたことを特徴とする請求項5乃至10のいずれか1項に記載の半導体素子。
  12. 請求項1乃至4の導電性膜を透明電極として用いたことを特徴とする請求項5乃至11のいずれか1項に記載の半導体素子。
JP2012070004A 2012-03-26 2012-03-26 配線及び半導体装置 Expired - Fee Related JP5668009B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012070004A JP5668009B2 (ja) 2012-03-26 2012-03-26 配線及び半導体装置
US13/768,567 US9000591B2 (en) 2012-03-26 2013-02-15 Conductive film and semiconductor device
US14/663,523 US9117823B2 (en) 2012-03-26 2015-03-20 Conductive film and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012070004A JP5668009B2 (ja) 2012-03-26 2012-03-26 配線及び半導体装置

Publications (2)

Publication Number Publication Date
JP2013201373A JP2013201373A (ja) 2013-10-03
JP5668009B2 true JP5668009B2 (ja) 2015-02-12

Family

ID=49211038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012070004A Expired - Fee Related JP5668009B2 (ja) 2012-03-26 2012-03-26 配線及び半導体装置

Country Status (2)

Country Link
US (2) US9000591B2 (ja)
JP (1) JP5668009B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972735B2 (ja) * 2012-09-21 2016-08-17 株式会社東芝 半導体装置
JP6246676B2 (ja) * 2014-08-20 2017-12-13 株式会社東芝 半導体装置
JP2016063095A (ja) 2014-09-18 2016-04-25 株式会社東芝 配線及びその製造方法
JP2016063096A (ja) 2014-09-18 2016-04-25 株式会社東芝 グラフェン配線とその製造方法
JP2016171245A (ja) 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
US11718529B1 (en) 2015-11-23 2023-08-08 Paronyan Tereza M Graphene networks and methods for synthesis and use of the same
JP2017168505A (ja) * 2016-03-14 2017-09-21 株式会社東芝 半導体装置およびその製造方法
CN112272869B (zh) * 2018-06-28 2024-03-15 三菱电机株式会社 使用石墨烯的电子器件、该使用石墨烯的电子器件的制造方法以及具备该使用石墨烯的电子器件的电磁波检测器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4234348B2 (ja) * 2001-09-06 2009-03-04 日本電信電話株式会社 パターン間配線形成法
JP5245385B2 (ja) * 2007-12-13 2013-07-24 富士通株式会社 グラフェンシートの製造方法、半導体装置の製造方法および半導体装置
US8173095B2 (en) * 2008-03-18 2012-05-08 Georgia Tech Research Corporation Method and apparatus for producing graphene oxide layers on an insulating substrate
JP2010212619A (ja) 2009-03-12 2010-09-24 Toshiba Corp グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP2011068513A (ja) * 2009-09-25 2011-04-07 Tokyo Electron Ltd カーボンナノチューブ膜の成膜方法
WO2011058651A1 (ja) * 2009-11-13 2011-05-19 富士通株式会社 半導体装置及びその製造方法
JP2012056309A (ja) * 2010-08-12 2012-03-22 Lintec Corp 透明導電性フィルムおよびその製造方法並びに透明導電性フィルムを用いた太陽電池及びエレクトロルミネッセンス素子
US20120058352A1 (en) * 2010-09-02 2012-03-08 Applied Nanostructured Solutions, Llc Metal substrates having carbon nanotubes grown thereon and methods for production thereof
JP2012199520A (ja) 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2013201373A (ja) 2013-10-03
US9000591B2 (en) 2015-04-07
US20130249093A1 (en) 2013-09-26
US20150194386A1 (en) 2015-07-09
US9117823B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
JP5668009B2 (ja) 配線及び半導体装置
Zhang et al. Recent progress in CVD growth of 2D transition metal dichalcogenides and related heterostructures
Sun et al. Two‐dimensional boron crystals: structural stability, tunable properties, fabrications and applications
Kochat et al. Atomically thin gallium layers from solid-melt exfoliation
Zhang et al. The way towards ultrafast growth of single‐crystal graphene on copper
Gao et al. Exploring Ag (111) substrate for epitaxially growing monolayer stanene: a first-principles study
Hui et al. Synthesis of large-area multilayer hexagonal boron nitride sheets on iron substrates and its use in resistive switching devices
Choe et al. Au nanoparticle-decorated graphene electrodes for GaN-based optoelectronic devices
Song et al. Graphene/h‐BN heterostructures: recent advances in controllable preparation and functional applications
Jing et al. Chemical vapor deposition of hexagonal boron nitride on metal-coated wafers and transfer-free fabrication of resistive switching devices
WO2016040690A1 (en) High performance thin films from solution processible two-dimensional nanoplates
Browning et al. Large-area synthesis of WSe2 from WO3 by selenium–oxygen ion exchange
Lu et al. Remote epitaxy of copper on sapphire through monolayer graphene buffer
Du et al. Structures, properties, and applications of CNT-graphene heterostructures
KR102037469B1 (ko) 그래핀 전자 소자 및 그 제조 방법
US20150167148A1 (en) Method for Synthesis of Uniform Bi-Layer and Few-Layer Hexagonal Boron Nitride Dielectric Films
Zeng et al. A liquid metal reaction system for advanced material manufacturing
JP2016522996A (ja) 放熱構造及びその合成方法
Boschker et al. Textured Sb2Te3 films and GeTe/Sb2Te3 superlattices grown on amorphous substrates by molecular beam epitaxy
Ning et al. Review on mechanism of directly fabricating wafer-scale graphene on dielectric substrates by chemical vapor deposition
Gao et al. Recentadvances in the propertiesand synthesis of bilayer graphene and transition metal dichalcogenides
JP2018035010A (ja) 多層グラフェンの製造方法及び多層グラフェン積層体
Mehta et al. Sol-gel synthesized indium tin oxide as a transparent conducting oxide with solution-processed black phosphorus for its integration into solar-cells
Guo et al. Two-step chemical vapor deposition synthesis of NiTe2-MoS2 vertical junctions with improved MoS2 transistor performance
Qi et al. The crystal orientation relation and macroscopic surface roughness in hetero-epitaxial graphene grown on Cu/mica

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R151 Written notification of patent or utility model registration

Ref document number: 5668009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees