JP2014027166A - グラフェントランジスタの製造方法 - Google Patents

グラフェントランジスタの製造方法 Download PDF

Info

Publication number
JP2014027166A
JP2014027166A JP2012167426A JP2012167426A JP2014027166A JP 2014027166 A JP2014027166 A JP 2014027166A JP 2012167426 A JP2012167426 A JP 2012167426A JP 2012167426 A JP2012167426 A JP 2012167426A JP 2014027166 A JP2014027166 A JP 2014027166A
Authority
JP
Japan
Prior art keywords
graphene
transistor
insulating film
manufacturing
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012167426A
Other languages
English (en)
Inventor
Shu Nakabarai
周 中払
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2012167426A priority Critical patent/JP2014027166A/ja
Priority to TW102126662A priority patent/TW201413963A/zh
Priority to PCT/JP2013/070192 priority patent/WO2014017592A1/ja
Publication of JP2014027166A publication Critical patent/JP2014027166A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】グラフェンを電界効果による電気伝導の制御が可能な状態にさせることができ、大規模集積回路製造におけるスループットの向上、更にはオン電流の増大に寄与する。
【解決手段】グラフェントランジスタの製造方法であって、絶縁膜11上に形成された単層又は複数層のグラフェン12に対し、トランジスタのチャネル領域とすべき部分に、ヘリウムイオンビームを2×1015〜1×1016[ions/cm2]の範囲で照射し、次いでグラフェン12のチャネル領域上に絶縁膜15及び金属電極16を積層することでゲート構造部を形成する。
【選択図】 図2

Description

本発明の実施形態は、グラフェンをチャネルに用いたグラフェントランジスタの製造方法に関する。
グラフェンは、200,000Vs/cm2 以上の高い電子及び正孔移動度を示す炭素の単原子膜であり、その特徴からポストシリコン世代の大規模集積回路を構成するトランジスタのチャネル材料として有望とされる。しかしながら、グラフェンには、シリコンやゲルマニウム等の他の半導体材料に存するエネルギーバンドギャップを有さないことから、電流の流れない状態、即ちオフ状態、を生成することができない。
グラフェンの電気伝導を制御可能にする方法として、グラフェンに対する化学的修飾(ドーピング)により、原子サイズの局所的なポテンシャル変調を与えることで電子状態を変化させる方法が知られており、理論的な検討がなされている。この方法には、グラフェン表面に水素や酸素、水酸基、弗素、炭化水素等の原子や分子を物理吸着させるもの(例えば、非特許文献1参照)や、グラフェンの結晶に原子サイズの空孔等の欠陥を導入するもの(例えば、非特許文献2参照)がある。
これらのうち、原子や分子を物理的に吸着させるものは、多くの実験的研究がなされており、低温にて多少のオフ状態を得るに至っている。しかし、これらの吸着物は熱や電子線、光等の刺激により不安定になり、容易に脱離、或いは移動してしまい、大規模集積回路への応用には向かない。
一方、グラフェン格子に原子サイズの空孔を形成する方法は、これらの不安定性の問題がなく、従って工業的に望ましい形態のグラフェンの素子化技術であると言える。しかし、グラフェン格子に対する原子サイズの空孔(欠陥)の導入はラマン分光等の実験により確認されているものの、これらの欠陥による電気伝導制御は成功していないのが現状である。一方、電子線の照射による欠陥導入も検討されているが、欠陥の生成を確認するのみで、明確な電気伝導制御には至っていない。
D. W. Boukhvalov and M.I. Katsnelson, Journal of Physics: Condens. Matter 21, p344205 (2009). F. Banhart, et al., ACS Nano 5, p26 (2011).
発明が解決しようとする課題は、グラフェンを電界効果による電気伝導の制御が可能な状態にさせることができ、大規模集積回路製造におけるスループットの向上、更にはオン電流の増大に寄与し得るグラフェントランジスタの製造方法を提供することである。
実施形態のグラフェントランジスタの製造方法は、絶縁膜上に形成された単層又は複数層のグラフェンに対し、トランジスタのチャネル領域とすべき部分に、ヘリウムイオンビームを2×1015〜1×1016[ions/cm2]の範囲で照射する工程と、前記グラフェンの前記チャネル領域上に絶縁膜及び金属電極を積層することでゲートを形成する工程と、を含む。
第1の実施形態に係わるグラフェントランジスタの概略構成を示す平面図と断面図。 第1の実施形態に係わるグラフェントランジスタの製造工程を示す断面図。 Heイオンを照射処理されたグラフェンの、室温における電流のオン・オフ特性を示す図。 第2の実施形態に係わるグラフェントランジスタの概略構成を示す平面図と断面図。 第2の実施形態に係わるグラフェントランジスタの製造工程を示す断面図。 第3の実施形態に係わるグラフェントランジスタの概略構成を示す平面図と断面図。 第3の実施形態に係わるグラフェントランジスタの製造工程を示す断面図。
以下、実施形態のグラフェントランジスタの製造方法を、図面を参照して説明する。
(第1の実施形態)
図1(a)(b)は、第1の実施形態に係わるグラフェントランジスタの概略構成を説明するためのもので、(a)は平面図、(b)は(a)の矢視A−A’断面図である。
Si基板10上にシリコン酸化膜等の絶縁膜11が形成され、この絶縁膜11上に単層又は複数層のグラフェン12が形成されている。グラフェン12の一部上にはゲート絶縁膜15を介してゲート電極16が形成されている。さらに、グラフェン12の両側にはソース/ドレイン電極13,14が形成されている。そして、グラフェン12が電界による電気伝導制御が可能となり、上記構成でグラフェン12をチャネルとしたMOS構造のトランジスタとなっている。
図2(a)〜(c)は、本実施形態のグラフェントランジスタの製造工程を示す断面図である。
まず、図2(a)に示すように、Si基板10上に形成されたシリコン酸化膜等の絶縁膜11上に、単層又は複数層のグラフェン12を形成する。このグラフェン12の形成に際してはCVD法で形成しても良いし、別の支持基板上に形成されたグラフェンを貼り付けるようにしても良い。その後、絶縁膜11上のグラフェン12に対して、トランジスタを形成する部分を残して、その他の部分のグラフェン12を酸素プラズマ等の照射により除去する。
次いで、図2(b)に示すように、ソース電極13及びドレイン電極14をリフトオフ法等の手法により形成する。具体的には、ソース/ドレイン領域に開口を有するパターンにレジストを形成した後、全面に金属材料を堆積する。その後、レジストを除去することにより、ソース/ドレイン領域のみの金属材料を残す。なお、リフトオフ法を用いる理由はグラフェン12のダメージを最小にするためであるが、グラフェン12のダメージが問題とならない場合は、金属材料を形成した後にソース/ドレイン形状にRIEで加工しても良い。
次いで、図2(c)に示すように、トランジスタのチャネルとなる部分のグラフェン12を残して、他の部分をレジスト等の保護膜17で被覆した後に、Heイオン(He+)ビームを2×1015〜1×1016[ions/cm2]の範囲で照射する。これにより、グラフェン12にトランスポートギャップを生成し、電界効果による電気伝導の制御が可能な状態にさせることができる。
これ以降は、保護膜17を除去した後に、チャネル領域上に酸化アルミニウム等のゲート絶縁膜15と金等の金属電極16を積層することでゲート部を形成することにより、前記図1に示す構造のグラフェントランジスタが得られる。ゲート部の形成に際して、保護膜17を用いたリフトオフでゲート絶縁膜15及びゲート電極16を形成するようにしても良い。
ここで、グラフェンを、電界効果による電気伝導の制御が可能な状態にさせることができる理由について説明する。Heイオンビームを照射することでグラフェンの結晶構造を局所的に変化させ、従って電子系に対して局所的なポテンシャルの乱れを与える。これらの乱れたポテンシャルに起因した電子状態の擾乱によりグラフェン結晶全体に亘ってトランスポートギャップエネルギーを生成させることで、電界効果による電流値の制御を可能にする。
本発明者らは、電界で加速されたHeイオンビームを、グラファイトから機械的に剥離されシリコン酸化膜上に張り付けられた単層グラフェンに対して照射した。そして、得られたグラフェンにおいて、ゲートバイアスによる電荷密度制御のもとで電気伝導を測定した。その結果、図3に示すように、室温かつ真空中にて、約2桁の電流のオン・オフ比を確認した。このときのHeイオン照射量は、8.7×1015 ions/cm2 とした。
なお、Heイオンの照射量の望ましい範囲は、2.0×1015 ions/cm2 乃至1.0×1016 ions/cm2 の範囲である。これは、本発明者らの実験及び研究によって明らかとなったもので、次のような理由による。即ち、Heイオン照射量が2.0×1015 ions/cm2 よりも少なくなると、バックゲート電圧によらず常に電流が流れ、十分なオン・オフ比が得られなくなる。また、Heイオン照射量が1.0×1016 ions/cm2 よりも多くなると、バックゲート電圧によらずドレイン電流が小さな値となり、常にオフ状態となるためである。そして、これらの結果は、単層に限らず複数層のグラフェンにおいても同様である。
即ち、Heイオン照射量を、2.0×1015 ions/cm2 乃至1.0×1016 ions/cm2 の範囲に設定することにより、リソグラフィーによるトップダウンの製造方法によるグラフェンの、室温における電界効果による電気伝導制御が初めて可能となり、従ってトランジスタ素子を形成することができる。この方法により、グラフェントランジスタが通常のフォトリソグラフィー法とイオン照射によって、ウェハ全面に対する一括処理で作製可能となる。
このように本実施形態によれば、トランジスタのチャネル領域とすべき部分にHeイオンを照射することにより、室温における電界効果による電気伝導制御を可能にし、トランジスタ素子を形成することができる。そしてこの場合、グラフェントランジスタが、ウェハ全面に対する一括処理で作製可能となる。これは、通常は電子線リソグラフィー等の手法による極微細構造を必要とするグラフェンナノリボンの作製に比較して、本実施形態による製造方法を用いることにより、大規模集積回路製造におけるスループットが大いに向上することを意味する。また、本実施形態の方法により形成されたチャネルの構造をとることにより、グラフェンナノリボンと比較して、同一の素子面積で比較して、電荷の流れる経路が格段に広くなるため、オン電流の増大に寄与することが可能となる。
(第2の実施形態)
図4(a)(b)は、第2の実施形態に係わるグラフェントランジスタの概略構成を説明するためのもので、(a)は平面図、(b)は(a)の矢視B−B’断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第1の実施形態と異なる点は、ソース/ドレイン領域間に2本のゲートを設けたことにある。
グラフェン12上には、2組のトップゲート(ゲート構造部)21,22が、ソース/ドレイン間を分断する方向に相互に平行配置されている。各々のトップゲート21,22は、第1の実施形態と同様に酸化アルミニウム等のゲート絶縁膜15と金等の金属を用いたゲート電極16で構成されている。
図5(a)〜(c)は、本実施形態の製造工程を示す断面図である。
まず、図5(a)に示すように、シリコン酸化膜等の絶縁膜11上に形成された単層又は複数層のグラフェン12に対して、トランジスタを形成する部分を残して、その他の部分のグラフェン12を酸素プラズマ等の照射により除去する。
次いで、図5(b)に示すように、ソース電極13及びドレイン電極14をリフトオフ法等の手法により形成する。ここまでの工程は、第1の実施形態と同様である。
次いで、図5(c)に示すように、2つのトップゲート21,22をリフトオフ法等の手法を用いて形成する。具体的には、ゲート部に開口を有するパターンにレジストを形成した後、全面にゲート絶縁膜材料と金属膜を堆積する。その後、レジストを除去することにより、ゲート部のみに絶縁膜及び金属膜を残すことにより、トップゲート21,22を形成する。
即ち、ゲート絶縁膜15とゲート電極16からなる2組のトップゲート(ゲート構造部)21,22を、ソース/ドレイン間を分断する方向に2本、平行に形成する。この際、2本のゲートの間隔は素子の性能の要請から決められる。即ち、ゲート間隔が短すぎるとソース/ドレイン間のトンネル電流が大きくなりすぎるため、間隔は1nm以上あると良い。一方、ゲート間隔が長すぎるとチャネルの抵抗が高くなり、回路の動作速度が低下するので、ゲート間隔は100nm以下、望ましくは20nm以下がよい。
次いで、図5(d)に示すように、2つのトップゲート21,22間のグラフェン領域を残して他の部分をレジスト等の保護膜17で被覆する。そして、保護膜17をマスクに用いて、グラフェン12にHeイオンを照射する。この際、2つのトップゲート21,22の一部分も保護膜として作用する。Heイオンの照射量は、先に説明したように2.0×1015 ions/cm2 乃至1.0×1016 ions/cm2 の範囲であればよく、例えば5.0×1015 ions/cm2である。
これ以降は、保護膜17を除去することで、前記図4に示す構造のグラフェントランジスタが得られることになる。
本実施形態のように、ソース/ドレイン間を分断する方向に2本のトップゲート21,22を形成した構成においては、トップゲート21,22の印加電圧により、トランジスタのオン・オフを制御することができる。さらに、トップゲート21,22に逆方向の電圧を印加することにより、2つのゲート21,22の間に存するエネルギーバンドギャップがポテンシャル障壁となり、高いポテンシャル障壁により確実なオフ状態を得ることができる。
このように本実施形態によれば、グラフェン12上に2本のトップゲート21,22を有する構造において、トップゲート21,22間にHeイオンビームを2.0×1015 ions/cm2 乃至1.0×1016 ions/cm2 の範囲で照射することにより、グラフェン12に対して電界効果による電気伝導制御が可能となる。従って、先の第1の実施形態と同様に、グラフェントランジスタ素子を形成することができ、第1の実施形態と同様の効果が得られる。
(第3の実施形態)
図6(a)(b)は、第3の実施形態に係わるグラフェントランジスタの概略構成を説明するためのもので、(a)は平面図、(b)は(a)の矢視C−C’断面図である。なお、図1及び図2と同一部分には同一符号を付して、その詳しい説明は省略する。
絶縁基板30上に、矩形状の金属触媒の薄膜41,42が、後述するトランジスタのソース・ドレイン方向に一定距離離して形成されている。ここで、薄膜41がソース側、薄膜42がドレイン側とする。各々の金属触媒薄膜41,42の対向領域の反対側にそれぞれ、例えば金等のコンタクト(ソース/ドレイン電極)13,14が形成されている。そして、金属触媒薄膜41,42の表面上に、薄膜41,42間を跨ぐように1〜10層の膜厚のグラフェン12が形成されている。従って、グラフェン12は薄膜41,42間で宙吊り構造となっている。なお、絶縁基板30は基板そのものが絶縁体であっても良いし、半導体又は導電性の基板上にシリコン酸化膜或いはサファイア等の絶縁膜を形成したものであっても良い。
グラフェン12上に、2組のトップゲート(ゲート構造部)21,22が、ソース/ドレイン間を分断する方向に相互に平行に形成されている。トップゲート21,22は、第1の実施形態と同様に、酸化アルミニウム等のゲート絶縁膜15と金等の金属を用いたゲート電極16で形成されている。
図7(a)〜(d)は、本実施形態のグラフェントランジスタの製造工程を示す断面図である。
まず、図7(a)に示すように、絶縁基板30上に、グラフェン成長のための触媒となる金属、例えば銅等の薄膜40を堆積する。その後、例えばRIE(反応性イオンエッチング)等の手法にて、例えば矩形などの所望の形状の領域のみ薄膜40が残るようにエッチング工程を施し、金属触媒薄膜40のメサ構造を形成する。この矩形メサ構造の金属触媒薄膜40に対してその両端に、例えば金等のコンタクト13,14を形成した後に、金属触媒薄膜40の表面上に、化学的気相成長法等の既知の方法にて1層乃至10層の膜厚のグラフェン12を形成させる。具体的には、例えばエチレンやアセチレンのガスを用いて金属触媒薄膜40の表面上にカーボンを析出させるようにする。
なお、金属触媒上に形成するグラフェンは、絶縁層上に形成するグラフェンと比較して格段に作りやすく、より工業的に現実的なものである。また、グラフェン12の成長工程は、コンタクト13,14の形成工程前でも良く、更に金属触媒薄膜40のメサ加工の前でも良い。
次いで、図7(b)に示すように、例えば酸化アルミニウム等の絶縁膜と金等の金属膜を積層した後に、これらをRIE等でゲート構造に加工することにより、2組のトップゲートを形成する。即ち、ゲート絶縁膜15とゲート電極16から成る2組のトップゲート21,22を、ソース/ドレイン間を分断する方向に二本、平行に形成する。この際、2本のゲートの間隔は素子の性能の要請から決められる。即ち、ゲート間隔が短すぎるとソース/ドレイン間のトンネル電流が大きくなり過ぎるため、間隔は1nm以上あるとよい。一方、ゲート間隔が長過ぎるとチャネルの抵抗が高くなり、回路の動作速度が低下するので、ゲート間隔は100nm以下、望ましくは20nm以下がよい。
なお、トップゲート21,22は、第2の実施形態と同様に、リフトオフ法で形成するようにしても良い。
次いで、図7(c)に示すように、トランジスタのチャネルとなる部分のグラフェン12を残して、他の部分をレジスト等の保護膜17で被覆した後に、保護膜17をマスクに用いて、グラフェン12にHeイオンを照射する。この際、2つのトップゲート21,22の一部分も保護膜として作用する。Heイオンの照射量は、先に説明したように2.0×1015 ions/cm2 乃至1.0×1016 ions/cm2 の範囲であればよく、例えば5.0×1015 ions/cm2である。
次いで、図7(d)に示すように、酸等の薬液により、2つのゲート間の領域の金属触媒薄膜40を除去する。この際、2つのゲートの間の金属触媒薄膜40が露出した状態で薬液に浸すことにより、薬液が両ゲートの下部の領域の金属触媒薄膜40まで侵入し、更に2つのトップゲート21,22の間のグラフェン12の下部の領域の金属触媒薄膜40にも同様に侵入する。即ち、等方的エッチングで除去される部分は、2つのトップゲート21,22の間のギャップ部分を中心に、2つのトップゲート21,2の下部の領域、及びグラフェン12の下部の金属触媒薄膜20をも含む領域に及ぶ。これにより、金属触媒薄膜40はソース側41とドレイン側42とに分離されることになる。この場合、グラフェン12のみが宙吊り状態で残留し、ソース/ドレイン間はグラフェン12のみで接続される形状となる。
本実施形態の構造においては、グラフェン12のHeイオン注入領域を横切るように形成された2本のトップゲート21,22の印加電圧により、トランジスタのオン・オフを制御することができる。さらに、トップゲート21,22に逆方向の電圧を印加することにより、2つのゲート21,22の間に存するエネルギーバンドギャップがポテンシャル障壁となり、高いポテンシャル障壁により確実なオフ状態を得ることができる。
このように本実施形態によれば、グラフェン12上に2本のトップゲート21,22を有する構造において、トップゲート21,22間にHeイオンビームを2.0×1015 ions/cm2 乃至1.0×1016 ions/cm2 の範囲で照射することにより、グラフェン12に対して電界効果による電気伝導制御が可能となる。従って、先の第2の実施形態と同様に、グラフェントランジスタ素子を形成することができ、第2の実施形態と同様の効果が得られる。
また、グラフェン12の下地を金属触媒薄膜40としているので、グラフェン12をCVD法で良好に成長することができる。さらに、グラフェン12を宙吊り構造としているので、更に高い電荷移動度が期待される。
なお、本実施形態の構成において、グラフェンにエネルギーオフセットを与えるためにバックゲートを形成しても良いし、グラフェン全体に不純物付着により電子又は正孔をドープすることによりグラフェンをp型又はn型にしても良い。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。
ゲート絶縁膜、ゲート電極、及びソース/ドレイン電極等の材料は、実施形態に何ら限定されるものではなく、仕様に応じて適宜変更可能である。さらに、グラフェンの層数も、仕様に応じて適宜変更可能である。
第1の実施形態において、必ずしもHeイオン注入の前にソース/ドレイン電極を形成しておく必要はなく、Heイオン注入の後にソース/ドレイン電極を形成するようにしても良い。
第2及び第3の実施形態において、ゲート間の間隔は、仕様に応じて適宜変更可能である。ゲート間隔が短すぎるとソース・ドレイン間のトンネル電流が大きくなり過ぎるため、間隔は1nm以上あるとよい。一方、ゲート間隔が長過ぎるとチャネルの抵抗が高くなり、回路の動作速度が低下するので、ゲート間隔は100nm以下、望ましくは20nm以下がよい。
第3の実施形態において、グラフェンの下地となる金属触媒層は、必ずしも銅に限るものではなく、化学的気相成長法等によりグラフェンが形成されるものであれば良く、鉄、コバルト、ニッケル等を用いることも可能である。また、第3の実施形態では、金属触媒層を素子形成パターンに加工した後にグラフェンを成長したが、金属触媒層上にグラフェンを成長した後に、グラフェン及び金属触媒層を素子形成パターンに加工するようにしても良い。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…Si基板
11…絶縁膜
12…グラフェン
13…ソース電極
14…ドレイン電極
15…ゲート絶縁膜
16…ゲート電極
17…保護膜
21,22…トップゲート(ゲート構造部)
30…絶縁基板
40…金属触媒薄膜
41…ソース側薄膜
42…ドレイン側薄膜

Claims (8)

  1. 絶縁膜上に形成された単層又は複数層のグラフェンに対し、トランジスタのチャネル領域とすべき部分に、ヘリウムイオンビームを2×1015〜1×1016[ions/cm2]の範囲で照射する工程と、
    前記グラフェンの前記チャネル領域上に絶縁膜及び金属電極を積層することでゲート構造部を形成する工程と、
    を含むことを特徴とするグラフェントランジスタの製造方法。
  2. 絶縁膜上に形成された単層又は複数層のグラフェン上に、絶縁膜及び金属電極の積層構造からなる2つのゲート構造部を相互に平行に形成する工程と、
    前記グラフェンの前記2つのゲート構造部間に、ヘリウムイオンを2×1015〜1×1016[ions/cm2]の範囲で照射する工程と、
    を含むことを特徴とするグラフェントランジスタの製造方法。
  3. 絶縁膜上に形成された薄膜の金属触媒層上にグラフェンを形成し、且つ前記グラフェンのトランジスタを形成する部分を残して、前記グラフェン及び前記金属触媒層を除去する工程と、
    前記グラフェン上に、絶縁膜及び金属電極の積層構造からなる2つのゲート構造部を相互に平行に形成する工程と、
    前記グラフェンの前記2つのゲート構造部間に、ヘリウムイオンを2×1015〜1×1016[ions/cm2]の範囲で照射する工程と、
    前記2つのゲート構造部間の領域の前記金属触媒層を除去する工程と、
    を含むことを特徴とするグラフェントランジスタの製造方法。
  4. 前記絶縁膜上のグラフェンは、前記絶縁膜上に前記グラフェンを貼り付けることにより形成されることを特徴とする請求項1又は2に記載のグラフェントランジスタの製造方法。
  5. 前記ヘリウムイオンビームを照射する工程は、前記チャネル領域とすべき部分の前記グラフェンを除く他の部分を保護膜で被覆した後に行い、前記ゲート構造部を形成する工程は、前記保護膜を除去した後に行うことを特徴とする請求項1記載のグラフェントランジスタの製造方法。
  6. 前記グラフェン上に、前記トランジスタのチャネル領域とすべき部分を挟んでソース及びドレイン電極を形成する工程を、更に有することを特徴とする請求項1〜3の何れかに記載のグラフェントランジスタの製造方法。
  7. 前記ヘリウムイオンビームを照射する工程は、前記2つのゲート構造部間を除く他の部分を保護膜で被覆した後に行うことを特徴とする請求項2又は3に記載のグラフェントランジスタの製造方法。
  8. 前記グラフェンを、前記金属触媒層上に化学的気相堆積法により形成することを特徴とする請求項3記載のグラフェントランジスタの製造方法。
JP2012167426A 2012-07-27 2012-07-27 グラフェントランジスタの製造方法 Pending JP2014027166A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012167426A JP2014027166A (ja) 2012-07-27 2012-07-27 グラフェントランジスタの製造方法
TW102126662A TW201413963A (zh) 2012-07-27 2013-07-25 石墨烯電晶體及其製造方法
PCT/JP2013/070192 WO2014017592A1 (ja) 2012-07-27 2013-07-25 グラフェントランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012167426A JP2014027166A (ja) 2012-07-27 2012-07-27 グラフェントランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2014027166A true JP2014027166A (ja) 2014-02-06

Family

ID=49997401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012167426A Pending JP2014027166A (ja) 2012-07-27 2012-07-27 グラフェントランジスタの製造方法

Country Status (3)

Country Link
JP (1) JP2014027166A (ja)
TW (1) TW201413963A (ja)
WO (1) WO2014017592A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701146A (zh) * 2014-12-31 2015-06-10 中国科学院物理研究所 石墨烯纳米电子器件及其制备方法
JP2015160794A (ja) * 2014-02-28 2015-09-07 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
JP2015191975A (ja) * 2014-03-27 2015-11-02 富士通株式会社 電子デバイス及びその製造方法
JP2018529612A (ja) * 2015-08-05 2018-10-11 ロッキード・マーチン・コーポレーション グラフェン系材料の穿孔シート

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230724A (zh) * 2016-03-24 2017-10-03 上海新昇半导体科技有限公司 石墨烯场效应晶体管及其制造方法
CN107346787A (zh) * 2016-05-05 2017-11-14 上海新昇半导体科技有限公司 微电子结构及其形成方法
CN107437505B (zh) * 2016-05-26 2020-04-10 上海新昇半导体科技有限公司 制造石墨烯场效晶体管的方法
US11784227B2 (en) * 2017-10-13 2023-10-10 Wayne State University Method for fabricating wafer scale/nano sub micron gap electrodes and arrays via photolithography
US11876141B2 (en) * 2018-06-28 2024-01-16 Mitsubishi Electric Corporation Electronic device using graphene, manufacturing method for the device, and electromagnetic wave detector including the device
US11121258B2 (en) * 2018-08-27 2021-09-14 Micron Technology, Inc. Transistors comprising two-dimensional materials and related semiconductor devices, systems, and methods

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353009B2 (ja) * 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置
JP2013004718A (ja) * 2011-06-16 2013-01-07 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015160794A (ja) * 2014-02-28 2015-09-07 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
US10079209B2 (en) 2014-02-28 2018-09-18 Fujitsu Limited Graphene film manufacturing method and semiconductor device manufacturing method
JP2015191975A (ja) * 2014-03-27 2015-11-02 富士通株式会社 電子デバイス及びその製造方法
CN104701146A (zh) * 2014-12-31 2015-06-10 中国科学院物理研究所 石墨烯纳米电子器件及其制备方法
JP2018529612A (ja) * 2015-08-05 2018-10-11 ロッキード・マーチン・コーポレーション グラフェン系材料の穿孔シート

Also Published As

Publication number Publication date
TW201413963A (zh) 2014-04-01
WO2014017592A1 (ja) 2014-01-30

Similar Documents

Publication Publication Date Title
WO2014017592A1 (ja) グラフェントランジスタ及びその製造方法
KR101910976B1 (ko) 그래핀을 이용한 전계효과 트랜지스터
US10923567B2 (en) Graphene FET with graphitic interface layer at contacts
US8168964B2 (en) Semiconductor device using graphene and method of manufacturing the same
US10020365B2 (en) Graphene device and method of fabricating a graphene device
TWI518905B (zh) 具有自我對準閘極之石墨烯電晶體
JP2018074170A (ja) 半導体装置
US9171907B2 (en) Graphene transistor
JP5513955B2 (ja) 半導体装置およびその製造方法
JP2013187291A (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
JP5802492B2 (ja) 半導体素子及びその製造方法
WO2013121954A1 (ja) グラフェン電界効果トランジスタおよびグラフェン半導体部材
JP2013004718A (ja) 半導体装置及びその製造方法
JP2010080487A (ja) 半導体装置およびその製造方法
JP4309869B2 (ja) 半導体装置およびその製造方法
KR20170070684A (ko) 금속촉매층과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
JP6634646B2 (ja) グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法
CN110729358B (zh) 薄膜晶体管及其制造方法
JP4873466B2 (ja) 層状物質及びこれを用いた半導体装置
CN116344292A (zh) 一种真空器件及其制备方法
CN113363313A (zh) SiC晶片及其制造方法
Zhang Investigation of contact properties at metal graphene junctions, their degradation and intrinsic limitations
Tahy 2D graphene and graphene nanoribbon field effect transistors
Zeng Graphene-base hot-electron transistor
Zhang Surface functionalization of graphene devices