JPWO2017170535A1 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JPWO2017170535A1
JPWO2017170535A1 JP2018508067A JP2018508067A JPWO2017170535A1 JP WO2017170535 A1 JPWO2017170535 A1 JP WO2017170535A1 JP 2018508067 A JP2018508067 A JP 2018508067A JP 2018508067 A JP2018508067 A JP 2018508067A JP WO2017170535 A1 JPWO2017170535 A1 JP WO2017170535A1
Authority
JP
Japan
Prior art keywords
electrode
multilayer substrate
inner layer
circuit module
extraction electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018508067A
Other languages
English (en)
Other versions
JP6669248B2 (ja
Inventor
輝道 喜多
輝道 喜多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017170535A1 publication Critical patent/JPWO2017170535A1/ja
Application granted granted Critical
Publication of JP6669248B2 publication Critical patent/JP6669248B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本発明に係る回路モジュール（１）は、内層グランド電極（１３１）及び当該内層グランド電極（１３１）から引き出された引出電極（１３２）を内層に有する多層基板（１０）と、多層基板（１０）に実装された実装部品（２１〜２３）と、実装部品（２１〜２３）を覆う樹脂（３０）と、樹脂（３０）及び多層基板（１０）の側面の少なくとも一部を覆うシールド電極（４０）とを備え、引出電極（１３２）は、多層基板（１０）内で内層グランド電極（１３１）と電気的に接続され、かつ、多層基板（１０）の積層方向に見て少なくとも一部が内層グランド電極（１３１）に重なるように配置され、端部が多層基板（１０）の側面から露出してシールド電極（４０）に接続されており、内層グランド電極（１３１）は、端部が多層基板（１０）の側面から露出してシールド電極（４０）に接続されている。

Description

本発明は、回路モジュールに関する。
回路モジュールとして、多層基板表面に複数の部品を実装し、その部品を樹脂で被覆し、樹脂の表面にシールド層を形成する構成が知られている（例えば、特許文献１参照）。この構成によれば、シールド層は、多層基板の表面または側面において多層基板内部のグランド電極と接続される。
特開２００４−１７２１７６号公報
しかしながら、多層基板は複数の絶縁体層を積層及び圧着することにより形成されており、その絶縁体層上にはそれぞれパターン配線が形成されている。パターン配線の密度は絶縁体層ごとに相違しており、基板焼成時の絶縁体層とパターン配線との収縮挙動が異なるため、多層基板に反りやうねりが発生する場合がある。
このような反りやうねりが発生すると、多層基板の内層グランド電極とシールド電極とが多層基板の側面で接続される構成では、内層グランド電極に対するシールド電極の接触面積が低下して、シールド電極と内層グランド電極との接続信頼性が低下する場合がある。このとき、シールド電極のシールド機能が低下し、所望のモジュール特性が得られないという問題がある。
なお、接続信頼性とは任意の２つの電極等の機械的及び電気的な接続信頼性を意味し、以下では、特に電気的な接続信頼性として説明する。つまり、シールド電極と内層グランド電極との接続信頼性を高めるとは、シールド電極と内層グランド電極との間の抵抗を低抵抗化することを意味する。
そこで、本発明は、シールド電極と内層グランド電極との接続信頼性を高めることができる回路モジュールを提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る回路モジュールは、内層グランド電極及び当該内層グランド電極から引き出された引出電極を有する多層基板と、前記多層基板に実装された実装部品と、前記実装部品を覆う樹脂と、前記樹脂、及び前記多層基板の側面の少なくとも一部を覆うシールド電極とを備え、前記引出電極は、前記多層基板内で前記内層グランド電極と電気的に接続され、かつ、前記多層基板の積層方向に見て少なくとも一部が前記内層グランド電極に重なるように配置され、端部が前記多層基板の側面から露出して前記シールド電極に接続されており、前記内層グランド電極は、端部が前記多層基板の側面から露出して前記シールド電極に接続されている。
このように、内層グランド電極及び引出電極それぞれの端部が多層基板の側面から露出してシールド電極に接続されていることにより、シールド電極と内層グランド電極との接続信頼性を高めることができる。
また、前記多層基板は、前記実装部品とともに所定の回路を構成する１以上のパターン配線を内層に有し、前記引出電極の端部は、前記積層方向に見て、前記パターン配線の密度が他よりも低い部分に近接する前記多層基板の辺において、前記シールド電極に接続されていることにしてもよい。
ここで、パターン配線の密度が他よりも低い部分に近接する多層基板の辺では、特に反り及びうねりが発生しやすい。そこで、このような辺において引出電極の端部がシールド電極に接続されることにより、当該辺の近傍に引出電極が配置されることになり、反り及びうねりが発生しやすい多層基板の側方端部におけるこれらの発生を抑制することができる。具体的には、引出電極を配置することにより、多層基板におけるパターン電極密度の偏りを低減して均一化させることができるため、多層基板の反り及びうねりを抑制することができる。つまり、多層基板の反り及びうねりが発生しやすい部分において、これらの発生を効果的に抑制することができる。
また、前記引出電極は、前記内層グランド電極上に直接配置されていることにしてもよい。
これにより、内層グランド電極と引出電極とがビア等を介して接続される場合に比べて、内層グランド電極と引出電極との間の寄生インダクタンスを低減することができる。よって、引出電極を電気的に強固なグランドとすることができるため、シールド電極によるシールド機能を一層高めることができる。
また、前記多層基板の同一の層に、複数の前記引出電極が配置されていることにしてもよい。
このように、多層基板の同一の層に複数の引出電極が配置されていることにより、シールド電極と引出電極との接触面積を大きく確保することができる。よって、シールド電極と内層グランド電極との接続信頼性を一層高めることができる。
また、前記引出電極は、前記内層グランド電極よりも上側に配置された上側引出電極と、前記内層グランド電極よりも下側に配置された下側引出電極とを含むことにしてもよい。
このように引出電極として複数層に配置された電極（上側引出電極及び下側引出電極）を配置することにより、反り及びうねりが発生しやすい多層基板の側方端部において、これらの発生を一層抑制することができる。このため、シールド電極と内層グランド電極との接続信頼性を一層高めることができる。また、内層グランド電極の上側及び下側のそれぞれに引出電極（上側引出電極または下側引出電極）が配置されていることにより、多層基板の反り及びうねりの態様によらず、シールド電極と内層グランド電極との接続信頼性を高めることができる。
また、前記上側引出電極と前記下側引出電極とは、前記積層方向に見て、前記多層基板の辺に沿って交互に配置されることにしてもよい。
これにより、積層方向における引出電極の厚みを均一化することができる。よって、多層基板の反り及びうねりを一層抑制することができる。
また、前記多層基板は、さらに、前記積層方向に見て前記引出電極と重ならない位置に配置されたダミー電極を有することにしてもよい。
このようなダミー電極を有することにより、多層基板における導体の分布のバラつきを一層低減して均一化させることができる。よって、多層基板の反り及びうねりを一層抑制することができる。
また、前記多層基板は、さらに、前記積層方向に見て前記引出電極と重ならない位置に配置されたＢＡＳペースト層を有することにしてもよい。
このようなＢＡＳペースト層を有することにより、多層基板の厚みを均一化させて反り及びうねりを一層抑制することができる。
また、前記内層グランド電極は、前記積層方向に見て、前記多層基板の略全体に配置されていることにしてもよい。
これにより、少なくとも一部が内層グランド電極と重なるように配置される引出電極のレイアウト自由度を高めることができる。
また、前記引出電極は、前記積層方向に見て、前記多層基板の端部のみに配置されていることにしてもよい。
これにより、多層基板全体の厚みの増加を抑制しつつ、多層基板の反り及びうねりを抑制することができる。
本発明により、内層グランド電極とシールド電極との接続信頼性を高めることができる回路モジュールが提供される。
図１は、実施の形態１に係る回路モジュールの斜視図である。 図２は、実施の形態１に係る回路モジュールの断面図である。 図３は、実施の形態１に係る回路モジュールにおける引出電極の配置を示すレイアウト図である。 図４は、実施の形態１の変形例１に係る回路モジュールの断面図である。 図５は、実施の形態１の変形例２に係る回路モジュールにおける引出電極の配置を示すレイアウト図である。 図６は、実施の形態１の変形例３に係る回路モジュールの断面図である。 図７は、実施の形態２に係る回路モジュールの断面図である。 図８は、実施の形態２に係る回路モジュールにおける上側引出電極及び下側引出電極の配置を示すレイアウト図である。
以下、図面を参照しながら、本発明の実施の形態に係る回路モジュールについて説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素の配置位置及び接続形態、製造プロセス、及び、製造プロセスの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する場合がある。また、以下の実施の形態に示す断面図では、簡明のため、厳密には別断面にある構成要素を同一図面内に示して説明している場合がある。
（実施の形態１）
図１は、実施の形態１に係る回路モジュール１の斜視図である。
同図では、回路モジュール１の厚さ方向（すなわち多層基板１０の積層方向）をＺ軸方向、Ｚ軸方向に垂直かつ互いに直交する方向をそれぞれＸ軸方向及びＹ軸方向として説明し、Ｚ軸方向プラス側を回路モジュール１の天面（上面）側として説明する。しかし、実際の使用態様においては、回路モジュール１の厚さ方向が上下方向とはならない場合もある。このため、実際の使用態様においては、回路モジュール１の天面側は上面側には限定されない。また、以下では、多層基板１０の積層方向に見る（Ｚ軸と平行に見る）ことを、単に積層方向に見る、として説明する。
回路モジュール１は、例えばフロントエンド回路等の所定の回路を構成するモジュール部品である。図１に示すように、回路モジュール１は、多層基板１０と、多層基板１０に実装された実装部品２１〜２３と、実装部品２１〜２３を覆う樹脂３０と、樹脂３０及び多層基板１０の側面の少なくとも一部を覆うシールド電極４０とを備える。
以下、回路モジュール１の各構成要素について、図２を用いて詳細に説明する。
図２は、実施の形態１に係る回路モジュール１の断面図である。具体的には、同図は、図１のII−II線における断面図である。
多層基板１０は、基材層１１１〜１１８からなる積層素体１１と、基材層１１１〜１１８に配置された各種導体とを有する。各種導体には、基材層１１１〜１１８の主面に沿って（ＸＹ平面に沿って）形成された導体であるパターン配線１２１と、基材層１１１〜１１８を厚み方向（Ｚ軸方向）に貫通して形成された導体であるビア１２２とが含まれる。
また、多層基板１０の内層（すなわち積層素体１１の内層）には、さらに、内層グランド電極１３１及び当該内層グランド電極１３１から引き出された引出電極１３２が配置される。これら内層グランド電極１３１及び引出電極１３２の詳細については、後述する。ここで、多層基板１０の内層に配置されるとは、上下方向が基材層で挟まれることにより、多層基板１０の上面または下面に露出していないことを意味する。
また、多層基板１０の上面には、実装部品２１〜２３を実装するための表面電極１４１が配置されており、多層基板１０の下面には、回路モジュール１を例えばマザーボードに実装するための表面電極１４２が配置されている。
また、本実施の形態では、多層基板１０の内層には、さらにダミー電極１５１が配置されている。例えば、ダミー電極１５１は、他の電極等と接続されない独立した電極である、または、内層グランド電極１３１のみと接続される電極である。つまり、ダミー電極１５１は、回路モジュール１によって構成される所定の回路の回路構成を変えることない電極である。本実施の形態では、ダミー電極１５１は、内層グランド電極１３１上に直接配置されている。ダミー電極１５１の詳細については、内層グランド電極１３１及び引出電極１３２の詳細と併せて、後述する。
このような多層基板１０の材質は特に限定されないが、例えば、基材層１１１〜１１８として、ＬＴＣＣ（Low Temperature Co-fired Ceramics）等のセラミックまたはポリイミド等の樹脂が用いられ得る。また、例えば、導体（パターン配線１２１、ビア１２２、内層グランド電極１３１、引出電極１３２、表面電極１４１及び１４２、ならびに、ダミー電極１５１）としては、例えば、銀または銅等が用いられ得る。
また、多層基板１０を形成する方法は特に限定されないが、例えば、基材層１１１〜１１８としてＬＴＣＣを用いる場合、上記導体を形成するための銀または銅の導電性ペーストをセラミックグリーンシートにスクリーン印刷し、同時焼成することにより形成され得る。
実装部品２１〜２３は、多層基板に配置された各種導体とともに所定の回路を構成する部品であり、例えば、スイッチＩＣ（Integrated Circuit）、フィルタ、デュプレクサ、発振器、チップコンデンサまたはチップインダクタ等である。なお、実装部品２１〜２３は、ＬＧＡ（Land Grid Array）型またはＢＧＡ（Ball Grid Array）型の部品に限らず、ワイヤーボンディング実装の部品であってもかまわない。
樹脂３０は、実装部品２１〜２３を覆って封止する封止部材であり、本実施の形態では、実装部品２１〜２３を覆うように多層基板１０の上面全体に配置されている。なお、樹脂３０は、多層基板１０の上面の一部を覆っていなくてもかまわない。
このような樹脂３０の材質は特に限定されないが、例えば、エポキシ系の樹脂が用いられ得る。また、樹脂３０を形成する方法は特に限定されないが、例えば、液状樹脂を用いて樹脂３０を形成する場合、多層基板１０の上面に実装部品２１〜２３を覆うようにディスペンサ等で液状樹脂を塗布し、その後、加熱して硬化させることにより樹脂３０を形成することができる。また、固形樹脂を用いて樹脂３０を形成する場合、多層基板１０の上面上に固形樹脂を所定量配置し、次いで加熱して溶融させ、その後、硬化させることにより樹脂３０を形成することができる。
シールド電極４０は、樹脂３０、及び多層基板１０の側面の少なくとも一部を覆い、本実施の形態では、樹脂３０の外面及び多層基板１０の側面の略全体を覆うように配置されている。具体的には、シールド電極４０は、樹脂３０の上面及び側面、ならびに、多層基板１０の基材層１１１〜１１７の側面を覆うように配置されている。このシールド電極４０は、多層基板１０の側面で少なくとも引出電極１３２に接続されている。このため、回路モジュール１から外部への不要輻射の放射を抑制するシールド機能を有する。具体的には、シールド電極４０は、本実施の形態では、多層基板１０の全ての側面で内層グランド電極１３１及び引出電極１３２に接続されている。
このようなシールド電極４０の材質は特に限定されないが、例えば、銀等が用いられ得る。また、シールド電極４０を形成する方法は特に限定されないが、例えば、次のように形成することができる。具体的には、実装部品２１〜２３が実装された多層基板１０及び樹脂３０の集合体をハーフカット（基材層１１８を残して基材層１１１〜１１７をカット）することにより、多層基板１０の側面に内層グランド電極１３１及び引出電極１３２を露出させる。次いで、多層基板１０の側面及び樹脂３０に対して、銀等の導電性ペーストを塗布する、あるいは、スパッタまたは蒸着等の方法により、多層基板１０の側面で内層グランド電極１３１及び引出電極１３２と導通接続されるシールド電極４０を形成することができる。
なお、上記集合体をカットする工程では、実装部品２１〜２３が実装された多層基板１０及び樹脂３０の集合体を全カット（基材層１１１〜１１８の全てをカット）してもかまわない。つまり、シールド電極４０は、多層基板１０の基材層１１１〜１１８の側面を覆うように配置されていてもかまわない。
次に、内層グランド電極１３１及び引出電極１３２の詳細について、ダミー電極１５１の詳細と併せて、説明する。
内層グランド電極１３１は、多層基板１０の内層に配置されたグランド電極であり、本実施の形態では、積層方向に見て、多層基板１０の略全体に配置されている、いわゆるベタパターン電極である。なお、略全体とは、完全に全体であることを意味するだけでなく、実質的に全体であることも意味する。すなわち、内層グランド電極１３１は、例えば、上記の積層方向と直交する面内方向において、グランド電位と異なるビア１２２を避けるように局所的に配置されていない部分があってもかまわない。
本実施の形態では、内層グランド電極１３１は、端部が多層基板１０の側面から露出してシールド電極４０に接続されている。つまり、内層グランド電極１３１とシールド電極４０とは、互いに導通接続されている。具体的には、内層グランド電極１３１は、積層方向に見て周方向の端部全て（すなわち４辺全て）が多層基板１０の側面から露出する。
なお、内層グランド電極１３１は、積層方向に見て周方向の端部全てが露出していなくてもよく、例えば、積層方向に見て、多層基板１０の対向する２辺において端部が露出していてもよいし、隣り合う２つの辺において端部が露出していてもよい。つまり、内層グランド電極１３１は、ベタパターン電極に限らず、多層基板１０の互いに異なる２つの側面の間に亘って配置された電極であってもかまわない。
引出電極１３２は、内層グランド電極１３１から引き出されたグランド電極であり、多層基板１０の内層に配置されている。また、引出電極１３２は、多層基板１０内で内層グランド電極１３１と電気的に接続され、かつ、多層基板１０の積層方向に見て少なくとも一部が内層グランド電極１３１に重なるように配置されている。本実施の形態では、内層グランド電極１３１がベタパターン電極であることから、引出電極１３２は、積層方向に見て全体が内層グランド電極１３１に重なるように配置されている。
また、引出電極１３２は、端部が多層基板１０の側面から露出してシールド電極４０に接続されている。すなわち、引出電極１３２は、内層グランド電極１３１から多層基板１０の側面に引き出された電極である。
また、本実施の形態では、引出電極１３２は、内層グランド電極１３１上に直接配置されている。すなわち、引出電極１３２は、ビア１２２を介すことなく、内層グランド電極１３１と導通接続されている。具体的には、引出電極１３２は、内層グランド電極１３１よりも上側（Ｚ軸方向プラス側）に配置されており、内層グランド電極１３１上（この場合は内層グランド電極１３１の上面）に直接配置されている。
また、本実施の形態では、多層基板１０の同一の層に、複数の引出電極１３２が配置されている。具体的には、図２に示すように、多層基板１０の基材層１１７と基材層１１８との間に複数の引出電極１３２が配置されている。
図３は、実施の形態１に係る回路モジュール１における引出電極１３２の配置を示すレイアウト図である。なお、同図には、ダミー電極１５１の配置についても併せて示されている。また、同図では、簡明のため、引出電極１３２及びダミー電極１５１についてハッチングを施している。これらの事項については、以降のレイアウト図でも同様である。
同図に示す領域Ａは、パターン配線１２１の密度が比較的高い部分を示す。つまり、積層方向に見て、多層基板１０のうち領域Ａを除く領域は、パターン配線１２１の密度が領域Ａよりも低い部分である。
領域Ａは、例えば、多層基板１０におけるパターン配線１２１の分布状況から決定され得る領域であり、多層基板１０の厚みに対するパターン配線１２１の厚みの割合が所定値（例えば平均）以上の領域である。なお、領域Ａは、例えば、多層基板１０の設計事項等によって適宜決定され得る領域であってもよく、多層基板１０に要求される回路特性及び強度等によって制約されるパターン配線１２１を配置可能な領域であってもよい。
図３に示すように、本実施の形態では、引出電極１３２は、積層方向に見て、多層基板１０の端部のみに配置されている。また、引出電極１３２の端部は、積層方向に見て、パターン配線１２１の密度が他よりも低い部分（すなわち領域Ａを除く領域）に近接する多層基板１０の辺において、シールド電極４０に接続されている。具体的には、図３に示すように、領域Ａが多層基板１０の中央部に位置することから、多層基板１０の周縁端部ではパターン配線１２１の密度が低くなっている。このため、引出電極１３２の端部は、当該周縁部に近接する辺（ここでは４つの辺）において、シールド電極４０に接続されている。
なお、引出電極１３２は、パターン配線１２１の密度が低い部分に近接する多層基板１０の辺において、シールド電極４０に接続されていればよく、少なくとも一部がパターン配線１２１の密度が高い部分（つまり図３の領域Ａ）に配置されていてもかまわない。また、パターン配線１２１の密度が低い部分に近接する辺とは、当該密度が低い部分に最も近い辺を意味し、特に当該密度が低い部分に沿う辺を意味する。
本実施の形態では、引出電極１３２は、積層方向に見て、多層基板１０の辺に沿って例えば等間隔に複数配置される。なお、引出電極１３２を配置する間隔は特に限定されず、多層基板１０の反り及びうねりを抑制する観点から適宜決定されればよい。また、引出電極１３２の配置間隔は等間隔に限らず、例えば、パターン配線１２１の密度が低い部分ほど間隔が狭くなってもかまわない。
また、ダミー電極１５１は、積層方向に見て、引出電極１３２と重ならない位置に配置される。ダミー電極１５１の配置位置は、このように引出電極１３２と重ならない位置であれば特に限定されないが、多層基板１０の反り及びうねりを抑制する観点からは、積層方向に見て、パターン配線１２１の密度が低い部分に配置されることが好ましい。例えば、ダミー電極１５１は、領域Ａのうちパターン配線１２１の密度が比較的低い部分に配置されていることが好ましい。
以上のように構成された本実施の形態に係る回路モジュール１によれば、引出電極１３２を備えない比較例に係る回路モジュールに比べて、シールド電極４０と内層グランド電極１３１との接続信頼性を高めることができる。
具体的には、比較例に係る回路モジュールでは、基材層を形成する樹脂またはセラミックと、パターン配線等の導体を形成する銀または銅との熱収縮率が異なるため、多層基板を加熱する工程で多層基板に反り及びうねりが発生する場合がある。このような反りやうねりが発生した多層基板に対して多層基板の側面で内層グランド電極に接続されるシールド電極を配置すると、シールド電極と内層グランド電極との接続不良が生じやすくなり、これらの接続信頼性が低下するという問題がある。
これに対して、本実施の形態に係る回路モジュール１によれば、内層グランド電極１３１及び引出電極１３２それぞれの端部が多層基板１０の側面から露出してシールド電極４０に接続されている。
これにより、シールド電極４０と内層グランド電極１３１との接続信頼性を高めることができる。
また、本実施の形態に係る回路モジュール１によれば、引出電極１３２の端部は、積層方向に見て、パターン配線１２１の密度が他よりも低い部分に近接する多層基板１０の辺でシールド電極４０に接続されている。
ここで、パターン配線１２１の密度が他よりも低い部分に近接する多層基板１０の辺では、上述した熱収縮率の差により、特に反り及びうねりが発生しやすい。そこで、このような辺において引出電極１３２の端部がシールド電極４０に接続されることにより、当該辺の近傍に引出電極１３２が配置されることになり、反り及びうねりが発生しやすい多層基板１０の側方端部におけるこれらの発生を抑制することができる。具体的には、引出電極１３２を配置することにより、多層基板１０におけるパターン電極密度の偏りを低減して均一化させることができるため、多層基板１０の反り及びうねりを抑制することができる。つまり、多層基板１０の反り及びうねりが発生しやすい部分において、これらの発生を効果的に抑制することができる。
また、本実施の形態に係る回路モジュール１によれば、引出電極１３２は、内層グランド電極１３１上に直接配置されている。
これにより、内層グランド電極１３１と引出電極１３２とがビア１２２等を介して接続される場合に比べて、内層グランド電極１３１と引出電極１３２との間の寄生インダクタンスを低減することができる。よって、引出電極１３２を電気的に強固なグランドとすることができるため、シールド電極４０によるシールド機能を一層高めることができる。
また、本実施の形態に係る回路モジュール１によれば、多層基板１０の同一の層に複数の引出電極１３２が配置されていることにより、シールド電極４０と引出電極１３２との接触面積の総和を大きく確保することができる。よって、シールド電極４０と内層グランド電極１３１との接続信頼性を一層高めることができる。
また、本実施の形態に係る回路モジュール１によれば、ダミー電極１５１を有することにより、多層基板１０における導体の分布のバラつきを一層低減して均一化させることができる。よって、多層基板１０の反り及びうねりを一層抑制することができる。
また、本実施の形態に係る回路モジュール１によれば、内層グランド電極１３１が積層方向に見て多層基板１０の略全体に配置されていることにより、少なくとも一部が内層グランド電極１３１と重なるように配置される引出電極１３２のレイアウト自由度を高めることができる。
また、本実施の形態に係る回路モジュール１によれば、引出電極１３２が積層方向に見て多層基板１０の端部のみに配置されていることにより、多層基板１０全体の厚みの増加を抑制しつつ、多層基板１０の反り及びうねりを抑制することができる。
（実施の形態１の変形例１）
なお、引出電極は、内層グランド電極１３１上に直接配置されていなくてもよく、例えば、ビア１２２を介して内層グランド電極１３１に接続されていてもかまわない。
図４は、実施の形態１の変形例１に係る回路モジュール１Ａの断面図である。同図に示す回路モジュール１Ａは、図２に示した回路モジュール１に比べて、引出電極１３２Ａがビア１２２を介して内層グランド電極１３１と接続されている点が異なる。
このように構成された回路モジュール１Ａであっても、上記実施の形態１と同様に、内層グランド電極１３１及び引出電極１３２Ａそれぞれの端部が多層基板１０の側面から露出してシールド電極４０に接続されていることにより、シールド電極４０と内層グランド電極１３１との接続信頼性を高めることができる。
（実施の形態１の変形例２）
また、上記実施の形態１では、引出電極１３２は、積層方向に見て、多層基板１０の辺に沿って等間隔に配置されるとしたが、これに限らない。
図５は、実施の形態１の変形例２に係る回路モジュール１Ｂにおける引出電極１３２Ｂの配置を示すレイアウト図である。同図に示す引出電極１３２Ｂは、図３に示した引出電極１３２に比べて、積層方向に見て、多層基板１０の辺に沿って延設されている。
このように構成された回路モジュール１Ｂであっても、上記実施の形態１と同様に、内層グランド電極１３１及び引出電極１３２Ｂそれぞれの端部が多層基板１０の側面から露出してシールド電極４０に接続されていることにより、シールド電極４０と内層グランド電極１３１との接続信頼性を高めることができる。
なお、本変形例では、引出電極１３２Ｂは、積層方向に見て、多層基板１０の辺ごとに独立に配置されているが、これに限らず、例えば、多層基板１０の隣り合う２つの辺で連続して配置されていてもかまわないし、多層基板１０の辺に沿って環状に延設されていてもかまわない。
（実施の形態１の変形例３）
また、多層基板１０の内層には、さらに、ＢＡＳペースト層が配置されていてもかまわない。
図６は、実施の形態１の変形例３に係る回路モジュール１Ｃの断面図である。
同図に示す回路モジュール１Ｃは、図２に示した回路モジュール１に比べて、さらに、多層基板１０が、積層方向に見て引出電極１３２と重ならない位置に配置されたＢＡＳペースト層１６１を有する点が異なる。
ＢＡＳペースト層１６１は、本実施の形態では、内層グランド電極１３１と異なる層に配置され、積層方向に見てダミー電極１５１と略同一形状かつ同一位置に配置されている、絶縁体層である。なお、ＢＡＳペースト層１６１は、積層方向に見て、引出電極１３２と重ならない位置に配置されていればよく、形状及び配置位置は特に限定されない。ただし、多層基板１０の反り及びうねりを抑制する観点からは、積層方向に見て、パターン配線１２１の密度が低い部分に配置されることが好ましい。例えば、ＢＡＳペースト層１６１は、領域Ａ（図３参照）のうちパターン配線１２１の密度が比較的低い部分に配置されていることが好ましい。
このようなＢＡＳペースト層１６１の材質は特に限定されないが、例えば、Ｂａ（バリウム）、Ａｌ（アルミニウム）、Ｓｉ（シリコン）を主たる成分とする誘電体材料（ＢＡＳ材）が用いられ得る。
このように構成された回路モジュール１Ｃであっても、上記実施の形態１と同様に、内層グランド電極１３１及び引出電極１３２それぞれの端部が多層基板１０の側面から露出してシールド電極４０に接続されていることにより、シールド電極４０と内層グランド電極１３１との接続信頼性を高めることができる。
また、本変形例に係る回路モジュール１Ｃによれば、多層基板１０がＢＡＳペースト層１６１を有することにより、多層基板１０全体の厚みを均一化させることができる。具体的には、多層基板１０全体の厚みは、多層基板１０における導体の分布に依存し、導体の密度が高い部分では厚くなり、低い部分では薄くなる。このような多層基板１０の厚みが薄くなる部分では、特にうねりが生じやすい。このため、導体の密度が低い部分にＢＡＳペースト層１６１を配置することにより、多層基板１０の厚みを均一化させて反り及びうねりを一層抑制することができる。
（実施の形態２）
上記実施の形態１及びその変形例では、引出電極は多層基板１０内の１層にのみ配置されていた。しかし、引出電極は、多層基板１０内の複数層に配置されていてもかまわない。また、上記実施の形態１及びその変形例では、多層基板１０内にダミー電極１５１が配置されるとしたが、ダミー電極１５１は配置されていなくてもかまわない。そこで、以下、このような構成を有する回路モジュールを実施の形態２として説明する。
図７は、実施の形態２に係る回路モジュール２の断面図である。
同図に示す回路モジュール２は、図４に示した回路モジュール１Ａに比べて、引出電極１３２Ａに代わり、上側引出電極２３２及び下側引出電極２３３が配置され、ダミー電極１５１が配置されていない点が異なる。なお、上側引出電極２３２は、上述した引出電極１３２Ａに相当するため、以下では下側引出電極２３３に関する事項について主に説明し、上側引出電極２３２については、適宜簡略化して説明する。
また、回路モジュール２は、回路モジュール１Ａに比べて、内層グランド電極１３１及び上側引出電極２３２が配置されている層が異なるが、これらの層は回路モジュール１Ａと同じ層であってもかまわない。
下側引出電極２３３は、内層グランド電極１３１よりも下側に配置された引出電極である。本実施の形態では、下側引出電極２３３は、ビア１２２を介して内層グランド電極１３１と接続されている。なお、下側引出電極２３３は、ビア１２２を介さずに、内層グランド電極１３１上（この場合は内層グランド電極１３１の下面、つまりＺ軸方向マイナス側）に直接配置されていてもかまわない。
これら上側引出電極２３２及び下側引出電極２３３は、本実施の形態では、図８に示すように配置されている。
図８は、実施の形態２に係る回路モジュール２における上側引出電極２３２及び下側引出電極２３３の配置を示すレイアウト図である。
同図に示すように、上側引出電極２３２と下側引出電極２３３とは、積層方向に見て、互いに重ならない位置に配置され、具体的には、多層基板１０の辺に沿って交互に配置されている。また、例えば、上側引出電極２３２と下側引出電極２３３とは、略同等の形状及びサイズで配置されている。なお、上側引出電極２３２と下側引出電極２３３とは、互いに異なる形状またはサイズで配置されていてもかまわない。
このような上側引出電極２３２及び下側引出電極２３３は、同一の材質によって形成されていてもかまわないし、互いに異なる材質によって形成されていてもかまわない。
以上のように構成された回路モジュール２であっても、上記実施の形態１と同様に、内層グランド電極１３１及び引出電極（本変形例では、上側引出電極２３２及び下側引出電極２３３）それぞれの端部が多層基板１０の側面から露出してシールド電極４０に接続されていることにより、シールド電極４０と内層グランド電極１３１との接続信頼性を高めることができる。
また、本実施の形態に係る回路モジュール２によれば、引出電極として、上側引出電極２３２及び下側引出電極２３３が配置されている。このように引出電極として複数層の電極（上側引出電極２３２及び下側引出電極２３３）を配置することにより、反り及びうねりが発生しやすい多層基板１０の側方端部において、これらの発生を一層抑制することができる。このため、シールド電極４０と内層グランド電極１３１との接続信頼性を一層高めることができる。
また、内層グランド電極１３１の上側及び下側のそれぞれに引出電極（上側引出電極２３２または下側引出電極２３３）が配置されていることにより、多層基板１０の反り及びうねりの態様によらず、シールド電極４０と内層グランド電極１３１との接続信頼性を高めることができる。
具体的には、多層基板１０は、多層基板１０内におけるパターン配線１２１の分布状況及び実装部品２１〜２３の配置位置等により、上に凸の形状で反る場合と下に凸の形状で反る場合とがある。これらの形状の違いにより、シールド電極４０との接触面積を確保しやすい引出電極が上側引出電極２３２と下側引出電極２３３とで入れ替わり得る。よって、上側引出電極２３２と下側引出電極２３３とを配置することにより、多層基板１０の反り及びうねりの態様によらず、シールド電極４０と内層グランド電極１３１との接続信頼性を高めることができる。
また、本実施の形態に係る回路モジュール２によれば、積層方向に見て上側引出電極２３２と下側引出電極２３３とが交互に配置されることにより、積層方向における引出電極の厚みを均一化することができる。よって、多層基板１０の反り及びうねりを一層抑制することができる。
（その他の実施の形態）
以上、本発明の実施の形態及びその変形例に係る回路モジュールについて説明したが、本発明は、個々の実施の形態及びその変形例には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態及びその変形例に施したものや、異なる実施の形態及びその変形例における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。
例えば、上記説明では、引出電極の端部は、積層方向に見て、パターン配線１２１の密度が他よりも低い部分に近接する多層基板１０の辺において、シールド電極４０に接続されるとした。しかし、引出電極の端部は、パターン配線１２１の密度が高い部分に近接する多層基板１０の辺において、シールド電極４０に接続されてもかまわない。
また、例えば、上記説明では、多層基板１０の同一の層に、複数の引出電極が配置されているとした。しかし、多層基板１０の同一の層に、１つの引出電極のみが配置されていてもかまわない。
また、例えば、上記実施の形態２では、積層方向に見て、上側引出電極２３２と下側引出電極２３３とが交互に配置されるとしたが、上側引出電極２３２及び下側引出電極２３３のそれぞれが、連続して配置されてもかまわない。
また、ダミー電極１５１及びＢＡＳペースト層１６１のそれぞれは、積層方向に見て、引出電極と少なくとも一部が重なる位置に配置されてもかまわない。
また、例えば、多層基板１０は、一の内層グランド電極１３１と、当該一の内層グランド電極から引き出された引出電極とからなる組を複数組備えてもよい。
また、例えば、引出電極は、パターン配線１２１を介さずに内層グランド電極１３１に接続されている（すなわち、内層グランド電極１３１から引き出される）ことが好ましいいが、パターン配線１２１を介して内層グランド電極１３１に接続されてもよい。
また、例えば、引出電極は、積層方向に見て、多層基板１０の周縁端部の一部のみに配置されていてもよい。つまり、シールド電極４０は、多層基板１０の全ての側面のうち１つの側面のみで引出電極と接続されてもよい。
本発明は、回路モジュール部品として、携帯電話などの通信機器に広く利用できる。
１、１Ａ、１Ｂ、１Ｃ、２ 回路モジュール
１０ 多層基板
１１ 積層素体
２１〜２３ 実装部品
３０ 樹脂
４０ シールド電極
１１１〜１１８ 基材層
１２１ パターン配線
１２２ ビア
１３１ 内層グランド電極
１３２、１３２Ａ、１３２Ｂ 引出電極
１４１、１４２ 表面電極
１５１ ダミー電極
１６１ ＢＡＳペースト層
２３２ 上側引出電極
２３３ 下側引出電極

Claims (10)

  1. 内層グランド電極及び当該内層グランド電極から引き出された引出電極を有する多層基板と、
    前記多層基板に実装された実装部品と、
    前記実装部品を覆う樹脂と、
    前記樹脂、及び前記多層基板の側面の少なくとも一部を覆うシールド電極とを備え、
    前記引出電極は、
    前記多層基板内で前記内層グランド電極と電気的に接続され、かつ、前記多層基板の積層方向に見て少なくとも一部が前記内層グランド電極に重なるように配置され、
    端部が前記多層基板の側面から露出して前記シールド電極に接続されており、
    前記内層グランド電極は、端部が前記多層基板の側面から露出して前記シールド電極に接続されている、
    回路モジュール。
  2. 前記多層基板は、前記実装部品とともに所定の回路を構成する１以上のパターン配線を内層に有し、
    前記引出電極の端部は、前記積層方向に見て、前記パターン配線の密度が他よりも低い部分に近接する前記多層基板の辺において、前記シールド電極に接続されている、
    請求項１に記載の回路モジュール。
  3. 前記引出電極は、前記内層グランド電極上に直接配置されている、
    請求項１または２に記載の回路モジュール。
  4. 前記多層基板の同一の層に、複数の前記引出電極が配置されている、
    請求項１〜３のいずれか１項に記載の回路モジュール。
  5. 前記引出電極は、
    前記内層グランド電極よりも上側に配置された上側引出電極と、
    前記内層グランド電極よりも下側に配置された下側引出電極とを含む、
    請求項１〜３のいずれか１項に記載の回路モジュール。
  6. 前記上側引出電極と前記下側引出電極とは、前記積層方向に見て、前記多層基板の辺に沿って交互に配置される、
    請求項５に記載の回路モジュール。
  7. 前記多層基板は、さらに、前記積層方向に見て前記引出電極と重ならない位置に配置されたダミー電極を有する、
    請求項１〜６のいずれか１項に記載の回路モジュール。
  8. 前記多層基板は、さらに、前記積層方向に見て前記引出電極と重ならない位置に配置されたＢＡＳペースト層を有する、
    請求項１〜７のいずれか１項に記載の回路モジュール。
  9. 前記内層グランド電極は、前記積層方向に見て、前記多層基板の略全体に配置されている、
    請求項１〜８のいずれか１項に記載の回路モジュール。
  10. 前記引出電極は、前記積層方向に見て、前記多層基板の端部のみに配置されている、
    請求項１〜９のいずれか１項に記載の回路モジュール。
JP2018508067A 2016-03-31 2017-03-28 回路モジュール Active JP6669248B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016073311 2016-03-31
JP2016073311 2016-03-31
PCT/JP2017/012613 WO2017170535A1 (ja) 2016-03-31 2017-03-28 回路モジュール

Publications (2)

Publication Number Publication Date
JPWO2017170535A1 true JPWO2017170535A1 (ja) 2018-12-27
JP6669248B2 JP6669248B2 (ja) 2020-03-18

Family

ID=59964558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018508067A Active JP6669248B2 (ja) 2016-03-31 2017-03-28 回路モジュール

Country Status (4)

Country Link
US (1) US10916496B2 (ja)
JP (1) JP6669248B2 (ja)
CN (1) CN109075131A (ja)
WO (1) WO2017170535A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103125B2 (en) * 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
JP7352840B2 (ja) * 2018-09-14 2023-09-29 ニデックアドバンステクノロジー株式会社 検査指示情報生成装置、基板検査システム、検査指示情報生成方法、及び検査指示情報生成プログラム
WO2020071020A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 高周波モジュールおよび通信装置
WO2020071021A1 (ja) 2018-10-05 2020-04-09 株式会社村田製作所 高周波モジュールおよび通信装置
EP3905349B1 (en) 2018-12-27 2024-02-07 Denka Company Limited Light-emitting substrate, and lighting device
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US11398424B2 (en) * 2020-02-18 2022-07-26 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
JP7400941B2 (ja) 2020-03-11 2023-12-19 株式会社村田製作所 樹脂多層基板
JP7349408B2 (ja) * 2020-06-04 2023-09-22 株式会社藤商事 遊技機
CN219677248U (zh) * 2020-08-26 2023-09-12 株式会社村田制作所 高频电子部件和模块
WO2022044515A1 (ja) * 2020-08-26 2022-03-03 株式会社村田製作所 高周波電子部品及びモジュール
WO2023127091A1 (ja) * 2021-12-28 2023-07-06 三菱電機株式会社 半導体装置及び空中線

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP2006185977A (ja) * 2004-12-27 2006-07-13 Kyocera Corp 配線基板
JP2011077430A (ja) * 2009-10-01 2011-04-14 Panasonic Corp モジュールとモジュールの製造方法
JP2011159788A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
JP2013026330A (ja) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd 回路モジュール
WO2015194435A1 (ja) * 2014-06-20 2015-12-23 株式会社村田製作所 回路モジュール及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374159A (en) * 1981-07-27 1983-02-15 Bell Telephone Laboratories, Incorporated Fabrication of film circuits having a thick film crossunder and a thin film capacitor
JPH10308582A (ja) 1997-05-07 1998-11-17 Denso Corp 多層配線基板
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
WO2011040030A1 (ja) * 2009-10-01 2011-04-07 パナソニック株式会社 モジュールとその製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP2006185977A (ja) * 2004-12-27 2006-07-13 Kyocera Corp 配線基板
JP2011077430A (ja) * 2009-10-01 2011-04-14 Panasonic Corp モジュールとモジュールの製造方法
JP2011159788A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
JP2013026330A (ja) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd 回路モジュール
WO2015194435A1 (ja) * 2014-06-20 2015-12-23 株式会社村田製作所 回路モジュール及びその製造方法

Also Published As

Publication number Publication date
WO2017170535A1 (ja) 2017-10-05
JP6669248B2 (ja) 2020-03-18
CN109075131A (zh) 2018-12-21
US20190035716A1 (en) 2019-01-31
US10916496B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
JP6669248B2 (ja) 回路モジュール
JP7120295B2 (ja) 高周波モジュール
CN110036469B (zh) 高频模块
US8144449B2 (en) Electronic component and electronic component built-in substrate
KR102004793B1 (ko) 적층 전자부품 및 그 실장기판
WO2019098316A1 (ja) 高周波モジュール
US20060043562A1 (en) Circuit device and manufacture method for circuit device
JP2012235080A (ja) チップ型コイル部品
JP2012160578A (ja) 半導体装置
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
US20130250528A1 (en) Circuit module
US9538644B2 (en) Multilayer wiring substrate and module including same
JPWO2020100849A1 (ja) 実装型電子部品、および、電子回路モジュール
US20230230951A1 (en) Circuit module
US20170179014A1 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
US9437559B2 (en) High-frequency module
JP2015138925A (ja) 多層配線基板
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5951156B2 (ja) 表面実装高周波回路
JP3798978B2 (ja) 多層配線基板
US10388628B2 (en) Electronic component package
JP6256575B2 (ja) 高周波モジュール
US20220046793A1 (en) Multilayer resin substrate and electronic component
JP6181455B2 (ja) 配線基板
JP2012109386A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R150 Certificate of patent or registration of utility model

Ref document number: 6669248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150