JPWO2017109878A1 - 高周波回路の電磁シールド構造及び高周波モジュール - Google Patents

高周波回路の電磁シールド構造及び高周波モジュール Download PDF

Info

Publication number
JPWO2017109878A1
JPWO2017109878A1 JP2016534271A JP2016534271A JPWO2017109878A1 JP WO2017109878 A1 JPWO2017109878 A1 JP WO2017109878A1 JP 2016534271 A JP2016534271 A JP 2016534271A JP 2016534271 A JP2016534271 A JP 2016534271A JP WO2017109878 A1 JPWO2017109878 A1 JP WO2017109878A1
Authority
JP
Japan
Prior art keywords
frequency circuit
conductive material
frequency
shield structure
electromagnetic shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016534271A
Other languages
English (en)
Other versions
JP6058225B1 (ja
Inventor
森本　康夫
康夫 森本
秀浩 吉岡
秀浩 吉岡
明道 廣田
明道 廣田
米田　尚史
尚史 米田
拓真 石橋
拓真 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6058225B1 publication Critical patent/JP6058225B1/ja
Publication of JPWO2017109878A1 publication Critical patent/JPWO2017109878A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

高周波パッケージ（２００）を収納する金属筐体（３００）の窪み（３０２）は、第１空間（３０３）と第２空間（３０４）とを有して断面凸形状に構成される。熱伝導性材料（４００）は、排熱フィン（３０１）付きの金属筐体（３００）と高周波パッケージ（２００）とに挟まれる。

Description

この発明は、無線通信機器、レーダ装置等の高周波モジュール内における電磁波の空間結合の抑圧、すなわち、高周波モジュール内に搭載された高周波回路間の不要な結合の抑圧、高アイソレーション化、及び、高周波回路の排熱性向上を兼ね備えた高周波回路の電磁シールド構造に関するものである。
一般に、高周波回路のアイソレーションが動作周波数の範囲で十分な値となるように、高周波モジュール及びパッケージの各寸法は、導波管とした場合の遮断周波数が十分高く、また、キャビティとした場合の共振周波数が十分高くなるように設計されている。
例えば、特許文献１に示された高周波モジュールでは、半導体チップが実装された高周波モジュールの空間、即ち、キャビティを、凸型あるいは２段の凸型とすることで、そのキャビティ共振周波数、あるいは、導波管遮断周波数を高くしている。
また、高周波パッケージは一般的に発熱の大きい部品であり、その排熱構造も必要である。
例えば、特許文献２に示された高周波モジュールでは、高周波パッケージを実装する金属ケースに排熱フィンを一体に備えるとともに、高周波パッケージと金属ケースとの間に熱伝導性シートを配置することで、高周波パッケージの排熱性を向上させている。
特開２０００―２３６０４５号公報 特開２００８―３０６０６４号公報
上記特許文献１に記載の高周波モジュールにおいては、半導体チップで発生した熱の排熱経路は、当該半導体チップが実装された基板方向だけであり、排熱性に課題がある。
また、上記特許文献２に記載の高周波モジュールにおいては、高周波パッケージが配置された空間に熱伝導性シートが配置されており、その熱伝導性シートが持つ比誘電率により波長は短縮され、キャビティ共振周波数あるいは導波管遮断周波数が低くなるという課題がある。
しかしながら、上記のような２つの課題を同時に解決するための構成は、従来提案されていなかった。
この発明は、上記のような課題を解決するためになされたもので、キャビティ共振周波数あるいは導波管遮断周波数を高めることができ、さらに、高周波回路の排熱性に優れた高周波回路の電磁シールド構造を得ることを目的とする。
この発明に係る高周波回路の電磁シールド構造は、接地導体が設けられ、高周波回路が実装される誘電体基板と、高周波回路を収納する窪みを有し、接地導体と導通して誘電体基板に固定される金属筐体と、電気的絶縁性を有する熱伝導性材料とを備え、金属筐体には、排熱機構が設けられ、窪みは、高周波回路に対向する第１底面と当該第１底面から立ち上がる第１側面とで区画される第１空間、及び、高周波回路に対向して第１底面よりも窪みが浅い位置にある第２底面と当該第２底面から立ち上がる第２側面とで区画され、第１空間よりも外周側に張り出した第２空間を有し、高周波回路が金属筐体と間隔を空けて第２空間に収納され、熱伝導性材料が第１又は第２底面と高周波回路とに挟まれることを特徴とするものである。
この発明によれば、高周波回路を収納する金属筐体の窪みが、第１底面と当該第１底面から立ち上がる第１側面とで区画される第１空間、及び、第１底面よりも窪みが浅い位置にある第２底面と当該第２底面から立ち上がる第２側面とで区画され、第１空間よりも外周側に張り出した第２空間を有し、熱伝導性材料が、排熱機構を設けた金属筐体の第１又は第２底面と高周波回路とに挟まれるので、キャビティ共振周波数あるいは導波管遮断周波数を高めることができ、さらに、高周波回路の排熱性に優れた高周波回路の電磁シールド構造とすることができる。
この発明の実施の形態１に係る高周波回路の電磁シールド構造を示す断面図である。 図１に示す高周波回路の電磁シールド構造の理解を助けるための参考例を示す断面図である。 図３Ａは、図１に示す高周波回路の電磁シールド構造についての電磁解析の構造図であり、図３Ｂは、図２に示す高周波回路の電磁シールド構造についての電磁解析の構造図である。 この発明の実施の形態１に係る高周波回路の電磁シールド構造の第１変形例を示す断面図である。 この発明の実施の形態１に係る高周波回路の電磁シールド構造の第２変形例を示す断面図である。 この発明の実施の形態２に係る高周波回路の電磁シールド構造を示す断面図である。 図６に示す高周波回路の電磁シールド構造についての電磁解析の構造図である。 この発明の実施の形態２に係る高周波回路の電磁シールド構造の第１変形例を示す断面図である。 図８に示す高周波回路の電磁シールド構造についての電磁解析の構造図である。 この発明の実施の形態２に係る高周波回路の電磁シールド構造の第２変形例を示す断面図である。 この発明の実施の形態２に係る高周波回路の電磁シールド構造の第３変形例を示す断面図である。 この発明の実施の形態３に係る高周波回路の電磁シールド構造を示す断面図である。 図１２に示す高周波回路の電磁シールド構造についての電磁解析の構造図である。 この発明の実施の形態３に係る高周波回路の電磁シールド構造の第１変形例を示す断面図である。 図１４に示す高周波回路の電磁シールド構造についての電磁解析の構造図である。 この発明の実施の形態３に係る高周波回路の電磁シールド構造の第２変形例を示す断面図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、この発明の実施の形態１に係る高周波回路の電磁シールド構造を示すための、高周波モジュールの断面図である。高周波回路の電磁シールド構造は、高周波モジュールに備えられる。そして、当該高周波モジュールは、無線通信機器、レーダ装置等で用いられる。
誘電体基板１００には、高周波回路を備えた略直方体の高周波パッケージ２００が、はんだバンプ２０１によりＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装されている。
金属筐体３００は、外観略直方体の容器型の部材であり、実装された高周波パッケージ２００を覆うように、例えばねじ締め等により誘電体基板１００に固定されている。金属筐体３００は、誘電体基板１００に対向する面とは反対側の面に、当該面から立ち上がる排熱フィン３０１を一体的に有している。また、金属筐体３００は、誘電体基板１００に対向する面の一部が窪んで断面が凸形状を成す窪み３０２を有している。
断面凸形状の窪み３０２は、第１空間３０３と、第１空間３０３よりも外周側に張り出した第２空間３０４とを有する。
第１空間３０３は、熱伝導性材料４００を挟んで高周波パッケージ２００に対向する第１底面３０５と、第１底面３０５から誘電体基板１００に向けて立ち上がる第１側面３０６とで区画される略直方体の空間である。第１側面３０６は、第１底面３０５と後述の第２底面３０７とをつなぐ一連の面を意味する。
第２空間３０４は、高周波パッケージ２００に対向して第１底面３０５よりも窪みが浅い位置にある第２底面３０７と、第２底面３０７から誘電体基板１００に向けて立ち上がる第２側面３０８とで区画される略直方体の空間である。
窪み３０２のうちの第１空間３０３は、熱伝導性材料４００が充填された状態となっている。また、窪み３０２のうちの第２空間３０４には、高周波パッケージ２００が金属筐体３００と間隔を空けた状態で収納されている。
誘電体基板１００では、高周波パッケージ２００が実装された面において、高周波パッケージ２００の外周に、接地導体パターンとして形成された接地導体１０２が設けられている。また、誘電体基板１００では、当該面に対する裏面において、接地導体パターンとして形成された接地導体１０１が設けられている。接地導体１０１と接地導体１０２は、誘電体基板１００を貫くようにして設けられた柱状導体１０３により、電気的に導通している。金属筐体３００は、誘電体基板１００に例えばねじ締め等により固定されると、接地導体１０２と接触して、接地導体１０１，１０２及び柱状導体１０３と電気的に導通する。
熱伝導性材料４００は、優れた熱伝導性と電気的絶縁性とを有し、第１底面３０５、第１側面３０６、第２底面３０７、第２側面３０８等から成り窪み３０２が形成された金属筐体３００の面と、高周波パッケージ２００とに挟まれる略直方体の部材である。より具体的には、熱伝導性材料４００は、第１底面３０５と高周波パッケージ２００の双方に接触した状態で、第１底面３０５と高周波パッケージ２００とに挟まれている。そして、高周波パッケージ２００で発生した熱を金属筐体３００へと伝える。熱伝導性材料４００は、例えばシリコンで構成される。あるいは、金属またはカーボンを含む樹脂材で構成されてもよい。
次に、上記のように構成された高周波回路の電磁シールド構造の効果について、有限要素法による電磁界解析の実施結果を用いて説明する。
ここで、図１に示した高周波回路の電磁シールド構造の理解を助けるための参考例を、図２に示す。図２に示す高周波回路の電磁シールド構造は、金属筐体５００が、断面が矩形の窪み５０１を有している点で、図１の高周波回路の電磁シールド構造と異なる。
図３Ａ及び図３Ｂは、電磁界解析の構造図であり、導波管断面図である。図３Ａは、図１に示した高周波回路の電磁シールド構造に対応し、図３Ｂは、図２に参考例として示した高周波回路の電磁シールド構造に対応する。図３Ａ及び図３Ｂの紙面における左方又は右方から見た際の導波管断面図も、図３Ａ及び図３Ｂと同様のものである。
電磁界解析では、高周波パッケージ２００を比誘電率１０のシリコンＭ１、熱伝導性材料４００を比誘電率４の熱伝導性材料Ｍ２、第２空間３０４及び窪み５０１が成す空間を比誘電率１の空気Ｍ３に対応させ、図３Ａ及び図３Ｂにおける各寸法をａ：６．０［ｍｍ］、ｂ：１．５［ｍｍ］、ｃ：０．５［ｍｍ］、ｄ：５．０［ｍｍ］、ｅ：０．３［ｍｍ］、ｆ：４．０［ｍｍ］としてモデル化した。なお、図３Ａ及び図３Ｂ中、同一記号は同一寸法又は同一材料である。
電磁界解析の結果、図３Ａ及び図３Ｂそれぞれの導波管における遮断周波数は、図３Ａの場合が１４．３［ＧＨｚ］、図３Ｂの場合が１１．８［ＧＨｚ］であった。このように、高周波パッケージ２００を収納する窪み３０２が、第１空間３０３と第２空間３０４を有して断面凸形状に構成された実施の形態１に係る高周波回路の電磁シールド構造は、そうでない参考例としての高周波回路の電磁シールド構造に比べ、遮断周波数が高くなる。これに伴い、実施の形態１に係る高周波回路の電磁シールド構造のキャビティ共振周波数もまた、高くなる。
また、排熱性は、高周波パッケージ２００が熱伝導性材料４００を介して排熱フィン３０１付きの金属筐体３００に接触しているために高く、またその際、熱伝導性材料４００が高周波パッケージ２００に接する面積、および、熱伝導性材料４００が金属筐体３００に接する面積が大きいと、排熱性はさらに高くなる。図１のように、第１側面３０６に接触して熱伝導性材料４００が配置されることで、その分、実施の形態１に係る高周波回路の電磁シールド構造は、さらに排熱性が高いものとなっている。
なお、上記では、排熱機構として排熱フィン３０１を備えた場合について説明した。しかしながら、排熱フィン３０１に替えて、排熱機構として金属筐体３００にヒートパイプを備えるようにしてもよい。後述する実施の形態２，３でも同様である。要は、金属筐体３００に、金属筐体３００外部への熱移動を促進させる排熱機構が設けられていればよい。
また、上記では、高周波回路が、高周波パッケージ２００として他の部品又は他の高周波回路等とパッケージ化されているものとした。しかしながら、高周波回路がそのようにはパッケージ化されていない状態で、誘電体基板１００に実装されていてもよい。後述する実施の形態２，３でも同様である。
また、図４には、熱伝導性材料４００が、第１側面３０６に加えて第２底面３０７にも接触して配置された場合を示す。このようにすれば、図１で示した構成からさらに放熱性能を高めることができる。なお、図４に示す構成は、図１で示した構成よりも遮断周波数が若干下がるが、図２で示した参考例と比較すれば、遮断周波数は十分高いレベルに維持される。
また、図５には、熱伝導性材料４００が、第１側面３０６と間隔を空けて配置された場合を示す。このようにすれば、図１で示した構成からさらに遮断周波数を高くすることができる。なお、図５に示す構成は、図１で示した構成よりも排熱性が若干下がるが、それでもなお十分高いレベルの排熱性が維持される。
このように、熱伝導性材料４００と金属筐体３００との接触量を変えることで、遮断周波数と排熱性のバランスを調整することが可能である。
以上のように、この実施の形態１に係る高周波回路の電磁シールド構造によれば、高周波パッケージ２００を収納する窪み３０２は、第１空間３０３と第２空間３０４を有して断面凸形状に構成され、熱伝導性材料４００は、排熱フィン３０１付きの金属筐体３００と高周波パッケージ２００とに挟まれることとした。これにより、キャビティ共振周波数あるいは導波管遮断周波数を高めることができ、さらに、優れた排熱性を得ることができる。
また、熱伝導性材料４００は、第１側面３０６に接触して配置されることとした。従って、遮断周波数を十分高いレベルに維持しつつ、放熱性能をさらに高めることができる。
また、熱伝導性材料４００は、第１側面３０６及び第２底面３０７に接触して配置されることとした。従って、遮断周波数を十分高いレベルに維持しつつ、放熱性能をさらに高めることができる。
また、熱伝導性材料４００は、第１側面３０６と間隔を空けて配置されることとした。従って、排熱性を十分高いレベルに維持しつつ、遮断周波数をさらに高くすることができる。
実施の形態２．
図６は、この発明の実施の形態２に係る高周波回路の電磁シールド構造を示すための、高周波モジュールの断面図である。
実施の形態２に係る高周波回路の電磁シールド構造は、熱伝導性材料４００が略直方体の空隙を形成する窪み４０１を有している点で、実施の形態１に係る高周波回路の電磁シールド構造と異なる。具体的には、金属筐体３００の第１底面３０５に対向する面４０２の中央部、つまり、キャビティ構造によって生じる共振器の中心付近であって電界分布の集中する箇所に、窪み４０１が形成されている。
次に、熱伝導性材料４００に窪み４０１を有する高周波回路の電磁シールド構造の効果について、有限要素法による電磁界解析の実施結果を用いて説明する。
図７は、電磁界解析の構造図であり、導波管断面図である。
電磁界解析では、高周波パッケージ２００を比誘電率１０のシリコンＭ１、熱伝導性材料４００を比誘電率４の熱伝導性材料Ｍ２、第２空間３０４及び窪み４０１により形成される空隙を比誘電率１の空気Ｍ３に対応させ、図７における各寸法をａ：６．０［ｍｍ］、ｂ：１．５［ｍｍ］、ｃ：０．５［ｍｍ］、ｄ：５．０［ｍｍ］、ｅ：０．３［ｍｍ］、ｆ：４．０［ｍｍ］、ｇ：１．０［ｍｍ］、ｈ：０．６［ｍｍ］としてモデル化した。
電磁界解析の結果、図７の導波管における遮断周波数は、１５．６［ＧＨｚ］であった。このように、熱伝導性材料４００が窪み４０１を有することで、電界分布の集中する箇所に空隙が形成されて、遮断周波数がさらに高くなる。
また、熱伝導性材料４００と金属筐体３００との間に、窪み４０１による空隙が形成されるため、組立時に熱伝導性材料４００と金属筐体３００の界面における気泡が発生しにくい。従って、製造性が向上し、製造コストが低減される効果を奏する。
また、図８には、熱伝導性材料４００が、窪み４０１に替えて貫通孔４０３を有する場合について示している。貫通孔４０３は、金属筐体３００の第１底面３０５に対向する面４０２と、高周波パッケージ２００に対向する面４０４とを貫く孔である。
図８に示す高周波回路の電磁シールド構造の効果について、有限要素法による電磁界解析の実施結果を用いて説明する。図９は、電磁界解析の構造図であり、導波管断面図である。
電磁界解析では、高周波パッケージ２００を比誘電率１０のシリコンＭ１、熱伝導性材料４００を比誘電率４の熱伝導性材料Ｍ２、第２空間３０４及び貫通孔４０３により形成される空隙を比誘電率１の空気Ｍ３に対応させ、図９における各寸法をａ：６．０［ｍｍ］、ｂ：１．５［ｍｍ］、ｃ：０．５［ｍｍ］、ｄ：５．０［ｍｍ］、ｅ：０．３［ｍｍ］、ｆ：４．０［ｍｍ］、ｇ：１．０［ｍｍ］としてモデル化した。
電磁界解析の結果、図９の導波管における遮断周波数は、１６．５［ＧＨｚ］であった。このように、貫通孔４０３を設けることでも、遮断周波数がさらに高くなる。
また、図１０には、熱伝導性材料４００が、面４０２に形成された窪み４０１に替えて、面４０４に形成された略直方体の窪み４０５を有する場合について示している。また、図１１には、熱伝導性材料４００が、貫通孔４０３を複数有する場合について示している。これらのように構成することでも、実施の形態１の場合よりも遮断周波数がさらに高くなる。
以上のように、この実施の形態２に係る高周波回路の電磁シールド構造によれば、熱伝導性材料４００に、空隙を形成するための窪み４０１、窪み４０５、又は、貫通孔４０３を設けることとした。これにより、実施の形態１の場合よりもさらに導波管遮断周波数を高くすることができる。
実施の形態３．
図１２は、この発明の実施の形態３に係る高周波回路の電磁シールド構造を示すための、高周波モジュールの断面図である。
実施の形態３に係る高周波回路の電磁シールド構造では、金属筐体３００が有する窪み３０２の断面が、２段の凸形状となっている。この断面が２段の凸形状の窪み３０２は、第１空間３０３と第２空間３０４に加え、第１底面３０５の一部が窪んだ空間である第３空間３０９を有する。第３空間３０９は、熱伝導性材料４００を挟んで高周波パッケージ２００に対向する第３底面３１０と、第３底面３１０から誘電体基板１００に向けて立ち上がる第３側面３１１とで区画される略直方体の空間である。第３側面３１１は、第１底面３０５と第３底面３１０とをつなぐ一連の面を意味する。
図１２に示す高周波回路の電磁シールド構造では、熱伝導性材料４００の断面が凸形状を成している。そして、熱伝導性材料４００は、第３底面３１０と間隔を空けた状態で、その一部が第３空間３０９に配置されている。このように、金属筐体３００の第３底面３１０と熱伝導性材料４００との間、つまり、キャビティ構造によって生じる共振器の中心付近であって電界分布の集中する箇所に、空隙が形成されている。
次に、実施の形態３に係る高周波回路の電磁シールド構造の効果について、有限要素法による電磁界解析の実施結果を用いて説明する。
図１３は、電磁界解析の構造図であり、導波管断面図である。
電磁界解析では、高周波パッケージ２００を比誘電率１０のシリコンＭ１、熱伝導性材料４００を比誘電率４の熱伝導性材料Ｍ２、第２空間３０４及び第３底面３１０と熱伝導性材料４００との間に形成される空隙を比誘電率１の空気Ｍ３に対応させ、図１３における各寸法をａ：６．０［ｍｍ］、ｂ：１．５［ｍｍ］、ｃ：０．５［ｍｍ］、ｄ：５．０［ｍｍ］、ｅ：０．３［ｍｍ］、ｆ：４．０［ｍｍ］、ｉ：２．０［ｍｍ］、ｊ：２．０［ｍｍ］、ｋ：１．０［ｍｍ］としてモデル化した。
電磁界解析の結果、図１３の導波管における遮断周波数は、１５．４［ＧＨｚ］であった。このように、第３空間３０９を設けて、第３底面３１０と間隔を空けた状態で熱伝導性材料４００を配置することで、電界分布の集中する箇所に空隙が形成されて、実施の形態１の場合と比べて遮断周波数がさらに高くなる。
また、実施の形態２と同様に、組立時に熱伝導性材料４００と金属筐体３００の界面における気泡が発生しにくく、実施の形態１の場合と比べて製造性が向上し、製造コストが低減される効果を奏する。
また、図１４には、熱伝導性材料４００が第３側面３１１に接触しない、つまり、熱伝導性材料４００が第３空間３０９には配置されないようにして、第３底面３１０と熱伝導性材料４００との間の空隙を大きくした場合について示している。
図１４に示す高周波回路の電磁シールド構造の効果について、有限要素法による電磁界解析の実施結果を用いて説明する。図１５は、電磁界解析の構造図であり、導波管断面図である。
電磁界解析では、高周波パッケージ２００を比誘電率１０のシリコンＭ１、熱伝導性材料４００を比誘電率４の熱伝導性材料Ｍ２、第２空間３０４及び第３底面３１０と熱伝導性材料４００との間に形成される空隙を比誘電率１の空気Ｍ３に対応させ、図１５における各寸法をａ：６．０［ｍｍ］、ｂ：１．５［ｍｍ］、ｃ：０．５［ｍｍ］、ｄ：５．０［ｍｍ］、ｅ：０．３［ｍｍ］、ｆ：４．０［ｍｍ］、ｉ：２．０［ｍｍ］、ｊ：２．０［ｍｍ］としてモデル化した。
電磁界解析の結果、図１５の導波管における遮断周波数は、１６．２［ＧＨｚ］であった。このように、第３底面３１０と熱伝導性材料４００との間の空隙を大きくすることで、遮断周波数がさらに高くなる。
また、図１６には、断面凸形状の窪み３０２が有する第２空間３０４に、高周波パッケージ２００に加え熱伝導性材料４００を配置した場合について示している。このとき、熱伝導性材料４００は、第１底面３０５と間隔を空けた状態で、第２底面３０７と高周波パッケージ２００とに挟まれている。
図１６のようにして第１底面３０５と熱伝導性材料４００との間に空隙を設けることでも、図１２及び図１４に示した構成と同様の効果を奏する。
以上のように、この実施の形態３に係る高周波回路の電磁シールド構造によれば、第３底面３１０と熱伝導性材料４００との間に空隙が形成される、または、熱伝導性材料４００が、第１底面３０５と間隔を空けた状態で第２空間３０４に配置されることとした。これにより、実施の形態１の場合よりもさらに導波管遮断周波数を高くすることができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態においての任意の構成要素の省略が可能である。
以上のように、この発明に係る高周波回路の電磁シールド構造は、キャビティ共振周波数あるいは導波管遮断周波数を高めることができ、さらに、高周波回路の排熱性を高めることもできるので、無線通信機器、レーダ装置等の高周波モジュール内に搭載される高周波回路に対して用いるのに適している。
１００ 誘電体基板、１０１，１０２ 接地導体、１０３ 柱状導体、２００ 高周波パッケージ、２０１ はんだバンプ、３００ 金属筐体、３０１ 排熱フィン、３０２ 窪み、３０３ 第１空間、３０４ 第２空間、３０５ 第１底面、３０６ 第１側面、３０７ 第２底面、３０８ 第２側面、３０９ 第３空間、３１０ 第３底面、３１１ 第３側面、４００ 熱伝導性材料、４０１ 窪み、４０２ 面、４０３ 貫通孔、４０４ 面、４０５ 窪み、５００ 金属筐体、５０１ 窪み。
この発明に係る高周波回路の電磁シールド構造は、接地導体が設けられ、高周波回路が実装される誘電体基板と、高周波回路を収納する窪みを有し、接地導体と導通して誘電体基板に固定される金属筐体と、電気的絶縁性を有する熱伝導性材料とを備え、金属筐体には、排熱機構が設けられ、窪みは、高周波回路に対向する第１底面と当該第１底面から立ち上がる第１側面とで区画される第１空間、及び、高周波回路に対向して第１底面よりも窪みが浅い位置にある第２底面と当該第２底面から立ち上がる第２側面とで区画され、第１空間よりも外周側に張り出した第２空間を有し、高周波回路が金属筐体と間隔を空けて第２空間に収納され、熱伝導性材料が第１底面と高周波回路とに挟まれ、かつ、第１側面と間隔を空けて配置されることを特徴とするものである。
この発明によれば、高周波回路を収納する金属筐体の窪みが、第１底面と当該第１底面から立ち上がる第１側面とで区画される第１空間、及び、第１底面よりも窪みが浅い位置にある第２底面と当該第２底面から立ち上がる第２側面とで区画され、第１空間よりも外周側に張り出した第２空間を有し、熱伝導性材料が、排熱機構を設けた金属筐体の第１底面と高周波回路とに挟まれ、かつ、第１側面と間隔を空けて配置されるので、キャビティ共振周波数あるいは導波管遮断周波数を高めることができ、さらに、高周波回路の排熱性に優れた高周波回路の電磁シールド構造とすることができる。

Claims (9)

  1. 接地導体が設けられ、高周波回路が実装される誘電体基板と、
    前記高周波回路を収納する窪みを有し、前記接地導体と導通して前記誘電体基板に固定される金属筐体と、
    電気的絶縁性を有する熱伝導性材料とを備え、
    前記金属筐体には、排熱機構が設けられ、
    前記窪みは、前記高周波回路に対向する第１底面と当該第１底面から立ち上がる第１側面とで区画される第１空間、及び、前記高周波回路に対向して前記第１底面よりも窪みが浅い位置にある第２底面と当該第２底面から立ち上がる第２側面とで区画され、前記第１空間よりも外周側に張り出した第２空間を有し、
    前記高周波回路が前記金属筐体と間隔を空けて前記第２空間に収納され、前記熱伝導性材料が前記第１又は第２底面と前記高周波回路とに挟まれることを特徴とする高周波回路の電磁シールド構造。
  2. 前記熱伝導性材料は、前記第１底面と前記高周波回路とに挟まれることを特徴とする請求項１記載の高周波回路の電磁シールド構造。
  3. 前記熱伝導性材料は、前記第１側面に接触して配置されることを特徴とする請求項２記載の高周波回路の電磁シールド構造。
  4. 前記熱伝導性材料は、前記第１側面及び前記第２底面に接触して配置されることを特徴とする請求項２記載の高周波回路の電磁シールド構造。
  5. 前記熱伝導性材料は、前記第１側面と間隔を空けて配置されることを特徴とする請求項２記載の高周波回路の電磁シールド構造。
  6. 前記熱伝導性材料は、前記第１底面又は前記高周波回路に対向する面に形成された窪み、又は、前記第１底面に対向する面と前記高周波回路に対向する面とを貫く貫通孔を、有することを特徴とする請求項２記載の高周波回路の電磁シールド構造。
  7. 前記窪みは、前記第１底面の一部が窪んだ空間であって、第３底面と当該第３底面から立ち上がる第３側面とで区画される第３空間を有し、
    前記熱伝導性材料は、前記第３底面と間隔を空けて配置されることを特徴とする請求項２記載の高周波回路の電磁シールド構造。
  8. 前記熱伝導性材料は、前記第１底面と間隔を空けた状態で、前記第２底面と前記高周波回路とに挟まれることを特徴とする請求項１記載の高周波回路の電磁シールド構造。
  9. 請求項１記載の高周波回路の電磁シールド構造と高周波回路とを備えることを特徴とする高周波モジュール。
JP2016534271A 2015-12-24 2015-12-24 高周波回路の電磁シールド構造及び高周波モジュール Active JP6058225B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/085952 WO2017109878A1 (ja) 2015-12-24 2015-12-24 高周波回路の電磁シールド構造及び高周波モジュール

Publications (2)

Publication Number Publication Date
JP6058225B1 JP6058225B1 (ja) 2017-01-11
JPWO2017109878A1 true JPWO2017109878A1 (ja) 2017-12-21

Family

ID=57756211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016534271A Active JP6058225B1 (ja) 2015-12-24 2015-12-24 高周波回路の電磁シールド構造及び高周波モジュール

Country Status (4)

Country Link
US (1) US10438862B2 (ja)
EP (1) EP3376534B1 (ja)
JP (1) JP6058225B1 (ja)
WO (1) WO2017109878A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7127498B2 (ja) * 2018-11-09 2022-08-30 住友電装株式会社 放熱部材及び電気接続箱
JP7272146B2 (ja) * 2019-07-05 2023-05-12 株式会社デンソー レーダ装置
US20210020537A1 (en) * 2019-07-19 2021-01-21 Intel Corporation Integrated heat spreader (ihs) with solder thermal interface material (stim) bleed-out restricting feature
US20210028084A1 (en) * 2019-07-22 2021-01-28 Intel Corporation Variable-thickness integrated heat spreader (ihs)
CN110996606A (zh) * 2020-01-06 2020-04-10 西安电掣风云智能科技有限公司 抗干扰的集成式散热电容模组及其制备方法
US11596052B2 (en) * 2020-06-08 2023-02-28 Intel Corporation Integrated voltage regulator for high performance devices
KR102366273B1 (ko) * 2020-06-30 2022-02-25 주식회사 만도모빌리티솔루션즈 레이더 장치
CN113544844A (zh) 2020-12-28 2021-10-22 英诺赛科(苏州)科技有限公司 半导体封装及其制造方法
US20230007809A1 (en) * 2021-07-02 2023-01-05 Rohde & Schwarz Gmbh & Co. Kg Heat management arrangement, method of manufacturing and electronic device
WO2024005401A1 (ko) * 2022-06-29 2024-01-04 삼성전자 주식회사 차폐 구조 및 이를 포함하는 전자 장치
CN115403928B (zh) * 2022-08-01 2023-05-30 中国科学院合肥物质科学研究院 一种具有导热电磁屏蔽性能的电子封装材料及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
JPH1041678A (ja) * 1996-07-25 1998-02-13 Hitachi Ltd 光受信器
JPH10125830A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 高周波モジュールおよびその製造方法
JP2000059072A (ja) 1998-07-28 2000-02-25 Hewlett Packard Co <Hp> Ｅｍｉシ―ルド
JP2000236045A (ja) * 1999-02-16 2000-08-29 Mitsubishi Electric Corp 高周波パッケージ
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
US6617683B2 (en) * 2001-09-28 2003-09-09 Intel Corporation Thermal performance in flip chip/integral heat spreader packages using low modulus thermal interface material
JP2003152125A (ja) * 2001-11-09 2003-05-23 Nec Corp 集積回路
JP2003258142A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 半導体装置
US6911733B2 (en) 2002-02-28 2005-06-28 Hitachi, Ltd. Semiconductor device and electronic device
JP2005012127A (ja) 2003-06-20 2005-01-13 Denso Corp 電子制御装置
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
TW200631144A (en) 2005-02-18 2006-09-01 Mitac Technology Corp Chip heat dissipation structure and manufacturing method thereof
CN1953646A (zh) * 2005-10-18 2007-04-25 鸿富锦精密工业（深圳）有限公司 能防电磁干扰的散热装置
JP2006210940A (ja) * 2006-03-23 2006-08-10 Mitsubishi Electric Corp 通信機器
JP4860552B2 (ja) 2007-06-08 2012-01-25 日本オプネクスト株式会社 半導体装置
US9362209B1 (en) * 2012-01-23 2016-06-07 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid
JP5652453B2 (ja) * 2012-09-28 2015-01-14 株式会社村田製作所 複合モジュールおよびこれを備えた電子機器
US20150173243A1 (en) * 2013-12-13 2015-06-18 General Electric Company Integrated heat exchange assembly and an associated method thereof

Also Published As

Publication number Publication date
JP6058225B1 (ja) 2017-01-11
WO2017109878A1 (ja) 2017-06-29
US10438862B2 (en) 2019-10-08
EP3376534A1 (en) 2018-09-19
EP3376534B1 (en) 2019-07-10
US20180308776A1 (en) 2018-10-25
EP3376534A4 (en) 2018-12-26

Similar Documents

Publication Publication Date Title
JP6058225B1 (ja) 高周波回路の電磁シールド構造及び高周波モジュール
JP6821008B2 (ja) マイクロ波デバイス及び空中線
JP6162800B2 (ja) 素子収納用パッケージおよび実装構造体
JP5851439B2 (ja) 高周波半導体用パッケージ
JP2019009457A (ja) 高周波モジュール
JP6330149B2 (ja) 無線モジュール及び無線装置
EP3065167B1 (en) High-frequency module and microwave transceiver
KR20160024744A (ko) Rf 전력 증폭기 모듈의 제조 방법과 rf 전력 증폭기 모듈, rf 모듈 및 기지국
JP5287833B2 (ja) 高周波モジュール及びこれを用いたアレイアンテナ装置
WO2018021209A1 (ja) 半導体素子実装用基板および半導体装置
EP3098842B1 (en) Package for an electronic element
JP2013098200A (ja) 半導体モジュール
JP2003031987A (ja) 電磁界遮蔽キャップ
WO2019175933A1 (ja) 高周波装置
KR102432814B1 (ko) Rf 전력트랜지스터 방열 개선을 위한 에어 캐비티 패키지 및 제조 방법
KR101940295B1 (ko) 전자파 차폐막을 구비한 기판 구조체
US20180338386A1 (en) Heat dissipating structure for power supply and heat dissipating method thereof
KR101621621B1 (ko) 밀리파대용 반도체 패키지 및 밀리파대용 반도체 장치
KR102059816B1 (ko) 통신 모듈 및 그 실장 구조
JP6089649B2 (ja) 共振器装置および信号処理装置
JP2017139561A (ja) 高周波デバイス及び高周波モジュール
JP2017220790A (ja) アンテナ基板およびアンテナ装置
JP5007959B2 (ja) 誘電体共振部品及び誘電体共振装置
KR101621620B1 (ko) 밀리파대 반도체용 패키지 및 밀리파대용 반도체 장치
JP2014160697A (ja) 素子収納用パッケージ、並びに実装構造体

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161206

R150 Certificate of patent or registration of utility model

Ref document number: 6058225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250